JP4064475B2 - 電源段バイアス回路の効率と安定性が改良されたドライバ回路 - Google Patents
電源段バイアス回路の効率と安定性が改良されたドライバ回路 Download PDFInfo
- Publication number
- JP4064475B2 JP4064475B2 JP33543995A JP33543995A JP4064475B2 JP 4064475 B2 JP4064475 B2 JP 4064475B2 JP 33543995 A JP33543995 A JP 33543995A JP 33543995 A JP33543995 A JP 33543995A JP 4064475 B2 JP4064475 B2 JP 4064475B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- diode
- voltage
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
- H04N3/32—Velocity varied in dependence upon picture information
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はドライバ回路に係り、特に、テレビジョン走査速度変調（ＳＶＭ）コイル及び同様の負荷をドライブするため使用されるようなプッシュプルトランジスタを有する平衡ドライブ段に関する。
【０００２】
【従来の技術】
ビーム走査速度変調（ＢＳＶＭ）とも呼ばれるテレビジョン走査速度変調（ＳＶＭ）のようなドライバ回路は、表示されたビデオ信号から得られた電流の信号で画像管上のＳＶＭコイルをドライブするためプッシュプルトランジスタの電流源回路を屡々使用する。ＳＶＭコイルは一つの出力増幅段内で直接ドライブされる場合があり、或いは、幾分低電力のプッシュプルトランジスタの電流源は、ＳＶＭコイルをドライブするプッシュプルエミッタフォロワーのようなより高い電力段に接続される場合がある。
【０００３】
ＳＶＭコイルは、ビデオ輝度の遷移のシャープさを増強するような方式でビーム走査速度を変調する主偏向場を補う磁界を発生させるようドライブされる。例えば、暗い領域と明るい領域の間の遷移の際、ビームは、ディスプレイ上の明るい方の領域上でより緩やかに通過させられ、明るい方の領域はそうしない場合よりも明るく見え、一方、暗い方の部分の上ではより速く通過させられる。ＳＶＭドライブ信号は、ビデオ信号の輝度成分の微係数から部分的に得られ、画像のシャープさに与える影響がディスプレイ上の様々な位置で一致するよう水平及び垂直レートパラボラによって変調することが可能である。
【０００４】
ＳＶＭドライバ段は、典型的に、ＳＶＭコイル内で少なくとも±１アンペアのオーダーの電流と、±５０ボルトのオーダーの電圧をドライブするのに十分な電力を有する。ＳＶＭドライバは、例えば、従来のＮＴＳＣ方式に対し１０ＭＨｚまで、ノンインターレース形走査に対しより高く、及び、高品位テレビジョンに対し４０ＭＨｚまでのビデオ周波数で機能することが必要である。
【０００５】
図１は従来のプッシュプル電流ドライバ出力段の概略図であり、ＳＶＭコイルをドライブする場合が示されている。ＳＶＭコイル又は他の負荷２０は、交流入力信号Ｖａｃに従って直流電源Ｖｄｃからドライブされる必要があり、交流入力信号Ｖａｃは、相補形プッシュプルトランジスタＱ１及びＱ２のベースにキャパシタＣ１及びＣ２によって交流結合されている。トランジスタＱ１及びＱ２は、夫々、ＮＰＮ形及びＰＮＰ形トランジスタであり、逆に動作させられる。トランジスタＱ１がオフの場合、トランジスタＱ２はオンし、電流源Ｖｄｃから負荷に電流を供給し、キャパシタＣ３を充電する。トランジスタＱ２がオフの場合、トランジスタＱ１はオンし、負荷を介してキャパシタＣ３を放電させる。抵抗Ｒ１からＲ６はバイアスを提供する。負荷と直列したキャパシタＣ３は、負荷が反対の極性でドライブされ得るよう平均直流値を発生する。
【０００６】
この形のドライバ段は高いピーク電力を必要とするが、効率のためトランジスタＱ１とＱ２を流れる直流コレクタ電流バイアスの注意深い制御が必要である。更に、波形の歪みを最小限に抑えることに利点がある。上記利点を得るには回路の設計要求の衝突が生じる。
直流コレクタ電流バイアスは、静止(quiescent) 、即ち、「オフ」しているとき、夫々のトランジスタＱ１又はＱ２を介する電流の導通を含み、トランジスタＱ１及びＱ２を流れることが望ましい。上記バイアス電流は、回路内に小さい信号周波数応答を保ち、上記段を通る信号の歪みを低減させる傾向がある。静止したコレクタ電流バイアスは、典型的には、１０ｍＡのオーダーにある。歪みの影響を回避することを除けば、不必要な直流静止電流を流すことは一般的に望ましくない。その理由は、不必要な直流静止電流によって全体として上記段の静止電力消費が直接的に誘起されるからである。
【０００７】
直流電源電圧“Ｖｄｃ”は、典型的には直流＋１４０ボルトである。１０ｍＡの静止コレクタ電流を考えると、静止バイアス電流によって約１．４ワット（トランジスタ１個当たり０．７ワット）の電力消費が生じる。５０ｍＡの場合、静止電力消費は２個のトランジスタに対し７ワット（１個当たり３．５ワット）である。
【０００８】
ＳＶＭコイルをドライブするため高いピーク電力要求条件が必要とされるにも係わらず、実際のデューティサイクルは一般的に小さい。デューティサイクルは、出力段の電源電流又は電圧を表わす信号をフィードバックさせることにより制御され、これは、高い電力を要求する比較的稀な場合に対しＳＶＭの信号振幅を減少させる場合がある。かくして、効率的な設計は、かなり小さいＳＶＭのデューティサイクルの利点を活用し、それに従って出力段の大きさを定める。更に、電力の浪費を回避し、適度に大きい熱シンクの必要性を回避するため、プッシュプルドライバの静止電力消費を最小限に抑えることが適当である。
【０００９】
図１に示した従来の回路は、トランジスタＱ１及びＱ２の静止直流電流バイアス（特に、トランジスタの温度に変化がある場合）を制御するために、特に利点がある訳ではない。その理由は、静止電流をより良く制限するための設計の選択には逆の動作的影響があるからである。例えば、トランジスタＱ１及びＱ２と直列の抵抗Ｒ５及びＲ６は、小さい静止電流を得るため大きくすることが可能である。抵抗が大きくなるに従って、トランジスタのベース−エミッタ電圧に比較してより大きい電圧降下が得られるので、Ｖｂｅと温度に対する静止電流の依存は低減される。それとは別に、又は、それに加えて、トランジスタＱ１及びＱ２をバイアスするため使用された残りの抵抗Ｒ１乃至Ｒ４は、静止電流を最小限に抑えるよう選択することができる。設計者がＲ５及びＲ６を大きくするよう選択した場合、極端に大きい抵抗の値が必要になる。設計者が抵抗Ｒ１乃至Ｒ４を介してバイアスを変える（即ち、抵抗Ｒ２及びＲ３を大きく、Ｒ１及びＲ４を小さくさせて静止電流を減少させる）ことを選択した場合、小さい信号応答の欠点が生じ、クロスオーバー歪みが発生する。
【００１０】
例えば、抵抗Ｒ５及びＲ６は、良好な温度安定性の１ｍＡの静止負荷で０．５ボルトを発生するよう大きさを定められている場合、上記抵抗の値は５０オームである。この値を静止条件中許容することが可能であるが、±１アンペアのピークドライブ電流で、抵抗Ｒ５、Ｒ６は５０ボルトのピーク降下を生じる。高電力抵抗器が必要とされる。その上、夫々の抵抗Ｒ５又はＲ６の両端の電圧降下の点で負荷の両端に高い利用可能なピーク電圧を維持するため電源電圧Ｖｃｃを略１００ボルト増加させる必要がある。静止電流を制限するための上記解決策は、ピーク電圧及び電力消費の要求条件とは合致しない。
【００１１】
図１の回路の対する可能性のある改良は、図２の従来技術のエミッタフォロワー形の例に示すように二つのＶｂｅ補償ダイオードを追加することである。可能であれば、同一機能の素子を識別するため夫々の図において同一の参照符号が使用されている。一つのダイオードＣＲ１は抵抗Ｒ１と直列に導通し、別のダイオードは抵抗Ｒ４と直列に導通している。ダイオード接合の電圧は、トランジスタＱ１及びＱ２のベース−エミッタ電圧と適合し、ベース−エミッタ電圧を補償することが期待されている。この点で改良がなされているが、ドライバ段のバイアスに関係する問題は解決されない。最適な性能と電気的効率のため、ダイオード接合の電圧をトランジスタのベース−エミッタ電圧に正確に適合させる必要がある。ダイオードは、熱的変化の間に追従するよう適合し続けるためトランジスタＱ１及びＱ２の熱シンクに熱的に接続される必要がある。電圧の適合は、ダイオードを流れる電流を調整すること、又は、ダイオードのある接合電圧を特定することにより改良されるが、このような技術は、ダイオードのトランジスタへの熱的接続を実現するため必要とされる構造及び製造段階のため、回路のコストを追加する。
【００１２】
特別の接合電圧の適合及び／又は熱的追従がない場合、特に、通常の製品変動との間で接合電圧の不適合が生じる可能性がある。この不適合は、±１００ｍＶのオーダーである場合があり、良好な再現性と適度な熱的安定性のため抵抗Ｒ１及びＲ４の両端に少なくとも２００ｍＶの静止直流電圧を必要とするので実質的である。従って、抵抗Ｒ５及びＲ６は、設計の中心静止コレクタ電流が１０ｍＡの場合、２０オームであることが必要である。更に、静止電流は、ある程度の不適合が与えられた場合、５ｍＡから２０ｍＡまで変わる可能性がある。±１アンペアの出力で、抵抗Ｒ５及びＲ６は２０ボルトのピーク電圧を発生する。これに関し、抵抗Ｒ５、Ｒ６が５０ボルトピークを発生する図１の元の回路例で改良がなされているが、未だ十分ではない。
【００１３】
【発明が解決しようとする課題】
図２の回路には、プッシュプルエミッタフォロワーの出力段を有する従来のオーディオドライバが示されている。エミッタフォロワーとして構成されているにも係わらず、この回路には、小さい静止バイアスと、バイアスの安定性と、接合電圧の適合と、相対的な効率の悪さと、又は、最適に満たない出力ドライブ電圧性能とを持続する問題に関し、上記と同様の制限がある。
【００１４】
従って、小さく、かつ、安定な静止バイアスを維持する要求と、高いピーク出力の要求の間の衝突を解決することにより利点が得られる。この解決策は、図１及び２の従来の回路の限定された構成部品の仕様、熱的接続配置、高電力抵抗又は他の欠点に依存しないことが好ましい。
【００１５】
【課題を解決するための手段】
本発明によれば、上記解決策は、ドライブトランジスタのエミッタと直列にあるダイオードのような非線形素子を用いて実現される。かかる回路は、ダイオードがかなり大きい抵抗を有する静止状態において、ダイオードの両端に小さい順方向電圧、即ち、完全に導通性のダイオードの電圧降下より僅かに小さい電圧だけを定めるようバイアスされる。ピーク負荷のとき、ダイオードの抵抗は小さくなるので、小さい静止電流と高いピークドライブ電圧の両方が実現される。
【００１６】
本発明の配置によれば、好ましくは、相補形プッシュプルドライバ段の各々の側の静止電流の引出しは、非線形素子、特に、上記段のトランジスタのエミッタ−コレクタ接合と直列のダイオードを設けることにより減少させられる。ダイオードは、静止電流状態でダイオードが順方向の導通電圧よりも僅かに低く順方向にバイアスされようバイアスされている、。ダイオードは、静止条件では、静止電流の散逸を最小限に抑える大きい抵抗を有することが効果的である。ダイオードは、ピーク電流条件で、小さい電圧降下を伴うかなり小さい抵抗を示し、これによって、ピーク電流の際、利用可能な電圧の中のより大きい割合を負荷に供給する。ドライバ段は、静止電流に対するピーク電流の非常に良好な割合を発生する。
【００１７】
本発明の配置によるビーム走査速度変調（ＢＳＶＭ）ドライバ回路は：プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；上記トランジスタの上記主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態をとる非線形装置を有し、上記第１及び第２のトランジスタが静止状態にあるとき上記閾値電圧に略等しい夫々のバイアス閾値を設定する夫々のバイアス回路とからなる。
【００１８】
本発明の他の配置によるドライバ回路は：プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；
上記トランジスタの上記主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態とをとる非線形装置を有し、上記非線形装置が静止状態の上記第１及び第２のランジスタの主導通パスを実質的に制限し、上記トランジスタのピークドライブ電圧を制限する傾向のある電圧降下を実質的に生じることなく、ピーク信号電流を送るよう夫々のバイアス閾値を設定する夫々のバイアス回路とからなる。
【００１９】
上記バイアス閾値は、上記第１及び第２のトランジスタが静止状態にあるとき、上記閾値電圧に略一致する。
本発明の更なる配置によるドライバ回路は：プッシュプル構成で接続され、入力信号に接続された夫々の信号入力端子と、相互に接続され、かつ、負荷に接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；夫々の上記主導通パスに接続され、各々の両端間の閾値電圧に依存して導通及び実質的に非導通状態をとる非線形導通装置と；上記第１及び第２のトランジスタが静止状態にあるとき、上記閾値電圧に略等しい夫々のバイアス閾値を設定する上記非線形装置用の夫々のバイアス回路とからなる。
【００２０】
上記各実施例において、各非線形装置は、上記主導通パスの一つと直列に接続されたダイオードからなる場合がある。第１の抵抗は、上記各ダイオードと並列に接続され、第２の抵抗は上記ダイオードと直列に接続されてもよい。
本発明の他の配置によるドライバ回路は、静止信号レベルとピーク信号レベルの間で変わる入力信号を供給する手段と；電源と上記入力信号供給手段とに接続され、上記入力信号に従って導通するよう配置されているトランジスタと；
上記トランジスタのエミッタと直列に接続され、上記トランジスタが上記静止信号レベルで導通しているとき、より大きい抵抗を有し、上記トランジスタが上記ピーク信号レベルで導通しているとき、より小さい抵抗を有するダイオードと；上記ダイオードの順方向バイアス導通電圧よりも小さいバイアス電圧を上記静止信号レベルで上記ダイオードの両端に維持する、上記ダイオードと並列の第１の抵抗及び上記ダイオードと直列の第２の抵抗と；上記第１の抵抗と並列に接続されたキャパシタとからなる。
【００２１】
上記全ての実施例において、各非線形装置は、上記閾値レベルでバイアスされたとき、かなり大きい方の抵抗を示し、上記夫々のトランジスタが上記非線形装置を介して導通しているとき、かなり小さい方の抵抗を示す。
上記全ての実施例において、第１及び第２のトランジスタは相補形トランジスタでも構わない。
【００２２】
【発明の実施の形態】
図３及び４には、ダイオードＣＲ３は、出力トランジスタＱ１のエミッタと直列に接続された本発明によるドライバ段の二つの異なる形態が示され、同一参照符号が対応する回路素子を識別するため使用されている。図３及び４に示された回路は、一つの出力トランジスタをバイアスするための回路を詳細に表わし、図５及び６に示したような相補形プッシュプルトランジスタ配置のための相補的な方式で繰り返すことが可能である。
【００２３】
例示された本発明の各実施例において、バイアス回路１はトランジスタＱ１と関係があり、バイアス回路２はトランジスタＱ２と関係がある。図示した各バイアス回路には、例えば、ダイオードのような非線形装置と、非線形装置と直列の第１の抵抗と、非線形装置と並列の第２の抵抗と、非線形装置と並列のキャパシタがある。図３、５及び６では、キャパシタは更に第２の抵抗と並列にある。
【００２４】
図３に示しているように、非線形回路又は素子ＣＲ３は、出力トランジスタＱ１のエミッタと直列に配置され、静止バイアス条件中に見られるように低い方の電流レベルでかなり大きい方の抵抗を、ピーク信号条件中に見られるように高い方の電流に対しかなり低い方の抵抗を有することを特徴とする。この特徴は素子ＣＲ３のバイアス条件によって実現される。出力トランジスタＱ１のバイアス条件は、最小静止電流が、例えば、１０ｍＡで維持されるように抵抗値の選択によって決められる。しかし、静止電流レベルで、非線形素子、即ち、ダイオードＣＲ１の両端の電圧は、ピーク電流レベルで導通するときダイオードＣＲ１の両端に生じる約０．７ボルトの順方向にバイアスされた導通ダイオードの降下よりも僅かに下で維持される。従って、ダイオードＣＲ１の抵抗は、静止電流レベルで大きい方にあり、ピーク電流レベルで低い方にある。
【００２５】
例えば、抵抗Ｒ７の値を４７オームとし、抵抗Ｒ５の値を４．７オームとすることが可能である。良好な低信号レベル応答を得るため適当な１０ｍＡの最小静止電流レベルを保つため、トランジスタＱ１のエミッタの電圧は０．５１７ボルトである。トランジスタＱ１のベース−エミッタ電圧の誤差の許容値が±１００ｍＶである最悪の場合、静止電流は略±２ｍＡだけ変化するに過ぎない。
【００２６】
上記回路内のダイオードＣＲ１の目的は、実質的な電圧降下を生じることなくピーク信号を伝達し、負荷、例えば、テレビジョン又は同様の表示手段の走査速度変調コイルの両端のピーク電圧出力を減少させることである。抵抗Ｒ５、Ｒ７の値は、上記段の静止条件でダイオードＣＲ１の重要な導通はないが、ダイオードＣＲ１の両端の電圧はダイオードの順方向にバイアスされた接合の電圧に適度に近くなるよう選択される。
【００２７】
トランジスタＱ１のエミッタと直列、かつ、ダイオードＣＲ３と並列のキャパシタＣ４は、高周波（交流）エミッタ電流を伝達するため機能する。ダイオードＣＲ３が存在しない場合、大きい信号電流は、トランジスタＱ１のエミッタ電流のデューティサイクルを著しく低減させ、図５及び６に示されたようなプッシュプル配置に有意な量の「クロスオーバ」歪みを生じさせる新しい直流条件まで、キャパシタＣ４を充電する。このような歪みは平均交流信号振幅が増加するにつれて増大する。ダイオードＣＲ３は高い平均信号電流でキャパシタＣ４上の電圧をクランプするよう機能する。
【００２８】
ダイオードＣＲ３の両端の導通接合電圧はダイオードＣＲ３の両端の静止電圧と正確には一致しないので、図示した回路はクロスオーバ歪みを完全には除去しない。これは、ダイオードＣＲ３の両端の接合電圧の適度な許容度と、環境温度変化と、ダイオードの電圧／電流条件の特性とに起因している。しかし、本発明によれば、歪みは最小限に抑えられ、ダイオードＣＲ３が省かれた場合よりも遙かに小さい。クロスオーバ歪みは、例えば、全体的なフィードバック技術を使用する通常の技術と、より厳密に出力を制御するための入力誤差増幅器（図示せず）とを用いて更に低減される。
【００２９】
ダイオードＣＲ３のような典型的なシリコン整流器は、約０．４乃至０．５ボルトがダイオード両端の静止電圧として最適である。この電圧は十分に低いので、適度な環境温度でのトランジスタＱ１のバイアスの良好な安定性が得られ、かつ、ダイオードＣＲ３がトランジスタＱ１の静止コレクタ電流を増加させる実質的な静止電流を導通させるのを防止する。更に、ダイオードＣＲ３上の０．４乃至０．５ボルトの静止バイアスは、ダイオードの導通電圧にも近いので、ダイオードＣＲ３を介して高い信号電流を導通させるのに十分な大きさがある。
【００３０】
図３及び４には二つの他の構成が示され、その各構成は図５及び６に示したプッシュプル配置に使用することができる。何れの場合でも、ダイオードＣＲ３（及び図５と６におけるダイオードＣＲ４）は、夫々の出力トランジスタＱ１（及びＱ２）と直列である。電流は直列抵抗Ｒ５を介してダイオードに接続される。図３及び５の抵抗Ｒ７は、静止電流レベルで実質的に非導通のダイオードＣＲ３の両端の電圧を決める分圧器を形成し；図４及び６において、この電圧は抵抗Ｒ８の値によって実質的に定められる。
【００３１】
図５及び６に示したように、図３及び４のドライバ段は、プッシュプル出力段に直接適用し得る。従って、入力信号ＶａｃはキャパシタＣ１、Ｃ２によって相補ＮＰＮ形及びＰＮＰ形トランジスタＱ１、Ｑ２に交流結合されている。ダイオードＣＲ３及びＣＲ４は、静止電流レベルで実質的に導通しないように夫々の直列及び並列抵抗Ｒ５、Ｒ７又はＲ６、Ｒ９によって各々バイアスされている。大きい電流のとき、導通は直列接続されたダイオードＣＲ３、ＣＲ４及び抵抗Ｒ５、Ｒ６の夫々を介している。図５において、トランジスタＱ１、Ｑ２のベースは、抵抗Ｒ１、Ｒ２又はＲ３、Ｒ４によってキャパシタＣ３に接続されている。キャパシタＣ３は、負荷と直列にあり、トランジスタＱ１が導通するとき負荷を介して放電され、一般的に電源電圧Ｖｄｃの約半分の平均電圧を維持する。図６において、抵抗Ｒ２とＲ３は、トラジスタのベースと負荷の間に接続され、同様の効果が得られる。
【００３２】
図７には本発明によるドライバ段が示され、特定の構成部品の値と対応する静止電流レベルが記入されている。かかる実施例は、上記の如く、プッシュプル相補形の構成で配置することが可能である。
図２に示した従来のオーディオ増幅器の構成のように、プッシュプルトランジスタのエミッタが互いに接続され、かつ、負荷に接続されたプッシュプル増幅器に図３乃至７に示した本発明を利用し得ることは当業者によって認められるであろう。
【００３３】
【発明の効果】
本発明によれば、低電流レベルでプッシュプル段に良好な程度のバイアス安定性が得られ、ピーク信号電流に対し良好な電力効率が得られる。本発明は、走査速度変調コイルドライバと、ピーク電流が静止バイアス電流よりも非常に大きい他のドライバに対し特に利点がある。クロスオーバ歪みは、全てではないが、ＳＶＭドライバのような多数の応用に認められ、全体的なフィードバックの利用と、ドライバ段による入力信号のより正確な追従を生じさせる誤差増幅器とによって著しく低減させることが可能である。更に、バイアス回路は、安定な小さい静止コレクタ電流バイアスと、高い電気的効率又は高い電力ドライブ性能が望まれる、例えば、オーディオ増幅器のドライバ段又は他の電圧出力段のような別のドライバのエミッタ回路に適用することが可能である。
【図面の簡単な説明】
【図１】従来技術のプッシュプルドライバ回路の概略図である。
【図２】従来技術のプッシュプルエミッタフォロワーとして構成されたドライバ回路の概略図である。
【図３】本発明の一実施例のドライバ段バイアス回路の概要図である。
【図４】本発明の他の実施例のバイアス回路の概要図である。
【図５】図３に対応し、プッシュプルドライバとして構成された本発明の更なる実施例である。
【図６】図４に対応し、プッシュプルドライバとして構成された本発明の更なる実施例である。
【図７】構成要素の値と、得られた電流レベル及び電圧降下と共に図４に従う実際的な実施例を示す概要図である。
【符号の説明】
２０ 走査速度変調（ＳＶＭ）コイル
Ｃ１，Ｃ２，Ｃ３，Ｃ４ キャパシタ
ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４ ダイオード
Ｑ１，Ｑ２ トランジスタ
Ｒ１，．．．，Ｒ６，Ｒ７，Ｒ８ 抵抗
Ｖａｃ 交流入力信号
Ｖｄｃ 直流電源
【発明の属する技術分野】
本発明はドライバ回路に係り、特に、テレビジョン走査速度変調（ＳＶＭ）コイル及び同様の負荷をドライブするため使用されるようなプッシュプルトランジスタを有する平衡ドライブ段に関する。
【０００２】
【従来の技術】
ビーム走査速度変調（ＢＳＶＭ）とも呼ばれるテレビジョン走査速度変調（ＳＶＭ）のようなドライバ回路は、表示されたビデオ信号から得られた電流の信号で画像管上のＳＶＭコイルをドライブするためプッシュプルトランジスタの電流源回路を屡々使用する。ＳＶＭコイルは一つの出力増幅段内で直接ドライブされる場合があり、或いは、幾分低電力のプッシュプルトランジスタの電流源は、ＳＶＭコイルをドライブするプッシュプルエミッタフォロワーのようなより高い電力段に接続される場合がある。
【０００３】
ＳＶＭコイルは、ビデオ輝度の遷移のシャープさを増強するような方式でビーム走査速度を変調する主偏向場を補う磁界を発生させるようドライブされる。例えば、暗い領域と明るい領域の間の遷移の際、ビームは、ディスプレイ上の明るい方の領域上でより緩やかに通過させられ、明るい方の領域はそうしない場合よりも明るく見え、一方、暗い方の部分の上ではより速く通過させられる。ＳＶＭドライブ信号は、ビデオ信号の輝度成分の微係数から部分的に得られ、画像のシャープさに与える影響がディスプレイ上の様々な位置で一致するよう水平及び垂直レートパラボラによって変調することが可能である。
【０００４】
ＳＶＭドライバ段は、典型的に、ＳＶＭコイル内で少なくとも±１アンペアのオーダーの電流と、±５０ボルトのオーダーの電圧をドライブするのに十分な電力を有する。ＳＶＭドライバは、例えば、従来のＮＴＳＣ方式に対し１０ＭＨｚまで、ノンインターレース形走査に対しより高く、及び、高品位テレビジョンに対し４０ＭＨｚまでのビデオ周波数で機能することが必要である。
【０００５】
図１は従来のプッシュプル電流ドライバ出力段の概略図であり、ＳＶＭコイルをドライブする場合が示されている。ＳＶＭコイル又は他の負荷２０は、交流入力信号Ｖａｃに従って直流電源Ｖｄｃからドライブされる必要があり、交流入力信号Ｖａｃは、相補形プッシュプルトランジスタＱ１及びＱ２のベースにキャパシタＣ１及びＣ２によって交流結合されている。トランジスタＱ１及びＱ２は、夫々、ＮＰＮ形及びＰＮＰ形トランジスタであり、逆に動作させられる。トランジスタＱ１がオフの場合、トランジスタＱ２はオンし、電流源Ｖｄｃから負荷に電流を供給し、キャパシタＣ３を充電する。トランジスタＱ２がオフの場合、トランジスタＱ１はオンし、負荷を介してキャパシタＣ３を放電させる。抵抗Ｒ１からＲ６はバイアスを提供する。負荷と直列したキャパシタＣ３は、負荷が反対の極性でドライブされ得るよう平均直流値を発生する。
【０００６】
この形のドライバ段は高いピーク電力を必要とするが、効率のためトランジスタＱ１とＱ２を流れる直流コレクタ電流バイアスの注意深い制御が必要である。更に、波形の歪みを最小限に抑えることに利点がある。上記利点を得るには回路の設計要求の衝突が生じる。
直流コレクタ電流バイアスは、静止(quiescent) 、即ち、「オフ」しているとき、夫々のトランジスタＱ１又はＱ２を介する電流の導通を含み、トランジスタＱ１及びＱ２を流れることが望ましい。上記バイアス電流は、回路内に小さい信号周波数応答を保ち、上記段を通る信号の歪みを低減させる傾向がある。静止したコレクタ電流バイアスは、典型的には、１０ｍＡのオーダーにある。歪みの影響を回避することを除けば、不必要な直流静止電流を流すことは一般的に望ましくない。その理由は、不必要な直流静止電流によって全体として上記段の静止電力消費が直接的に誘起されるからである。
【０００７】
直流電源電圧“Ｖｄｃ”は、典型的には直流＋１４０ボルトである。１０ｍＡの静止コレクタ電流を考えると、静止バイアス電流によって約１．４ワット（トランジスタ１個当たり０．７ワット）の電力消費が生じる。５０ｍＡの場合、静止電力消費は２個のトランジスタに対し７ワット（１個当たり３．５ワット）である。
【０００８】
ＳＶＭコイルをドライブするため高いピーク電力要求条件が必要とされるにも係わらず、実際のデューティサイクルは一般的に小さい。デューティサイクルは、出力段の電源電流又は電圧を表わす信号をフィードバックさせることにより制御され、これは、高い電力を要求する比較的稀な場合に対しＳＶＭの信号振幅を減少させる場合がある。かくして、効率的な設計は、かなり小さいＳＶＭのデューティサイクルの利点を活用し、それに従って出力段の大きさを定める。更に、電力の浪費を回避し、適度に大きい熱シンクの必要性を回避するため、プッシュプルドライバの静止電力消費を最小限に抑えることが適当である。
【０００９】
図１に示した従来の回路は、トランジスタＱ１及びＱ２の静止直流電流バイアス（特に、トランジスタの温度に変化がある場合）を制御するために、特に利点がある訳ではない。その理由は、静止電流をより良く制限するための設計の選択には逆の動作的影響があるからである。例えば、トランジスタＱ１及びＱ２と直列の抵抗Ｒ５及びＲ６は、小さい静止電流を得るため大きくすることが可能である。抵抗が大きくなるに従って、トランジスタのベース−エミッタ電圧に比較してより大きい電圧降下が得られるので、Ｖｂｅと温度に対する静止電流の依存は低減される。それとは別に、又は、それに加えて、トランジスタＱ１及びＱ２をバイアスするため使用された残りの抵抗Ｒ１乃至Ｒ４は、静止電流を最小限に抑えるよう選択することができる。設計者がＲ５及びＲ６を大きくするよう選択した場合、極端に大きい抵抗の値が必要になる。設計者が抵抗Ｒ１乃至Ｒ４を介してバイアスを変える（即ち、抵抗Ｒ２及びＲ３を大きく、Ｒ１及びＲ４を小さくさせて静止電流を減少させる）ことを選択した場合、小さい信号応答の欠点が生じ、クロスオーバー歪みが発生する。
【００１０】
例えば、抵抗Ｒ５及びＲ６は、良好な温度安定性の１ｍＡの静止負荷で０．５ボルトを発生するよう大きさを定められている場合、上記抵抗の値は５０オームである。この値を静止条件中許容することが可能であるが、±１アンペアのピークドライブ電流で、抵抗Ｒ５、Ｒ６は５０ボルトのピーク降下を生じる。高電力抵抗器が必要とされる。その上、夫々の抵抗Ｒ５又はＲ６の両端の電圧降下の点で負荷の両端に高い利用可能なピーク電圧を維持するため電源電圧Ｖｃｃを略１００ボルト増加させる必要がある。静止電流を制限するための上記解決策は、ピーク電圧及び電力消費の要求条件とは合致しない。
【００１１】
図１の回路の対する可能性のある改良は、図２の従来技術のエミッタフォロワー形の例に示すように二つのＶｂｅ補償ダイオードを追加することである。可能であれば、同一機能の素子を識別するため夫々の図において同一の参照符号が使用されている。一つのダイオードＣＲ１は抵抗Ｒ１と直列に導通し、別のダイオードは抵抗Ｒ４と直列に導通している。ダイオード接合の電圧は、トランジスタＱ１及びＱ２のベース−エミッタ電圧と適合し、ベース−エミッタ電圧を補償することが期待されている。この点で改良がなされているが、ドライバ段のバイアスに関係する問題は解決されない。最適な性能と電気的効率のため、ダイオード接合の電圧をトランジスタのベース−エミッタ電圧に正確に適合させる必要がある。ダイオードは、熱的変化の間に追従するよう適合し続けるためトランジスタＱ１及びＱ２の熱シンクに熱的に接続される必要がある。電圧の適合は、ダイオードを流れる電流を調整すること、又は、ダイオードのある接合電圧を特定することにより改良されるが、このような技術は、ダイオードのトランジスタへの熱的接続を実現するため必要とされる構造及び製造段階のため、回路のコストを追加する。
【００１２】
特別の接合電圧の適合及び／又は熱的追従がない場合、特に、通常の製品変動との間で接合電圧の不適合が生じる可能性がある。この不適合は、±１００ｍＶのオーダーである場合があり、良好な再現性と適度な熱的安定性のため抵抗Ｒ１及びＲ４の両端に少なくとも２００ｍＶの静止直流電圧を必要とするので実質的である。従って、抵抗Ｒ５及びＲ６は、設計の中心静止コレクタ電流が１０ｍＡの場合、２０オームであることが必要である。更に、静止電流は、ある程度の不適合が与えられた場合、５ｍＡから２０ｍＡまで変わる可能性がある。±１アンペアの出力で、抵抗Ｒ５及びＲ６は２０ボルトのピーク電圧を発生する。これに関し、抵抗Ｒ５、Ｒ６が５０ボルトピークを発生する図１の元の回路例で改良がなされているが、未だ十分ではない。
【００１３】
【発明が解決しようとする課題】
図２の回路には、プッシュプルエミッタフォロワーの出力段を有する従来のオーディオドライバが示されている。エミッタフォロワーとして構成されているにも係わらず、この回路には、小さい静止バイアスと、バイアスの安定性と、接合電圧の適合と、相対的な効率の悪さと、又は、最適に満たない出力ドライブ電圧性能とを持続する問題に関し、上記と同様の制限がある。
【００１４】
従って、小さく、かつ、安定な静止バイアスを維持する要求と、高いピーク出力の要求の間の衝突を解決することにより利点が得られる。この解決策は、図１及び２の従来の回路の限定された構成部品の仕様、熱的接続配置、高電力抵抗又は他の欠点に依存しないことが好ましい。
【００１５】
【課題を解決するための手段】
本発明によれば、上記解決策は、ドライブトランジスタのエミッタと直列にあるダイオードのような非線形素子を用いて実現される。かかる回路は、ダイオードがかなり大きい抵抗を有する静止状態において、ダイオードの両端に小さい順方向電圧、即ち、完全に導通性のダイオードの電圧降下より僅かに小さい電圧だけを定めるようバイアスされる。ピーク負荷のとき、ダイオードの抵抗は小さくなるので、小さい静止電流と高いピークドライブ電圧の両方が実現される。
【００１６】
本発明の配置によれば、好ましくは、相補形プッシュプルドライバ段の各々の側の静止電流の引出しは、非線形素子、特に、上記段のトランジスタのエミッタ−コレクタ接合と直列のダイオードを設けることにより減少させられる。ダイオードは、静止電流状態でダイオードが順方向の導通電圧よりも僅かに低く順方向にバイアスされようバイアスされている、。ダイオードは、静止条件では、静止電流の散逸を最小限に抑える大きい抵抗を有することが効果的である。ダイオードは、ピーク電流条件で、小さい電圧降下を伴うかなり小さい抵抗を示し、これによって、ピーク電流の際、利用可能な電圧の中のより大きい割合を負荷に供給する。ドライバ段は、静止電流に対するピーク電流の非常に良好な割合を発生する。
【００１７】
本発明の配置によるビーム走査速度変調（ＢＳＶＭ）ドライバ回路は：プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；上記トランジスタの上記主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態をとる非線形装置を有し、上記第１及び第２のトランジスタが静止状態にあるとき上記閾値電圧に略等しい夫々のバイアス閾値を設定する夫々のバイアス回路とからなる。
【００１８】
本発明の他の配置によるドライバ回路は：プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；
上記トランジスタの上記主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態とをとる非線形装置を有し、上記非線形装置が静止状態の上記第１及び第２のランジスタの主導通パスを実質的に制限し、上記トランジスタのピークドライブ電圧を制限する傾向のある電圧降下を実質的に生じることなく、ピーク信号電流を送るよう夫々のバイアス閾値を設定する夫々のバイアス回路とからなる。
【００１９】
上記バイアス閾値は、上記第１及び第２のトランジスタが静止状態にあるとき、上記閾値電圧に略一致する。
本発明の更なる配置によるドライバ回路は：プッシュプル構成で接続され、入力信号に接続された夫々の信号入力端子と、相互に接続され、かつ、負荷に接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；夫々の上記主導通パスに接続され、各々の両端間の閾値電圧に依存して導通及び実質的に非導通状態をとる非線形導通装置と；上記第１及び第２のトランジスタが静止状態にあるとき、上記閾値電圧に略等しい夫々のバイアス閾値を設定する上記非線形装置用の夫々のバイアス回路とからなる。
【００２０】
上記各実施例において、各非線形装置は、上記主導通パスの一つと直列に接続されたダイオードからなる場合がある。第１の抵抗は、上記各ダイオードと並列に接続され、第２の抵抗は上記ダイオードと直列に接続されてもよい。
本発明の他の配置によるドライバ回路は、静止信号レベルとピーク信号レベルの間で変わる入力信号を供給する手段と；電源と上記入力信号供給手段とに接続され、上記入力信号に従って導通するよう配置されているトランジスタと；
上記トランジスタのエミッタと直列に接続され、上記トランジスタが上記静止信号レベルで導通しているとき、より大きい抵抗を有し、上記トランジスタが上記ピーク信号レベルで導通しているとき、より小さい抵抗を有するダイオードと；上記ダイオードの順方向バイアス導通電圧よりも小さいバイアス電圧を上記静止信号レベルで上記ダイオードの両端に維持する、上記ダイオードと並列の第１の抵抗及び上記ダイオードと直列の第２の抵抗と；上記第１の抵抗と並列に接続されたキャパシタとからなる。
【００２１】
上記全ての実施例において、各非線形装置は、上記閾値レベルでバイアスされたとき、かなり大きい方の抵抗を示し、上記夫々のトランジスタが上記非線形装置を介して導通しているとき、かなり小さい方の抵抗を示す。
上記全ての実施例において、第１及び第２のトランジスタは相補形トランジスタでも構わない。
【００２２】
【発明の実施の形態】
図３及び４には、ダイオードＣＲ３は、出力トランジスタＱ１のエミッタと直列に接続された本発明によるドライバ段の二つの異なる形態が示され、同一参照符号が対応する回路素子を識別するため使用されている。図３及び４に示された回路は、一つの出力トランジスタをバイアスするための回路を詳細に表わし、図５及び６に示したような相補形プッシュプルトランジスタ配置のための相補的な方式で繰り返すことが可能である。
【００２３】
例示された本発明の各実施例において、バイアス回路１はトランジスタＱ１と関係があり、バイアス回路２はトランジスタＱ２と関係がある。図示した各バイアス回路には、例えば、ダイオードのような非線形装置と、非線形装置と直列の第１の抵抗と、非線形装置と並列の第２の抵抗と、非線形装置と並列のキャパシタがある。図３、５及び６では、キャパシタは更に第２の抵抗と並列にある。
【００２４】
図３に示しているように、非線形回路又は素子ＣＲ３は、出力トランジスタＱ１のエミッタと直列に配置され、静止バイアス条件中に見られるように低い方の電流レベルでかなり大きい方の抵抗を、ピーク信号条件中に見られるように高い方の電流に対しかなり低い方の抵抗を有することを特徴とする。この特徴は素子ＣＲ３のバイアス条件によって実現される。出力トランジスタＱ１のバイアス条件は、最小静止電流が、例えば、１０ｍＡで維持されるように抵抗値の選択によって決められる。しかし、静止電流レベルで、非線形素子、即ち、ダイオードＣＲ１の両端の電圧は、ピーク電流レベルで導通するときダイオードＣＲ１の両端に生じる約０．７ボルトの順方向にバイアスされた導通ダイオードの降下よりも僅かに下で維持される。従って、ダイオードＣＲ１の抵抗は、静止電流レベルで大きい方にあり、ピーク電流レベルで低い方にある。
【００２５】
例えば、抵抗Ｒ７の値を４７オームとし、抵抗Ｒ５の値を４．７オームとすることが可能である。良好な低信号レベル応答を得るため適当な１０ｍＡの最小静止電流レベルを保つため、トランジスタＱ１のエミッタの電圧は０．５１７ボルトである。トランジスタＱ１のベース−エミッタ電圧の誤差の許容値が±１００ｍＶである最悪の場合、静止電流は略±２ｍＡだけ変化するに過ぎない。
【００２６】
上記回路内のダイオードＣＲ１の目的は、実質的な電圧降下を生じることなくピーク信号を伝達し、負荷、例えば、テレビジョン又は同様の表示手段の走査速度変調コイルの両端のピーク電圧出力を減少させることである。抵抗Ｒ５、Ｒ７の値は、上記段の静止条件でダイオードＣＲ１の重要な導通はないが、ダイオードＣＲ１の両端の電圧はダイオードの順方向にバイアスされた接合の電圧に適度に近くなるよう選択される。
【００２７】
トランジスタＱ１のエミッタと直列、かつ、ダイオードＣＲ３と並列のキャパシタＣ４は、高周波（交流）エミッタ電流を伝達するため機能する。ダイオードＣＲ３が存在しない場合、大きい信号電流は、トランジスタＱ１のエミッタ電流のデューティサイクルを著しく低減させ、図５及び６に示されたようなプッシュプル配置に有意な量の「クロスオーバ」歪みを生じさせる新しい直流条件まで、キャパシタＣ４を充電する。このような歪みは平均交流信号振幅が増加するにつれて増大する。ダイオードＣＲ３は高い平均信号電流でキャパシタＣ４上の電圧をクランプするよう機能する。
【００２８】
ダイオードＣＲ３の両端の導通接合電圧はダイオードＣＲ３の両端の静止電圧と正確には一致しないので、図示した回路はクロスオーバ歪みを完全には除去しない。これは、ダイオードＣＲ３の両端の接合電圧の適度な許容度と、環境温度変化と、ダイオードの電圧／電流条件の特性とに起因している。しかし、本発明によれば、歪みは最小限に抑えられ、ダイオードＣＲ３が省かれた場合よりも遙かに小さい。クロスオーバ歪みは、例えば、全体的なフィードバック技術を使用する通常の技術と、より厳密に出力を制御するための入力誤差増幅器（図示せず）とを用いて更に低減される。
【００２９】
ダイオードＣＲ３のような典型的なシリコン整流器は、約０．４乃至０．５ボルトがダイオード両端の静止電圧として最適である。この電圧は十分に低いので、適度な環境温度でのトランジスタＱ１のバイアスの良好な安定性が得られ、かつ、ダイオードＣＲ３がトランジスタＱ１の静止コレクタ電流を増加させる実質的な静止電流を導通させるのを防止する。更に、ダイオードＣＲ３上の０．４乃至０．５ボルトの静止バイアスは、ダイオードの導通電圧にも近いので、ダイオードＣＲ３を介して高い信号電流を導通させるのに十分な大きさがある。
【００３０】
図３及び４には二つの他の構成が示され、その各構成は図５及び６に示したプッシュプル配置に使用することができる。何れの場合でも、ダイオードＣＲ３（及び図５と６におけるダイオードＣＲ４）は、夫々の出力トランジスタＱ１（及びＱ２）と直列である。電流は直列抵抗Ｒ５を介してダイオードに接続される。図３及び５の抵抗Ｒ７は、静止電流レベルで実質的に非導通のダイオードＣＲ３の両端の電圧を決める分圧器を形成し；図４及び６において、この電圧は抵抗Ｒ８の値によって実質的に定められる。
【００３１】
図５及び６に示したように、図３及び４のドライバ段は、プッシュプル出力段に直接適用し得る。従って、入力信号ＶａｃはキャパシタＣ１、Ｃ２によって相補ＮＰＮ形及びＰＮＰ形トランジスタＱ１、Ｑ２に交流結合されている。ダイオードＣＲ３及びＣＲ４は、静止電流レベルで実質的に導通しないように夫々の直列及び並列抵抗Ｒ５、Ｒ７又はＲ６、Ｒ９によって各々バイアスされている。大きい電流のとき、導通は直列接続されたダイオードＣＲ３、ＣＲ４及び抵抗Ｒ５、Ｒ６の夫々を介している。図５において、トランジスタＱ１、Ｑ２のベースは、抵抗Ｒ１、Ｒ２又はＲ３、Ｒ４によってキャパシタＣ３に接続されている。キャパシタＣ３は、負荷と直列にあり、トランジスタＱ１が導通するとき負荷を介して放電され、一般的に電源電圧Ｖｄｃの約半分の平均電圧を維持する。図６において、抵抗Ｒ２とＲ３は、トラジスタのベースと負荷の間に接続され、同様の効果が得られる。
【００３２】
図７には本発明によるドライバ段が示され、特定の構成部品の値と対応する静止電流レベルが記入されている。かかる実施例は、上記の如く、プッシュプル相補形の構成で配置することが可能である。
図２に示した従来のオーディオ増幅器の構成のように、プッシュプルトランジスタのエミッタが互いに接続され、かつ、負荷に接続されたプッシュプル増幅器に図３乃至７に示した本発明を利用し得ることは当業者によって認められるであろう。
【００３３】
【発明の効果】
本発明によれば、低電流レベルでプッシュプル段に良好な程度のバイアス安定性が得られ、ピーク信号電流に対し良好な電力効率が得られる。本発明は、走査速度変調コイルドライバと、ピーク電流が静止バイアス電流よりも非常に大きい他のドライバに対し特に利点がある。クロスオーバ歪みは、全てではないが、ＳＶＭドライバのような多数の応用に認められ、全体的なフィードバックの利用と、ドライバ段による入力信号のより正確な追従を生じさせる誤差増幅器とによって著しく低減させることが可能である。更に、バイアス回路は、安定な小さい静止コレクタ電流バイアスと、高い電気的効率又は高い電力ドライブ性能が望まれる、例えば、オーディオ増幅器のドライバ段又は他の電圧出力段のような別のドライバのエミッタ回路に適用することが可能である。
【図面の簡単な説明】
【図１】従来技術のプッシュプルドライバ回路の概略図である。
【図２】従来技術のプッシュプルエミッタフォロワーとして構成されたドライバ回路の概略図である。
【図３】本発明の一実施例のドライバ段バイアス回路の概要図である。
【図４】本発明の他の実施例のバイアス回路の概要図である。
【図５】図３に対応し、プッシュプルドライバとして構成された本発明の更なる実施例である。
【図６】図４に対応し、プッシュプルドライバとして構成された本発明の更なる実施例である。
【図７】構成要素の値と、得られた電流レベル及び電圧降下と共に図４に従う実際的な実施例を示す概要図である。
【符号の説明】
２０ 走査速度変調（ＳＶＭ）コイル
Ｃ１，Ｃ２，Ｃ３，Ｃ４ キャパシタ
ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４ ダイオード
Ｑ１，Ｑ２ トランジスタ
Ｒ１，．．．，Ｒ６，Ｒ７，Ｒ８ 抵抗
Ｖａｃ 交流入力信号
Ｖｄｃ 直流電源
Claims (4)
- プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応するコレクタ電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；該トランジスタのエミッタからの該主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態をとる非線形装置を有し、該第１及び第２のトランジスタが静止状態にあるとき該閾値電圧に略等しい夫々のバイアス閾値を設定する夫々のバイアス回路とからなる、ビーム走査速度変調ドライバ回路。
- プッシュプル構成でコレクタが接続され、ビデオ帯域幅を有するビーム走査速度変調信号を受けるため接続された夫々の信号入力電極と、相互に接続され、かつ、ビーム走査速度変調コイルに接続された夫々の対応するコレクタ電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；該トランジスタのエミッタの該主導通パスに接続され、閾値電圧に依存して導通状態と実質的に非導通状態をとる非線形装置を有し、該非線形装置が静止状態の該第１及び第２のランジスタの主導通パスを実質的に制限し、該トランジスタのピークドライブ電圧を制限する傾向のある電圧降下を実質的に生じることなく、ピーク信号電流を送るよう夫々のバイアス閾値を設定する夫々のバイアス回路とからなる、ビーム走査速度変調ドライバ回路。
- プッシュプル構成で接続され、ビデオ帯域幅を有するビーム走査速度変調信号に接続された夫々の信号入力端子と、相互に接続され、かつ、負荷に接続された夫々の対応する電極と、夫々の主導通パスとを有する第１及び第２のトランジスタと；夫々の該主導通パスに接続され、各々の両端間の閾値電圧に依存して導通及び実質的に非導通状態をとる非線形導通装置と；該第１及び第２のトランジスタが静止状態にあるとき、該閾値電圧に略等しい夫々のバイアス閾値を設定する該非線形装置用の夫々のバイアス回路とからなる、ドライバ回路。
- 静止信号レベルとピーク信号レベルの間で変わる入力信号を供給する手段と；プッシュプル増幅器として構成され、更に、電源と上記入力信号供給手段とに接続され、上記入力信号に従って導通するよう配置されている一対のトランジスタと；各トランジスタのエミッタと直列に接続され、上記トランジスタが上記静止信号レベルで導通しているとき、より大きい抵抗を有し、上記トランジスタが上記ピーク信号レベルで導通しているとき、より小さい抵抗を有するダイオードと；上記ダイオードの順方向バイアス導通電圧よりも小さいバイアス電圧を上記静止信号レベルで上記ダイオードの両端に維持する、上記ダイオードと並列の第１の抵抗及びそれぞれのダイオードと直列の第２の抵抗と；上記第１の抵抗と並列に接続されたキャパシタとからなるビーム走査速度変調用ドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/366,295 US5534810A (en) | 1994-12-28 | 1994-12-28 | Power stage bias circuit with improved efficiency and stability |
| US366295 | 1994-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08294018A JPH08294018A (ja) | 1996-11-05 |
| JP4064475B2 true JP4064475B2 (ja) | 2008-03-19 |
Family
ID=23442449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33543995A Expired - Fee Related JP4064475B2 (ja) | 1994-12-28 | 1995-12-22 | 電源段バイアス回路の効率と安定性が改良されたドライバ回路 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5534810A (ja) |
| EP (1) | EP0720354B1 (ja) |
| JP (1) | JP4064475B2 (ja) |
| KR (1) | KR100405223B1 (ja) |
| CN (1) | CN1132434A (ja) |
| AU (1) | AU693293B2 (ja) |
| DE (1) | DE69521981T2 (ja) |
| MY (1) | MY114411A (ja) |
| PT (1) | PT720354E (ja) |
| SG (1) | SG41965A1 (ja) |
| TW (1) | TW421911B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19628131C2 (de) * | 1996-07-12 | 2003-07-17 | Semikron Elektronik Gmbh | Gatespannungsbegrenzung für eine Schaltungsanordnung |
| US6054898A (en) * | 1996-08-30 | 2000-04-25 | Kabushiki Kaisha Kenwood | Semiconductor device having SEPP connected NPN and PNP transistors |
| FR2813439B1 (fr) * | 2000-08-30 | 2003-01-31 | St Microelectronics Sa | Circuit integre muni d'une protection contre les decharges electrostatiques |
| US6703883B2 (en) * | 2001-03-29 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Low current clock sensor |
| US7750687B2 (en) * | 2006-10-11 | 2010-07-06 | Infineon Technologies Ag | Circuit arrangement comprising a level shifter and method |
| CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发（上海）有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
| US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
| US8415988B2 (en) * | 2010-07-29 | 2013-04-09 | Truesense Imaging, Inc. | Clock driver for a capacitance clock input |
| CN103048852A (zh) * | 2012-12-14 | 2013-04-17 | 广东安居宝数码科技股份有限公司 | 移动滤光片切换驱动电路 |
| EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
| JP6509621B2 (ja) * | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI692203B (zh) * | 2017-05-26 | 2020-04-21 | 新唐科技股份有限公司 | 位準轉換電路 |
| JP6945717B2 (ja) * | 2017-08-02 | 2021-10-06 | エイブイエックス コーポレイション | 伝送線路バイアス抵抗器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072300A (en) * | 1990-08-02 | 1991-12-10 | Thomson Consumer Electronics, Inc. | Beam scan velocity modulation apparatus with disabling circuit |
| GB9205295D0 (en) * | 1992-03-11 | 1992-04-22 | Jones Keith | Controlling amplifiers |
-
1994
- 1994-12-28 US US08/366,295 patent/US5534810A/en not_active Expired - Lifetime
-
1995
- 1995-04-10 TW TW084103448A patent/TW421911B/zh not_active IP Right Cessation
- 1995-12-19 EP EP95120071A patent/EP0720354B1/en not_active Expired - Lifetime
- 1995-12-19 DE DE69521981T patent/DE69521981T2/de not_active Expired - Fee Related
- 1995-12-19 PT PT95120071T patent/PT720354E/pt unknown
- 1995-12-22 JP JP33543995A patent/JP4064475B2/ja not_active Expired - Fee Related
- 1995-12-22 MY MYPI95004071A patent/MY114411A/en unknown
- 1995-12-22 SG SG1995002292A patent/SG41965A1/en unknown
- 1995-12-27 CN CN95119091A patent/CN1132434A/zh active Pending
- 1995-12-28 AU AU40741/95A patent/AU693293B2/en not_active Ceased
- 1995-12-28 KR KR1019950060993A patent/KR100405223B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG41965A1 (en) | 1997-08-15 |
| KR100405223B1 (ko) | 2004-02-25 |
| TW421911B (en) | 2001-02-11 |
| EP0720354B1 (en) | 2001-08-01 |
| PT720354E (pt) | 2002-01-30 |
| AU693293B2 (en) | 1998-06-25 |
| AU4074195A (en) | 1996-07-04 |
| JPH08294018A (ja) | 1996-11-05 |
| DE69521981D1 (de) | 2001-09-06 |
| MY114411A (en) | 2002-10-31 |
| KR960028191A (ko) | 1996-07-22 |
| EP0720354A2 (en) | 1996-07-03 |
| DE69521981T2 (de) | 2001-11-15 |
| EP0720354A3 (en) | 1998-12-09 |
| US5534810A (en) | 1996-07-09 |
| CN1132434A (zh) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2425668C (en) | Multiple-voltage supply power amplifier with dynamic headroom control | |
| JP4064475B2 (ja) | 電源段バイアス回路の効率と安定性が改良されたドライバ回路 | |
| US3939380A (en) | Class D amplifier | |
| US4401954A (en) | Power amplifier | |
| US4961032A (en) | Dual power source output amplifier | |
| JP2578096B2 (ja) | スイツチング装置 | |
| US5157347A (en) | Switching bridge amplifier | |
| KR100417661B1 (ko) | 키네스코프구동장치 | |
| US4041407A (en) | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors | |
| US4028630A (en) | Push-pull amplifier arrangement | |
| JP3847628B2 (ja) | 低電圧駆動回路及び方法 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPS6244574Y2 (ja) | ||
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JP2002164747A (ja) | トランジスタ回路 | |
| JPH0521877A (ja) | レーザダイオードドライバ | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JP2996018B2 (ja) | 電源回路 | |
| JPH046130B2 (ja) | ||
| JP3300514B2 (ja) | ピーククリップ回路 | |
| JP2000502543A (ja) | 低オフセットによる偏向 | |
| JP2000106507A (ja) | 電圧増幅器 | |
| JPS59140705A (ja) | 増幅回路 | |
| JPH04241507A (ja) | クリップ回路 | |
| JPS6313568B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051020 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |