JPH04117071A - 垂直偏向回路 - Google Patents
垂直偏向回路Info
- Publication number
- JPH04117071A JPH04117071A JP23276590A JP23276590A JPH04117071A JP H04117071 A JPH04117071 A JP H04117071A JP 23276590 A JP23276590 A JP 23276590A JP 23276590 A JP23276590 A JP 23276590A JP H04117071 A JPH04117071 A JP H04117071A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- circuit
- vertical deflection
- deflection coil
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004904 shortening Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、陰極線管(以下CRTと称す)及び偏向コ
イルを使用したテレビジョン受像機及びデイスプレィモ
ニタ等の映像表示システムにおける垂直偏向回路に関す
るものである。
イルを使用したテレビジョン受像機及びデイスプレィモ
ニタ等の映像表示システムにおける垂直偏向回路に関す
るものである。
第3図は実開平1−172777号に示された従来の垂
直偏向回路を示す図であり、図において、1は垂直同期
信号Vが加えられる垂直同期信号処理部、2は垂直同期
信号処理部1の出力信号が供給される発振部、3は発振
部2の出力に同期した砺波電圧を発生する砺波発生回路
、4は発振部2の出力に同期して動作するポンプアップ
回路、5はポンプアップ回路4の出力を電源として砺波
発生回路3の出力を増幅する垂直出力アンプ、6は垂直
出力アンプ5の出力端にンースSが接続されたスイッチ
ング素子として働くパワーMO3FET、 7はパワ
ーMO8FET &の寄生ダイオード、8はパワー M
OSFET 6のドレインDに接続された垂直偏向コイ
ル、9aは垂直偏向コイルに直列接続された直流阻止用
のコンデンサ、10aはコンデンサ9aとアース間に接
続されたフィードバック用の抵抗、10cは垂直偏向コ
イル8に対して差動接続されたダンピング用の抵抗、1
1はパワーMO3FET 6のゲー)Gに接続された直
流電源、10bは垂直偏向コイル8に接続された抵抗、
9bは抵抗10bに直列接続されたコンデンサで、抵抗
IQbと共にダンパ回路として動作する。
直偏向回路を示す図であり、図において、1は垂直同期
信号Vが加えられる垂直同期信号処理部、2は垂直同期
信号処理部1の出力信号が供給される発振部、3は発振
部2の出力に同期した砺波電圧を発生する砺波発生回路
、4は発振部2の出力に同期して動作するポンプアップ
回路、5はポンプアップ回路4の出力を電源として砺波
発生回路3の出力を増幅する垂直出力アンプ、6は垂直
出力アンプ5の出力端にンースSが接続されたスイッチ
ング素子として働くパワーMO3FET、 7はパワ
ーMO8FET &の寄生ダイオード、8はパワー M
OSFET 6のドレインDに接続された垂直偏向コイ
ル、9aは垂直偏向コイルに直列接続された直流阻止用
のコンデンサ、10aはコンデンサ9aとアース間に接
続されたフィードバック用の抵抗、10cは垂直偏向コ
イル8に対して差動接続されたダンピング用の抵抗、1
1はパワーMO3FET 6のゲー)Gに接続された直
流電源、10bは垂直偏向コイル8に接続された抵抗、
9bは抵抗10bに直列接続されたコンデンサで、抵抗
IQbと共にダンパ回路として動作する。
12は垂直同期信号処理部19発振部2.鋸波発生回路
3.ポンプアップ回路4および垂直出力アンプ5がワン
チップ上に一体化された半導体集積回路である。
3.ポンプアップ回路4および垂直出力アンプ5がワン
チップ上に一体化された半導体集積回路である。
次に動作について説明する。
先ず、パワーMO8FET 6が省略されて垂直出力ア
ンプ5の出力端と垂直偏向コイル8とが直接に接続され
ている場合の動作について説明する。垂直同期信号Vが
入力されると、発振部2はこの垂直同期信号に同期する
ことから、その発振周波数は垂直同期信号と同じ周波数
となる。また、発振部2は一定の位相で信号を出力し、
この出力によシ鋸波発生回路3及びポンプアップ回路4
が動作する。砺波発生回路3において発生された砺波電
圧は、垂直出力アンプ5において電流に変換され、この
変換電流が垂直偏向コイル8に供給されることによって
、鋸波状の電流が垂直偏向コイル8に流れる。
ンプ5の出力端と垂直偏向コイル8とが直接に接続され
ている場合の動作について説明する。垂直同期信号Vが
入力されると、発振部2はこの垂直同期信号に同期する
ことから、その発振周波数は垂直同期信号と同じ周波数
となる。また、発振部2は一定の位相で信号を出力し、
この出力によシ鋸波発生回路3及びポンプアップ回路4
が動作する。砺波発生回路3において発生された砺波電
圧は、垂直出力アンプ5において電流に変換され、この
変換電流が垂直偏向コイル8に供給されることによって
、鋸波状の電流が垂直偏向コイル8に流れる。
一方、ポンプアップ回路4は、垂直出力アンプ5の電源
となるもので、第4図の垂直帰線期間TRだけ、電源電
圧Vat−第4図のように持ち上げるものである。この
結果、垂直出力アンプ5の出力電圧vbは第4図に示す
ように、垂直帰線期間TRにおけるレベルが大幅に高め
られることになる。
となるもので、第4図の垂直帰線期間TRだけ、電源電
圧Vat−第4図のように持ち上げるものである。この
結果、垂直出力アンプ5の出力電圧vbは第4図に示す
ように、垂直帰線期間TRにおけるレベルが大幅に高め
られることになる。
この結果、垂直帰線期間TRにおけるコンデンサ9aに
対する充電電流が高められて、垂直偏向コイル8に流れ
る垂直偏向電流波形が安定したものとなる。ここで、垂
直偏向コイル8には直流阻止用のコンデンサ9JLとフ
ィードバック用の抵抗10aとが直列接続されておシ、
この部分から直流レベルを安定させるための帰還と交流
レベルすなわち波高値、波形リニアリティを補正するた
めの帰還とが砺波発生回路3に供給されて、垂直偏向電
流の安定化を図っている。
対する充電電流が高められて、垂直偏向コイル8に流れ
る垂直偏向電流波形が安定したものとなる。ここで、垂
直偏向コイル8には直流阻止用のコンデンサ9JLとフ
ィードバック用の抵抗10aとが直列接続されておシ、
この部分から直流レベルを安定させるための帰還と交流
レベルすなわち波高値、波形リニアリティを補正するた
めの帰還とが砺波発生回路3に供給されて、垂直偏向電
流の安定化を図っている。
次にパワーMO3FET 6が垂直出力アンプ5と偏向
コイル8との間に設けられた場合の動作について説明す
る。パワーMO8FET 6のゲート電圧は第4図に示
すVc電圧より少し高く設定されている。
コイル8との間に設けられた場合の動作について説明す
る。パワーMO8FET 6のゲート電圧は第4図に示
すVc電圧より少し高く設定されている。
従って、パワーMO8FET &は走査期間ではON状
態となって、この垂直偏向回路は前述と同様な動作を行
うことになる。次に、垂直帰線期間THになると、パワ
ーMO8FET 6のソースSが垂直出力アンプ5の出
力端に接続されているため、このパワーMO8FET
6はOFF状態となる。パワーMO8了6がOFFにな
ると、垂直偏向コイル8に流れていた電流はダンピング
用の抵抗10c及び10b−コンデンサ9b−抵抗10
a−コンデンサ9aのループで流れ、その電流は急速に
零になる。そして、この電流が零になると、パワーMO
8FET 6の内部に寄生する寄生ダイオード7によっ
て垂直出力アンプ5と偏向コイル8が導通となるので、
再び前述の動作に戻ることになる。つまシ、第5図−)
に示すように、パワーMO8FET 6がない場合は、
垂直出力アンプ5の出力電圧vbにおける垂直帰線期間
TRにおいて一様に変化する電流Igが流れていたが、
パワーMO8FET 6を設は九場合は、垂直帰線期間
TRの始まりとともにパワーMO8FET 6がOFF
されることによって、偏向帰線型Rが第5図(b)にI
bとして示すように、急速に零に向かりて変化すること
になる≧そして、この偏向帰線電流が零に達した以降に
おいては、パワーMO8FET6はOFF状態を続ける
が、その内部に寄生する寄生ダイオード7に対して順方
向の電位状態となることから、この寄生ダイオード7を
介して偏向帰線電流が流れることになる。従って、偏向
帰線期間の開始時点から偏向帰線電流が零に達するまで
の期間において、パワーMO8FET 6がOFFされ
ることによって、偏向帰線電流が急速に零に向かって変
化した分だけ偏向帰線期間が、第5図(a)の場合よシ
も、第5図へ)に示した場合の方が短くなることになる
。なお垂直偏向回路は出力電流に限界があシ、また耐電
圧を高めるためにも垂直帰線期間を短くすることが望ま
れる。
態となって、この垂直偏向回路は前述と同様な動作を行
うことになる。次に、垂直帰線期間THになると、パワ
ーMO8FET 6のソースSが垂直出力アンプ5の出
力端に接続されているため、このパワーMO8FET
6はOFF状態となる。パワーMO8了6がOFFにな
ると、垂直偏向コイル8に流れていた電流はダンピング
用の抵抗10c及び10b−コンデンサ9b−抵抗10
a−コンデンサ9aのループで流れ、その電流は急速に
零になる。そして、この電流が零になると、パワーMO
8FET 6の内部に寄生する寄生ダイオード7によっ
て垂直出力アンプ5と偏向コイル8が導通となるので、
再び前述の動作に戻ることになる。つまシ、第5図−)
に示すように、パワーMO8FET 6がない場合は、
垂直出力アンプ5の出力電圧vbにおける垂直帰線期間
TRにおいて一様に変化する電流Igが流れていたが、
パワーMO8FET 6を設は九場合は、垂直帰線期間
TRの始まりとともにパワーMO8FET 6がOFF
されることによって、偏向帰線型Rが第5図(b)にI
bとして示すように、急速に零に向かりて変化すること
になる≧そして、この偏向帰線電流が零に達した以降に
おいては、パワーMO8FET6はOFF状態を続ける
が、その内部に寄生する寄生ダイオード7に対して順方
向の電位状態となることから、この寄生ダイオード7を
介して偏向帰線電流が流れることになる。従って、偏向
帰線期間の開始時点から偏向帰線電流が零に達するまで
の期間において、パワーMO8FET 6がOFFされ
ることによって、偏向帰線電流が急速に零に向かって変
化した分だけ偏向帰線期間が、第5図(a)の場合よシ
も、第5図へ)に示した場合の方が短くなることになる
。なお垂直偏向回路は出力電流に限界があシ、また耐電
圧を高めるためにも垂直帰線期間を短くすることが望ま
れる。
従来の垂直偏向回路は以上のように構成されているので
、垂直帰線期間TRをパワーMO8FET 6を設けな
い場合の1/2以下に短くすることが困難である等の課
題があった。
、垂直帰線期間TRをパワーMO8FET 6を設けな
い場合の1/2以下に短くすることが困難である等の課
題があった。
この発明は上記のような課題を解消するためになされた
もので、集積化された垂直偏向回路を使用して、垂直帰
線期間をよシ短くすることのできる垂直偏向回路を得る
ことを目的とする。
もので、集積化された垂直偏向回路を使用して、垂直帰
線期間をよシ短くすることのできる垂直偏向回路を得る
ことを目的とする。
この発明に係る垂直偏向回路は、垂直出力アンプの出力
側に別のポンプアップ回路を付加することにより、垂直
帰線期間を短くしたものである。
側に別のポンプアップ回路を付加することにより、垂直
帰線期間を短くしたものである。
この発明における垂直偏向回路は、上記別のポンプアッ
プ回路により、垂直帰線期間において垂直偏向コイルに
高電圧を加えることによシ実質的に垂直帰線期間を短く
する。
プ回路により、垂直帰線期間において垂直偏向コイルに
高電圧を加えることによシ実質的に垂直帰線期間を短く
する。
以下、この発明の一実施例を図について説明する。第1
図においては第3図と対応する部分には同一符号を付し
て説明を省略する。
図においては第3図と対応する部分には同一符号を付し
て説明を省略する。
第1図において、13は垂直出力アンプ5の出力側に設
けられパワーMO8FET 6と並列接続されたポンプ
アップ回路である。このポンプアップ回路13は、垂直
出力アップ5の出力端、即ちパワー MOSFET 6
のソースSt−抵抗10d、10e を介してトランジ
スタ14aのペースに接続し、このトランジスタ14m
のコレクタ71r1抵抗10fを介してトランジスタ1
4bのベースに接続すると共に抵抗10gを介してトラ
ンジスタ14bのエミッタに接続し、さらにこのトラン
ジスタ14bのコレクタを垂直偏向コイル8に接続した
構成を有している。15はポンプアップ回路13に高電
圧Vet与える電源である。
けられパワーMO8FET 6と並列接続されたポンプ
アップ回路である。このポンプアップ回路13は、垂直
出力アップ5の出力端、即ちパワー MOSFET 6
のソースSt−抵抗10d、10e を介してトランジ
スタ14aのペースに接続し、このトランジスタ14m
のコレクタ71r1抵抗10fを介してトランジスタ1
4bのベースに接続すると共に抵抗10gを介してトラ
ンジスタ14bのエミッタに接続し、さらにこのトラン
ジスタ14bのコレクタを垂直偏向コイル8に接続した
構成を有している。15はポンプアップ回路13に高電
圧Vet与える電源である。
次に動作について説明する。
基本的な動作は、第3図の従来回路と同様であるが、こ
の実施例ではさらに垂直帰線期間TR0間だけポンプア
ップ回路13よシ高電圧Veを垂直偏向コイル8に加え
るようにしている。まず、垂直Ra期間TRを検出する
のは、パワーMO8FET6のンースSに接続した抵抗
10d 、 10eであシ、この比を適正に選ぶことに
より、トランジスタ14aは、垂直帰線期間TRのみ0
N−jる。これにより抵抗10fを介してトランジスタ
14bのベース電圧は第2図のVcのように変化し、従
ってトランジスタ14bも垂直帰線期間TRのみONす
る。
の実施例ではさらに垂直帰線期間TR0間だけポンプア
ップ回路13よシ高電圧Veを垂直偏向コイル8に加え
るようにしている。まず、垂直Ra期間TRを検出する
のは、パワーMO8FET6のンースSに接続した抵抗
10d 、 10eであシ、この比を適正に選ぶことに
より、トランジスタ14aは、垂直帰線期間TRのみ0
N−jる。これにより抵抗10fを介してトランジスタ
14bのベース電圧は第2図のVcのように変化し、従
ってトランジスタ14bも垂直帰線期間TRのみONす
る。
このトランジスタ14bのONにより゛電源15から垂
直偏向コイル8に高電圧Veが加えられる。この結果、
垂直偏向コイル8に流れる電流Ibは、垂直帰線期間T
R中に第1図の矢印の反対方向から矢印の向きに急速に
流れを変えることが可能となシ、このため垂直帰線期間
は実質的に短い時間で終了する。
直偏向コイル8に高電圧Veが加えられる。この結果、
垂直偏向コイル8に流れる電流Ibは、垂直帰線期間T
R中に第1図の矢印の反対方向から矢印の向きに急速に
流れを変えることが可能となシ、このため垂直帰線期間
は実質的に短い時間で終了する。
なお、垂直帰線期間T10間、パワーMO8FET6の
ドレインDには高電圧Veが加わるが、パワー MOS
FET 6はOFFの状態になっているので、集積回路
12部分には高電圧Veが加えられず、この集積回路1
2が破壊されることはない。また垂直帰線期間TR以外
はポンプアップ回路13はOFFになっているので、従
来回路過多の動作となる。
ドレインDには高電圧Veが加わるが、パワー MOS
FET 6はOFFの状態になっているので、集積回路
12部分には高電圧Veが加えられず、この集積回路1
2が破壊されることはない。また垂直帰線期間TR以外
はポンプアップ回路13はOFFになっているので、従
来回路過多の動作となる。
以上のように、この発明によれば、従来回路の垂直出力
アンプの出力側にポンプアップ回路を付加する構成とし
たので、垂直帰線期間を実質的に1/2以下に短くでき
る垂直偏向回路が得られる効果がある。
アンプの出力側にポンプアップ回路を付加する構成とし
たので、垂直帰線期間を実質的に1/2以下に短くでき
る垂直偏向回路が得られる効果がある。
第1図はこの発明の一実施例による垂直偏向回路を示す
回路図、第2図は第1図に示す回路における各部の電圧
を示す波形図・、第3図は従来の垂直偏向回路を示す回
路図、第4図及び第5図は第3図に示す回路における各
部の電流、電圧を示す波形図である。 5は垂直出力アンプ、6はパワーMO8FET (スイ
ッチング素子)、8は垂直偏向コイル、13はポンプア
ップ回路。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 1) 澤 博 昭 (外2名) 13°ボレブアノプ回路 第 ? 図 第 図 第 図
回路図、第2図は第1図に示す回路における各部の電圧
を示す波形図・、第3図は従来の垂直偏向回路を示す回
路図、第4図及び第5図は第3図に示す回路における各
部の電流、電圧を示す波形図である。 5は垂直出力アンプ、6はパワーMO8FET (スイ
ッチング素子)、8は垂直偏向コイル、13はポンプア
ップ回路。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 1) 澤 博 昭 (外2名) 13°ボレブアノプ回路 第 ? 図 第 図 第 図
Claims (1)
- 陰極線管および偏向コイルを使用した映像システムに使
用される垂直偏向回路において、上記垂直偏向回路にお
ける垂直出力アンプと上記垂直偏向コイルとの間に設け
られ、走査期間に導通し垂直帰線期間の始まりと共に非
導通となり、電流が零に達したとき再び導通となるスイ
ッチング素子と、上記スイッチング素子と並列に接続さ
れ、上記垂直帰線期間に上記垂直偏向コイルに高電圧を
与えるように成されたポンプアップ回路とを備えた垂直
偏向回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23276590A JPH0828823B2 (ja) | 1990-09-03 | 1990-09-03 | 垂直偏向回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23276590A JPH0828823B2 (ja) | 1990-09-03 | 1990-09-03 | 垂直偏向回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04117071A true JPH04117071A (ja) | 1992-04-17 |
JPH0828823B2 JPH0828823B2 (ja) | 1996-03-21 |
Family
ID=16944393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23276590A Expired - Fee Related JPH0828823B2 (ja) | 1990-09-03 | 1990-09-03 | 垂直偏向回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828823B2 (ja) |
-
1990
- 1990-09-03 JP JP23276590A patent/JPH0828823B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0828823B2 (ja) | 1996-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3934173A (en) | Circuit arrangement for generating a deflection current through a coil for vertical deflection in a display tube | |
FI65005B (fi) | Signalprocessor foer ett omkopplat vertikalavboejningssystem | |
JPS6239591B2 (ja) | ||
JP3617669B2 (ja) | テレビジョン偏向装置 | |
US4513228A (en) | Circuit for generating a sawtooth-shaped current | |
KR930004007B1 (ko) | 수평 편향회로 | |
JPH0311146B2 (ja) | ||
JPH04117071A (ja) | 垂直偏向回路 | |
US5089755A (en) | Vertical deflection circuit | |
JP2522293Y2 (ja) | 垂直偏向回路 | |
US4965495A (en) | Parabolic voltage generating circuit | |
US4952850A (en) | Horizontal deflection circuit | |
KR100474620B1 (ko) | 오프세트가낮은편향회로 | |
US6285142B1 (en) | Display apparatus having a horizontal screen size adjusting circuit in step-up type | |
CA1283478C (en) | Vertical deflection current generator | |
KR790000847B1 (ko) | 수직 편향 회로 | |
JP2003511916A (ja) | ダイナミックs補正 | |
JPH01112869A (ja) | キネスコープ・ヨーク用フライバック電圧源付き垂直偏向回路 | |
JP3840648B2 (ja) | ビデオ表示装置 | |
JP2599790B2 (ja) | 水平偏向回路 | |
US6320332B1 (en) | Raster distortion correction circuit | |
JPS62117475A (ja) | フイ−ルド偏向回路 | |
KR800000762B1 (ko) | 톱니파형 전류회로 | |
JPS593651Y2 (ja) | 垂直偏向装置 | |
US4476444A (en) | Power amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |