JPH1198376A - テレビジョン偏向装置 - Google Patents
テレビジョン偏向装置Info
- Publication number
- JPH1198376A JPH1198376A JP10205587A JP20558798A JPH1198376A JP H1198376 A JPH1198376 A JP H1198376A JP 10205587 A JP10205587 A JP 10205587A JP 20558798 A JP20558798 A JP 20558798A JP H1198376 A JPH1198376 A JP H1198376A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- retrace
- deflection
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 テレビジョン偏向装置を保護する。
【解決手段】 本発明のテレビジョン偏向装置は、トレ
ース期間に偏向巻線中に偏向電流を発生させ、リトレー
ス期間にインダクタンス中にリトレースパルス電圧を発
生させる第１のトランジスタスイッチ（Ｑ１）と；偏向
サイクルの一部において第１のトランジスタスイッチと
直列に結合される第２のトランジスタスイッチ（Ｑ２）
と；第２のトランジスタスイッチの導通状態を調整する
信号（Ｖ3）と；第１と第２のトランジスタスイッチの
接続点と第１の所定電圧レベルが発生する端子の間に結
合されていて、第２のトランジスタスイッチの主電流導
通端子に生じるリトレースパルス電圧が過大電圧状態の
第２の所定電圧レベルを超えたときに、第２のトランジ
スタスイッチの主電流導通端子を第１の所定電圧レベル
が発生する端子に結合するスイッチング手段（Ｄ１）
と；からなる。
ース期間に偏向巻線中に偏向電流を発生させ、リトレー
ス期間にインダクタンス中にリトレースパルス電圧を発
生させる第１のトランジスタスイッチ（Ｑ１）と；偏向
サイクルの一部において第１のトランジスタスイッチと
直列に結合される第２のトランジスタスイッチ（Ｑ２）
と；第２のトランジスタスイッチの導通状態を調整する
信号（Ｖ3）と；第１と第２のトランジスタスイッチの
接続点と第１の所定電圧レベルが発生する端子の間に結
合されていて、第２のトランジスタスイッチの主電流導
通端子に生じるリトレースパルス電圧が過大電圧状態の
第２の所定電圧レベルを超えたときに、第２のトランジ
スタスイッチの主電流導通端子を第１の所定電圧レベル
が発生する端子に結合するスイッチング手段（Ｄ１）
と；からなる。
Description
【０００１】
【発明の属する技術分野】この発明は、偏向回路のため
の保護装置に関する。
の保護装置に関する。
【０００２】
【発明の背景】この発明は、例えば、偏向電流の振幅が
ラスタ歪みを補正するために比較的広い範囲にわたって
変化あるいは変調（調整）されるような偏向回路などに
用いることができる。偏向電流振幅の変調は、例えば外
側及び内側の左右ピンクッション歪みの補正などを行う
ために望ましい。
ラスタ歪みを補正するために比較的広い範囲にわたって
変化あるいは変調（調整）されるような偏向回路などに
用いることができる。偏向電流振幅の変調は、例えば外
側及び内側の左右ピンクッション歪みの補正などを行う
ために望ましい。
【０００３】典型的には、水平偏向回路は、偏向第１ス
イッチ、水平偏向巻線及び各トレース期間中に偏向巻線
に偏向電流に供給するトレースキャパシタンスとを含む
出力段を備えている。リトレース期間中には、偏向巻線
の両端間に第１のリトレースキャパシタンスが結合され
て、リトレース共振回路を形成する。リトレース期間
中、フライバック変成器を通してエネルギが補給され
る。
イッチ、水平偏向巻線及び各トレース期間中に偏向巻線
に偏向電流に供給するトレースキャパシタンスとを含む
出力段を備えている。リトレース期間中には、偏向巻線
の両端間に第１のリトレースキャパシタンスが結合され
て、リトレース共振回路を形成する。リトレース期間
中、フライバック変成器を通してエネルギが補給され
る。
【０００４】
【発明の概要】この発明の一実施態様の水平偏向回路に
おいては、リトレース期間中に、双方向性変調第２スイ
ッチの動作を通して、変調スイッチング電流が形成され
る。第１のリトレースキャパシタンスを含むリトレース
共振回路に結合された変調第２スイッチは、水平リトレ
ース中に、垂直周波数の放物線（パラボラ波状）電圧に
従って位相変調される導通時間を持っている。変調第２
スイッチと並列に第２のリトレースキャパシタが結合さ
れている。変調第２スイッチはトレース期間中に導通
し、リトレース期間中の可変な時点でターンオフされ
る。導通時には、変調第２スイッチは第２のリトレース
キャパシタの両端間に、この第２のリトレースキャパシ
タ両端間電圧を０（ゼロ）にクランプする低インピーダ
ンスを形成する。その結果、制御可能な振幅と変更可能
な幅とを有する可制御リトレースパルス電圧が、リトレ
ース期間の一部分で変調第２スイッチが非導通の時に、
第２のリトレースキャパシタの両端間に生成される。第
２のリトレースキャパシタの両端間のリトレース電圧は
第１のリトレースキャパシタの両端間に発生するリトレ
ース電圧の大きさを変化させ、このようにして、外側及
び内側ピンクッション歪みを補正するように所要の偏向
巻線電流の変調が行われる。
おいては、リトレース期間中に、双方向性変調第２スイ
ッチの動作を通して、変調スイッチング電流が形成され
る。第１のリトレースキャパシタンスを含むリトレース
共振回路に結合された変調第２スイッチは、水平リトレ
ース中に、垂直周波数の放物線（パラボラ波状）電圧に
従って位相変調される導通時間を持っている。変調第２
スイッチと並列に第２のリトレースキャパシタが結合さ
れている。変調第２スイッチはトレース期間中に導通
し、リトレース期間中の可変な時点でターンオフされ
る。導通時には、変調第２スイッチは第２のリトレース
キャパシタの両端間に、この第２のリトレースキャパシ
タ両端間電圧を０（ゼロ）にクランプする低インピーダ
ンスを形成する。その結果、制御可能な振幅と変更可能
な幅とを有する可制御リトレースパルス電圧が、リトレ
ース期間の一部分で変調第２スイッチが非導通の時に、
第２のリトレースキャパシタの両端間に生成される。第
２のリトレースキャパシタの両端間のリトレース電圧は
第１のリトレースキャパシタの両端間に発生するリトレ
ース電圧の大きさを変化させ、このようにして、外側及
び内側ピンクッション歪みを補正するように所要の偏向
巻線電流の変調が行われる。
【０００５】第１と第２のスイッチは、与えられた偏向
サイクルの一部分の期間中に直列に結合される第１と第
２のトランジスタスイッチのそれぞれによって形成する
ことができる。これらの第１と第２のトランジスタスイ
ッチを過電流状態から保護することが望ましい場合があ
る。
サイクルの一部分の期間中に直列に結合される第１と第
２のトランジスタスイッチのそれぞれによって形成する
ことができる。これらの第１と第２のトランジスタスイ
ッチを過電流状態から保護することが望ましい場合があ
る。
【０００６】この発明の一実施形態のテレビジョン偏向
装置は、偏向巻線とリトレースキャパシタンスを含む偏
向共振回路を備えている。第１の偏向周波数に関係した
周波数の入力第１信号の信号源が設けられる。スイッチ
として動作し、入力第１信号に応答し、偏向共振回路に
結合される第１のトランジスタが、偏向巻線中に第１の
偏向周波数の偏向電流を生成するために用いられる。ス
イッチとして働く第２のトランジスタが共振回路と第１
のトランジスタスイッチとに、ある与えられた偏向サイ
クル中第１と第２のトランジスタが導通して直列に結合
されるように結合されている。第１と第２のトランジス
タスイッチには、これらの第１と第２のトランジスタス
イッチが導通状態となって直列に結合される時に、これ
らの２つのトランジスタスイッチを流れる電流を生成す
るために、入力供給電圧の源が結合されている。第２の
トランジスタには変調用の第２の信号の信号源が結合さ
れており、第２のトランジスタの導通を第２の信号に従
って変調する。第２のトランジスタスイッチの制御端子
に結合される制御信号が生成される。この制御信号は、
この信号の発生時に、第１と第２のトランジスタスイッ
チを流れる電流を大幅に減じる。
装置は、偏向巻線とリトレースキャパシタンスを含む偏
向共振回路を備えている。第１の偏向周波数に関係した
周波数の入力第１信号の信号源が設けられる。スイッチ
として動作し、入力第１信号に応答し、偏向共振回路に
結合される第１のトランジスタが、偏向巻線中に第１の
偏向周波数の偏向電流を生成するために用いられる。ス
イッチとして働く第２のトランジスタが共振回路と第１
のトランジスタスイッチとに、ある与えられた偏向サイ
クル中第１と第２のトランジスタが導通して直列に結合
されるように結合されている。第１と第２のトランジス
タスイッチには、これらの第１と第２のトランジスタス
イッチが導通状態となって直列に結合される時に、これ
らの２つのトランジスタスイッチを流れる電流を生成す
るために、入力供給電圧の源が結合されている。第２の
トランジスタには変調用の第２の信号の信号源が結合さ
れており、第２のトランジスタの導通を第２の信号に従
って変調する。第２のトランジスタスイッチの制御端子
に結合される制御信号が生成される。この制御信号は、
この信号の発生時に、第１と第２のトランジスタスイッ
チを流れる電流を大幅に減じる。
【０００７】この発明の特徴によれば、過電圧保護のた
めに、第１と第２のトランジスタスイッチの間に結合さ
れた端子にスイッチング構成が結合される。
めに、第１と第２のトランジスタスイッチの間に結合さ
れた端子にスイッチング構成が結合される。
【０００８】
【発明の実施の形態】この発明の一態様を実施した図２
の水平偏向回路２５０は、例えば、A66EAS00X01 型ＦＳ
カラー陰極線管における水平偏向を与えるものである。
回路２５０は、水平周波数ｆH で動作するスイッチング
トランジスタＱ１と逆方向に並列（アンチパラレル）に
接続されたダンパダイオードＤQ1とを有し、これらのト
ランジスタとダイオードは１つの集積回路として形成さ
れている。リトレースキャパシタンスＣ１がトランジス
タＱ１とダイオードＤQ1とに並列に結合されている。ま
た、偏向巻線ＬH がＳ字修正トレースキャパシタンスＣ
S と直列に結合されて１つの回路分枝を形成しており、
この回路分枝は、トランジスタＱ１、ダイオードＤQ1及
びリトレースキャパシタンスＣ1 の各々と並列に結合さ
れて、水平リトレース期間中にリトレース共振回路１０
０を形成する。
の水平偏向回路２５０は、例えば、A66EAS00X01 型ＦＳ
カラー陰極線管における水平偏向を与えるものである。
回路２５０は、水平周波数ｆH で動作するスイッチング
トランジスタＱ１と逆方向に並列（アンチパラレル）に
接続されたダンパダイオードＤQ1とを有し、これらのト
ランジスタとダイオードは１つの集積回路として形成さ
れている。リトレースキャパシタンスＣ１がトランジス
タＱ１とダイオードＤQ1とに並列に結合されている。ま
た、偏向巻線ＬH がＳ字修正トレースキャパシタンスＣ
S と直列に結合されて１つの回路分枝を形成しており、
この回路分枝は、トランジスタＱ１、ダイオードＤQ1及
びリトレースキャパシタンスＣ1 の各々と並列に結合さ
れて、水平リトレース期間中にリトレース共振回路１０
０を形成する。
【０００９】図には詳細に示していないが、水平発振器
と位相検出器とを含む位相制御段１０１が水平同期信号
ＨS に応答する。信号ＨS は、例えば、図示されていな
いテレビジョン受像機のビデオ検波器から取出される。
段１０１はトランジスタＱ６を通して駆動電圧１０１ａ
を駆動変成器Ｔ２の１次巻線Ｔ2aに供給する。１次巻線
Ｔ2aは２次巻線Ｔ2bに変成器結合されている。巻線Ｔ2b
は、抵抗Ｒ１とＲ２とを含む電圧ドライバを介してトラ
ンジスタＱ１のベース−エミッタ接合に結合されてい
て、水平周波数ｆH のベース駆動電流ｉb を生成する。
フライバック変成器Ｔ１の１次巻線Ｗ1 がＢ＋電圧源と
トランジスタＱ１のコレクタとの間に接続されている。
変成器Ｔ１の２次巻線Ｗ2 が段１０１に結合されてい
て、巻線ＬH中の水平偏向電流ｉ2 を信号ＨS に同期さ
せる駆動電圧１０１ａを生成するための帰還リトレース
信号Ｈr を供給する。
と位相検出器とを含む位相制御段１０１が水平同期信号
ＨS に応答する。信号ＨS は、例えば、図示されていな
いテレビジョン受像機のビデオ検波器から取出される。
段１０１はトランジスタＱ６を通して駆動電圧１０１ａ
を駆動変成器Ｔ２の１次巻線Ｔ2aに供給する。１次巻線
Ｔ2aは２次巻線Ｔ2bに変成器結合されている。巻線Ｔ2b
は、抵抗Ｒ１とＲ２とを含む電圧ドライバを介してトラ
ンジスタＱ１のベース−エミッタ接合に結合されてい
て、水平周波数ｆH のベース駆動電流ｉb を生成する。
フライバック変成器Ｔ１の１次巻線Ｗ1 がＢ＋電圧源と
トランジスタＱ１のコレクタとの間に接続されている。
変成器Ｔ１の２次巻線Ｗ2 が段１０１に結合されてい
て、巻線ＬH中の水平偏向電流ｉ2 を信号ＨS に同期さ
せる駆動電圧１０１ａを生成するための帰還リトレース
信号Ｈr を供給する。
【００１０】この発明の１つの特徴を備えた切換型（ス
イッチド）ラスタ補正回路２００は、スイッチングトラ
ンジスタＱ２のスイッチングのタイミングを制御する左
右（Ｅ−Ｗ）制御回路３００を含んでいる。トランジス
タＱ２はトレース期間を通して導通状態にあり、リトレ
ース期間中のある期間内で非導通となる。この非導通に
なる時間は制御し得るものである。トランジスタＱ２の
コレクタはトランジスタＱ１のエミッタとリトレースキ
ャパシタＣ１との間の接続端子５０に結合されている。
トランジスタＱ２のエミッタは小さな電流サンプリング
抵抗Ｒ１０１を介して接地されている。トランジスタＱ
２と並列に結合されているダンパダイオードＤQ2はトラ
ンジスタＱ２と１つの集積回路として形成されている。
トランジスタＱ２のコレクタと接地導線との間に第２の
リトレースキャパシタンスＣ２が結合されている。変成
器Ｔ１の巻線Ｗ4 の両端間に発生するリトレース電圧Ｖ
rが、整流ダイオード（図示せず）を含むアルタ電源５
５６にアルタ電圧を生成するために用いられる高電圧を
形成する。
イッチド）ラスタ補正回路２００は、スイッチングトラ
ンジスタＱ２のスイッチングのタイミングを制御する左
右（Ｅ−Ｗ）制御回路３００を含んでいる。トランジス
タＱ２はトレース期間を通して導通状態にあり、リトレ
ース期間中のある期間内で非導通となる。この非導通に
なる時間は制御し得るものである。トランジスタＱ２の
コレクタはトランジスタＱ１のエミッタとリトレースキ
ャパシタＣ１との間の接続端子５０に結合されている。
トランジスタＱ２のエミッタは小さな電流サンプリング
抵抗Ｒ１０１を介して接地されている。トランジスタＱ
２と並列に結合されているダンパダイオードＤQ2はトラ
ンジスタＱ２と１つの集積回路として形成されている。
トランジスタＱ２のコレクタと接地導線との間に第２の
リトレースキャパシタンスＣ２が結合されている。変成
器Ｔ１の巻線Ｗ4 の両端間に発生するリトレース電圧Ｖ
rが、整流ダイオード（図示せず）を含むアルタ電源５
５６にアルタ電圧を生成するために用いられる高電圧を
形成する。
【００１１】この発明の説明のために、初めに、トラン
ジスタＱ２がトレース及びリトレースの期間の全体を通
して導通状態に維持されるという第１の極端な動作状態
を表す第１の例を仮定する。この場合、偏向回路２５０
は公知の態様で、但し、左右歪み補正なしで偏向電流ｉ
2 を生成する。後で述べるように、電流ｉ2 は、この場
合、最大ピーク・ピーク振幅となる。
ジスタＱ２がトレース及びリトレースの期間の全体を通
して導通状態に維持されるという第１の極端な動作状態
を表す第１の例を仮定する。この場合、偏向回路２５０
は公知の態様で、但し、左右歪み補正なしで偏向電流ｉ
2 を生成する。後で述べるように、電流ｉ2 は、この場
合、最大ピーク・ピーク振幅となる。
【００１２】同じく、説明の目的のために仮定する第２
の例は第２の極端な動作状態を表し、スイッチングトラ
ンジスタＱ２がリトレース期間全体を通してカットオフ
状態にある。第２の例においては、リトレース中、一対
の共振回路が形成される。図２における第１のリトレー
ス共振回路１００は、リトレースキャパシタンスＣ１、
巻線ＬH 及びトレースキャパシタＣS を含む。第２の共
振回路はフライバック変成器の巻線Ｗ1 とこれに直列に
結合されたリトレースキャパシタンスＣ２とを含む。こ
れらのリトレース共振回路の各々を別々に検討すると、
各リトレース共振回路は所要の正規リトレース周波数よ
り低い周波数に同調されている。これらの共振回路は合
成共振回路を形成する。従って、合成共振回路の合成共
通リトレース周波数はその成分周波数の各々よりも高
く、所要の正規リトレース周波数（例えばＰＡＬ方式で
は４３ＫＨｚである）に等しくなるようにされる。
の例は第２の極端な動作状態を表し、スイッチングトラ
ンジスタＱ２がリトレース期間全体を通してカットオフ
状態にある。第２の例においては、リトレース中、一対
の共振回路が形成される。図２における第１のリトレー
ス共振回路１００は、リトレースキャパシタンスＣ１、
巻線ＬH 及びトレースキャパシタＣS を含む。第２の共
振回路はフライバック変成器の巻線Ｗ1 とこれに直列に
結合されたリトレースキャパシタンスＣ２とを含む。こ
れらのリトレース共振回路の各々を別々に検討すると、
各リトレース共振回路は所要の正規リトレース周波数よ
り低い周波数に同調されている。これらの共振回路は合
成共振回路を形成する。従って、合成共振回路の合成共
通リトレース周波数はその成分周波数の各々よりも高
く、所要の正規リトレース周波数（例えばＰＡＬ方式で
は４３ＫＨｚである）に等しくなるようにされる。
【００１３】前に述べたように、変成器Ｔ１の２次巻線
Ｗ2 は水平同期リトレース信号Ｈrを供給する。信号Ｈ
r の各パルスは偏向巻線ＬH 中のリトレース期間を表
す。水平同期信号Ｈr は位相制御段１０１に供給され
て、帰還同期情報を提供する。信号Ｈr のパルス中に含
まれる同期情報は偏向巻線ＬH 中の電流ｉ2 の位相を表
す。信号Ｈr と水平同期パルスＨS は段１０１に含まれ
ている水平発振器出力信号の位相と周波数の調整に用い
られる。
Ｗ2 は水平同期リトレース信号Ｈrを供給する。信号Ｈ
r の各パルスは偏向巻線ＬH 中のリトレース期間を表
す。水平同期信号Ｈr は位相制御段１０１に供給され
て、帰還同期情報を提供する。信号Ｈr のパルス中に含
まれる同期情報は偏向巻線ＬH 中の電流ｉ2 の位相を表
す。信号Ｈr と水平同期パルスＨS は段１０１に含まれ
ている水平発振器出力信号の位相と周波数の調整に用い
られる。
【００１４】第２の仮定した例においては、変成器Ｔ１
の１次巻線Ｗ1 は、複合共振回路を形成するキャパシタ
Ｃ１とＣ２を含む容量性分圧器を通してリトレース共振
回路１００に結合されている。この合成リトレース共振
回路は、マウスティース（ねずみの歯）歪みを生じるこ
となく適正な同期をとることを可能とする。このような
複合リトレース共振回路を形成することの効果について
は、米国特許第4,634,937 号に詳細な説明がある。
の１次巻線Ｗ1 は、複合共振回路を形成するキャパシタ
Ｃ１とＣ２を含む容量性分圧器を通してリトレース共振
回路１００に結合されている。この合成リトレース共振
回路は、マウスティース（ねずみの歯）歪みを生じるこ
となく適正な同期をとることを可能とする。このような
複合リトレース共振回路を形成することの効果について
は、米国特許第4,634,937 号に詳細な説明がある。
【００１５】トレース期間中、巻線Ｗ1 中の電流ｉ1 は
トランジスタＱ１を通り、トランジスタＱ２を通ってア
ースに流れる。リトレース中、キャパシタＣ１を通って
流れる電流ｉ1 はリトレース電流ｉ4 としてキャパシタ
Ｃ２を通っても流れ、このリトレースキャパシタンスＣ
２の両端間にリトレース電圧Ｖ2 を生じさせる。
トランジスタＱ１を通り、トランジスタＱ２を通ってア
ースに流れる。リトレース中、キャパシタＣ１を通って
流れる電流ｉ1 はリトレース電流ｉ4 としてキャパシタ
Ｃ２を通っても流れ、このリトレースキャパシタンスＣ
２の両端間にリトレース電圧Ｖ2 を生じさせる。
【００１６】直列接続されたキャパシタンスＣ１とＣ２
の両端間に発生するリトレース電圧Ｖ1 の振幅は調整さ
れるＢ＋電圧によって安定化される。従って、電圧Ｖ1
は左右変調によって実質的な影響を受けないという利点
がある。巻線ＬH の両端間及びキャパシタＣ１の両端間
に発生するリトレース電圧Ｖ4 は偏向電流ｉ2 の振幅を
決定する。リトレース電圧Ｖ4 はリトレース電圧Ｖ1 か
らリトレース電圧Ｖ2を差引いたものに等しい。トラン
ジスタＱ２が非導通であるリトレースの後半ではトラン
ジスタＱ２の電流ｉ3 は０なので、リトレース電流ｉ1
の実質的に全てが電流ｉ4 としてキャパシタＣ２を流れ
て、リトレース電圧Ｖ2 を生成する。その結果、リトレ
ース期間の全体にわたってトランジスタＱ２が非導通と
なる第２の仮定例においては、電圧Ｖ2 は最大振幅とな
る。従って、電圧Ｖ4 の振幅は極小値となり、また、偏
向電流ｉ2 も、第２の仮定例では極小となる。
の両端間に発生するリトレース電圧Ｖ1 の振幅は調整さ
れるＢ＋電圧によって安定化される。従って、電圧Ｖ1
は左右変調によって実質的な影響を受けないという利点
がある。巻線ＬH の両端間及びキャパシタＣ１の両端間
に発生するリトレース電圧Ｖ4 は偏向電流ｉ2 の振幅を
決定する。リトレース電圧Ｖ4 はリトレース電圧Ｖ1 か
らリトレース電圧Ｖ2を差引いたものに等しい。トラン
ジスタＱ２が非導通であるリトレースの後半ではトラン
ジスタＱ２の電流ｉ3 は０なので、リトレース電流ｉ1
の実質的に全てが電流ｉ4 としてキャパシタＣ２を流れ
て、リトレース電圧Ｖ2 を生成する。その結果、リトレ
ース期間の全体にわたってトランジスタＱ２が非導通と
なる第２の仮定例においては、電圧Ｖ2 は最大振幅とな
る。従って、電圧Ｖ4 の振幅は極小値となり、また、偏
向電流ｉ2 も、第２の仮定例では極小となる。
【００１７】偏向電流の変調はリトレース期間の前半に
おいてトランジスタＱ２のターンオフの時点をマウステ
ィース歪みが減少するように変調することによって行う
ことができる。キャパシタＣ１の値を例えば、Ｃ２の値
のほぼ２倍に選び、巻線Ｗ1のインダクタンスの値を巻
線ＬH の値のほぼ２倍に選ぶことにより、リトレース周
波数は、トランジスタＱ２が導通しているリトレースの
前半と、トランジスタＱ２が非導通のリトレースの後半
の両方において同一になる。従って、巻線Ｗ1における
電圧Ｖ1 の偏向電流ｉ2 に対する位相はトランジスタＱ
２の導通状態によって影響を受けることはない。リトレ
ース期間と、電圧Ｖ1 により変成器Ｔ１の巻線Ｗ4 中に
生成されるリトレース電圧Ｖr とは、リトレース中、ト
ランジスタＱ２のコンダクタンスの状態によって実質的
な影響を受けないので、上記のターンオフ時間の変調は
許容できる。
おいてトランジスタＱ２のターンオフの時点をマウステ
ィース歪みが減少するように変調することによって行う
ことができる。キャパシタＣ１の値を例えば、Ｃ２の値
のほぼ２倍に選び、巻線Ｗ1のインダクタンスの値を巻
線ＬH の値のほぼ２倍に選ぶことにより、リトレース周
波数は、トランジスタＱ２が導通しているリトレースの
前半と、トランジスタＱ２が非導通のリトレースの後半
の両方において同一になる。従って、巻線Ｗ1における
電圧Ｖ1 の偏向電流ｉ2 に対する位相はトランジスタＱ
２の導通状態によって影響を受けることはない。リトレ
ース期間と、電圧Ｖ1 により変成器Ｔ１の巻線Ｗ4 中に
生成されるリトレース電圧Ｖr とは、リトレース中、ト
ランジスタＱ２のコンダクタンスの状態によって実質的
な影響を受けないので、上記のターンオフ時間の変調は
許容できる。
【００１８】図１のａ〜ｈは図２の回路の動作の説明に
供する理想的な波形を示す。図２と図１とで同じ記号お
よび番号は同じ要素及び機能を示す。
供する理想的な波形を示す。図２と図１とで同じ記号お
よび番号は同じ要素及び機能を示す。
【００１９】図２の左右（Ｅ−Ｗ）制御回路３００はト
ランジスタＱ２のベースを駆動するパルス状電圧Ｖ3 を
発生する。電圧Ｖ3 はトランジスタＱ２をトレース期間
の全体を通じて導通状態にする。リトレース中、電圧Ｖ
3 の立下り縁は図１ａの範囲ｔ2 〜ｔ3 で位相変調され
る。従って、図２のスイッチングトランジスタＱ２は図
１ａの時間ｔ2 より前は導通状態であり、時間ｔ2 後の
範囲ｔ2 〜ｔ3 中の位相変調された時点でカットオフ状
態に切換えられる。導通状態のときには、トランジスタ
Ｑ２はリトレース電圧Ｖ2 を０にクランプし、電圧Ｖ2
の発生の時点を変える。
ランジスタＱ２のベースを駆動するパルス状電圧Ｖ3 を
発生する。電圧Ｖ3 はトランジスタＱ２をトレース期間
の全体を通じて導通状態にする。リトレース中、電圧Ｖ
3 の立下り縁は図１ａの範囲ｔ2 〜ｔ3 で位相変調され
る。従って、図２のスイッチングトランジスタＱ２は図
１ａの時間ｔ2 より前は導通状態であり、時間ｔ2 後の
範囲ｔ2 〜ｔ3 中の位相変調された時点でカットオフ状
態に切換えられる。導通状態のときには、トランジスタ
Ｑ２はリトレース電圧Ｖ2 を０にクランプし、電圧Ｖ2
の発生の時点を変える。
【００２０】図２の変成器Ｔ１の巻線Ｗ1 中の電流ｉ1
は巻線ＬH とキャパシタＣ１とを含む共振回路１００に
流入する。共振回路１００からは、電流ｉ1 は、図２の
トランジスタＱ２が非導通の時、分割されて電流ｉ3 と
ｉ4 が形成される。トランジスタＱ２がターンオフする
と、図１ｄに示す減少する電流ｉ4 が、電流ｉ1 とｉ 4
が０となるリトレース期間の中央で生じる図１ｄの時間
ｔ4 まで、図２のキャパシタＣ２を充電する。その結
果、図１ｅの電圧Ｖ2 はリトレースの中央部でそのピー
ク振幅に達する。リトレースの後半では、次第に負方向
に大きくなる図１ｄの負の電流ｉ4 が電圧Ｖ2 が負にな
るまで、図２のキャパシタンスＣ２を放電する。電圧Ｖ
2 が充分に負になると、ダイオードＤQ2が導通を開始
し、電圧Ｖ2をダイオードＤQ2の順方向電圧−０．６Ｖ
にクランプする。
は巻線ＬH とキャパシタＣ１とを含む共振回路１００に
流入する。共振回路１００からは、電流ｉ1 は、図２の
トランジスタＱ２が非導通の時、分割されて電流ｉ3 と
ｉ4 が形成される。トランジスタＱ２がターンオフする
と、図１ｄに示す減少する電流ｉ4 が、電流ｉ1 とｉ 4
が０となるリトレース期間の中央で生じる図１ｄの時間
ｔ4 まで、図２のキャパシタＣ２を充電する。その結
果、図１ｅの電圧Ｖ2 はリトレースの中央部でそのピー
ク振幅に達する。リトレースの後半では、次第に負方向
に大きくなる図１ｄの負の電流ｉ4 が電圧Ｖ2 が負にな
るまで、図２のキャパシタンスＣ２を放電する。電圧Ｖ
2 が充分に負になると、ダイオードＤQ2が導通を開始
し、電圧Ｖ2をダイオードＤQ2の順方向電圧−０．６Ｖ
にクランプする。
【００２１】外側ピンクッション歪みの補正を行うに
は、偏向電流ｉ2 の振幅は走査線が頂部または底部にあ
る時よりも中央部にある時の方が大きくなければならな
い。ラスタの頂部では、トランジスタＱ２は図１ａの時
間ｔ2 でターンオフされ、これが時間的に最も早い。図
１ｅの電圧Ｖ2 は時間ｔ2 の後から増大し始める。リト
レースの中間より後では、電圧Ｖ2 は間ｔ6 で０になる
まで減少する。ラスタの頂部では、トランジスタＱ２は
時間ｔ2 でターンオフされるので、電圧Ｖ2 のピーク振
幅は最大となり、従って、図１ｆの電圧Ｖ4 のピーク振
幅は最小となる。ラスタの頂部から中央部に向けて、図
１ａの電圧Ｖ3 の立下り縁によって決まるトランジスタ
Ｑ２のターンオフ時間は期間ｔ2 〜ｔ3 の中で次第に遅
くなる。その結果、図２の電圧Ｖ2 のピーク振幅が低下
し、電圧Ｖ4 のピーク振幅が増大し、偏向電流ｉ2 のピ
ーク振幅が増大する。ラスタの中央部では、電圧Ｖ2 は
図１ｅの時間ｔ3 で増大し始め、各水平期間の時間ｔ5
で０になる、ラスタの中央から底部に向かって、図２の
トランジスタＱ２のターンオフ時間は図１ａの時間ｔ 3
からｔ2 へ次第に進んで行き、その結果、図２の電圧Ｖ
2 が増加し、電圧Ｖ4は減少し、偏向電流ｉ2 は減少す
る。従って、偏向電流ｉ2 はリトレース電圧Ｖ 4 に比例
し、また、トランジスタＱ２のターンオフ時間に従って
変調されるリトレース電圧Ｖ2 に反比例する。
は、偏向電流ｉ2 の振幅は走査線が頂部または底部にあ
る時よりも中央部にある時の方が大きくなければならな
い。ラスタの頂部では、トランジスタＱ２は図１ａの時
間ｔ2 でターンオフされ、これが時間的に最も早い。図
１ｅの電圧Ｖ2 は時間ｔ2 の後から増大し始める。リト
レースの中間より後では、電圧Ｖ2 は間ｔ6 で０になる
まで減少する。ラスタの頂部では、トランジスタＱ２は
時間ｔ2 でターンオフされるので、電圧Ｖ2 のピーク振
幅は最大となり、従って、図１ｆの電圧Ｖ4 のピーク振
幅は最小となる。ラスタの頂部から中央部に向けて、図
１ａの電圧Ｖ3 の立下り縁によって決まるトランジスタ
Ｑ２のターンオフ時間は期間ｔ2 〜ｔ3 の中で次第に遅
くなる。その結果、図２の電圧Ｖ2 のピーク振幅が低下
し、電圧Ｖ4 のピーク振幅が増大し、偏向電流ｉ2 のピ
ーク振幅が増大する。ラスタの中央部では、電圧Ｖ2 は
図１ｅの時間ｔ3 で増大し始め、各水平期間の時間ｔ5
で０になる、ラスタの中央から底部に向かって、図２の
トランジスタＱ２のターンオフ時間は図１ａの時間ｔ 3
からｔ2 へ次第に進んで行き、その結果、図２の電圧Ｖ
2 が増加し、電圧Ｖ4は減少し、偏向電流ｉ2 は減少す
る。従って、偏向電流ｉ2 はリトレース電圧Ｖ 4 に比例
し、また、トランジスタＱ２のターンオフ時間に従って
変調されるリトレース電圧Ｖ2 に反比例する。
【００２２】図１ａの電圧Ｖ3 の立下り縁は、図１ｅ、
ｆ及びｈの波形と共に示されている垂直周波数の包絡線
を得るために、垂直周波数でパラボラ状に位相変調され
ている。図２のトランジスタＱ２のターンオフ時間の変
化も、図１ｅの電圧Ｖ2 がリトレースの終了近くで０に
なる時間を変調する。
ｆ及びｈの波形と共に示されている垂直周波数の包絡線
を得るために、垂直周波数でパラボラ状に位相変調され
ている。図２のトランジスタＱ２のターンオフ時間の変
化も、図１ｅの電圧Ｖ2 がリトレースの終了近くで０に
なる時間を変調する。
【００２３】水平リトレース中の電圧Ｖ2 のリトレース
パルス波形の中心は、垂直走査中、水平リトレース時間
ｔ4 の中心に対して同じになるように維持される。従っ
て、図２の電圧Ｖ4 とＶ2 は電圧Ｖ1 に対して同相に維
持される。その結果、信号Ｈ r は偏向電流ｉ2 と同相に
維持される。
パルス波形の中心は、垂直走査中、水平リトレース時間
ｔ4 の中心に対して同じになるように維持される。従っ
て、図２の電圧Ｖ4 とＶ2 は電圧Ｖ1 に対して同相に維
持される。その結果、信号Ｈ r は偏向電流ｉ2 と同相に
維持される。
【００２４】巻線Ｗ2 の両端間に生じた信号Ｈr は偏向
電流ｉ2 の位相についての位相情報を与える。信号Ｈr
は段１０１の水平発振器をビデオ信号の同期パルスＨS
に同期させるために段１０１に供給される。キャパシタ
Ｃ２が巻線Ｗ1 を巻線ＬH に結合して複合共振回路を形
成するので、信号Ｈr の位相情報は偏向電流ｉ2 の位相
情報と実質的に同じである。トランジスタＱ２の動作の
切換えによって、インダクタンス性素子をトランジスタ
Ｑ２と直列に結合する必要がなくなるという利点が得ら
れる。さらに、このトランジスタＱ２の動作がスイッチ
されるということによりトランジスタＱ２における電力
消費が小さくなる。従って、トランジスタＱ２にヒート
シンクを設ける必要がなくなる。従来のダイオード変調
器のような他の左右ピンクッション歪み補正回路より優
れた点は、偏向電流ｉ2 がトレースの後半にはダンパー
ダイオードを流れず、偏向損失が低くなり、また、非対
称な直線性誤差も小さくなることである。
電流ｉ2 の位相についての位相情報を与える。信号Ｈr
は段１０１の水平発振器をビデオ信号の同期パルスＨS
に同期させるために段１０１に供給される。キャパシタ
Ｃ２が巻線Ｗ1 を巻線ＬH に結合して複合共振回路を形
成するので、信号Ｈr の位相情報は偏向電流ｉ2 の位相
情報と実質的に同じである。トランジスタＱ２の動作の
切換えによって、インダクタンス性素子をトランジスタ
Ｑ２と直列に結合する必要がなくなるという利点が得ら
れる。さらに、このトランジスタＱ２の動作がスイッチ
されるということによりトランジスタＱ２における電力
消費が小さくなる。従って、トランジスタＱ２にヒート
シンクを設ける必要がなくなる。従来のダイオード変調
器のような他の左右ピンクッション歪み補正回路より優
れた点は、偏向電流ｉ2 がトレースの後半にはダンパー
ダイオードを流れず、偏向損失が低くなり、また、非対
称な直線性誤差も小さくなることである。
【００２５】前に述べたように、リトレース中、偏向共
振回路１００は、トランジスタＱ２が非導通になった
後、高インピーダンスを持つキャパシタＣ２によってフ
ライバック変調器Ｔ１に結合される。トランジスタＱ２
が非導通となると、アルタ電圧整流ダイオード（図示せ
ず）が導通する。キャパシタＣ２の高インピーダンス
は、リトレース中の共振回路１００のリトレース周波数
より実質的に低く、マウスティース歪みに関係した周波
数において、巻線Ｗ1 とＬH を実質的に分離する。これ
によって、マウスティース歪みとして知られるラスタ歪
みが防止される。このマウスティース歪みがどのように
して防止されるかについては、１９８８年３月１０日付
けの英国特許出願第8805758 号（特開平１−２６８３５
５号対応）に詳細が説明されている。
振回路１００は、トランジスタＱ２が非導通になった
後、高インピーダンスを持つキャパシタＣ２によってフ
ライバック変調器Ｔ１に結合される。トランジスタＱ２
が非導通となると、アルタ電圧整流ダイオード（図示せ
ず）が導通する。キャパシタＣ２の高インピーダンス
は、リトレース中の共振回路１００のリトレース周波数
より実質的に低く、マウスティース歪みに関係した周波
数において、巻線Ｗ1 とＬH を実質的に分離する。これ
によって、マウスティース歪みとして知られるラスタ歪
みが防止される。このマウスティース歪みがどのように
して防止されるかについては、１９８８年３月１０日付
けの英国特許出願第8805758 号（特開平１−２６８３５
５号対応）に詳細が説明されている。
【００２６】キャパシタＣ１とＣ２の相互接続点５０
は、トレース期間の全体にわたってトランジスタＱ２に
よりアース電位にクランプされている。従って、「オル
ガンパイプ(Organ Pipe)」と称されるラスタ妨害は現れ
ない。オルガンパイプ形ラスタ妨害は、上述のようなク
ランプを行わない場合に、発振性の電流が流れる。即
ち、フライバック変成器の１次電流にリンギングが生じ
るために発生する。このようなリンギングは、トランジ
スタＱ１がトレース期間の全体を通じてトランジスタＱ
２によってアースにクランプされるので抑圧される。
は、トレース期間の全体にわたってトランジスタＱ２に
よりアース電位にクランプされている。従って、「オル
ガンパイプ(Organ Pipe)」と称されるラスタ妨害は現れ
ない。オルガンパイプ形ラスタ妨害は、上述のようなク
ランプを行わない場合に、発振性の電流が流れる。即
ち、フライバック変成器の１次電流にリンギングが生じ
るために発生する。このようなリンギングは、トランジ
スタＱ１がトレース期間の全体を通じてトランジスタＱ
２によってアースにクランプされるので抑圧される。
【００２７】ダンパダイオードＤQ1とＤQ2はそれぞれに
対応するトランジスタと集積回路技術によって形成する
と、個別部品の数をさらに少なくできるという利点が得
られる。
対応するトランジスタと集積回路技術によって形成する
と、個別部品の数をさらに少なくできるという利点が得
られる。
【００２８】図２の左右制御回路３００は、トランジス
タＱ３とＱ４によって形成される差動増幅器と、スイッ
チングトランジスタＱ２を駆動するダーリントン・ドラ
イバ・トランジスタＱ５とを含んでいる。トランジスタ
Ｑ３とＱ４を含む差動増幅器は、垂直パラボラ電圧Ｖ6
と図２に示す波形を持つ電圧Ｖ5 の指数関数的に整形さ
れたランプ部分Ｖ5aとを比較する。比較される電圧の交
差点が図１ａの制御電圧Ｖ3 のタイミングを決める。
タＱ３とＱ４によって形成される差動増幅器と、スイッ
チングトランジスタＱ２を駆動するダーリントン・ドラ
イバ・トランジスタＱ５とを含んでいる。トランジスタ
Ｑ３とＱ４を含む差動増幅器は、垂直パラボラ電圧Ｖ6
と図２に示す波形を持つ電圧Ｖ5 の指数関数的に整形さ
れたランプ部分Ｖ5aとを比較する。比較される電圧の交
差点が図１ａの制御電圧Ｖ3 のタイミングを決める。
【００２９】図２の電圧Ｖ5 を発生するために、変成器
Ｔ１の巻線Ｗ3 に生じる図２の水平リトレースパルスＨ
W3が抵抗Ｒ４を通してツェナダイオードＤ３に供給され
る。キャパシタＣ4 、抵抗Ｒ５及びダイオードＤ２を含
むスピードアップ回路が、急速な立上り時間の前縁を有
するゲートパルスＶD3をダイオードＤ３の両端間に生じ
させる。パルスの前縁の立上りを速くすれば、それに応
じて左右制御回路３００のダイナミックレンジも大きく
なる。ダイオードＤ３の両端間のパルスＶD3は抵抗Ｒ６
とＲ７とを介してキャパシタＣ５及び抵抗Ｒ９とに加え
られ、電圧Ｖ5の指数関数形ランプ部分Ｖ5aが生成され
る。指数関数的に増加する頂部Ｖ5aを有するパルス電圧
Ｖ5 はトランジスタＱ４のベースに供給される。鋸歯状
波電圧が重畳された図２の垂直周波数パラボラ電圧Ｖp
が、通常の垂直偏向回路３５０の直流阻止キャパシタＣ
C から、キャパシタＣ８、抵抗Ｒ20及びＲ19を介してト
ランジスタＱ3 のベースに供給される。抵抗Ｒ１４、Ｒ
１５及びＲ１６はトランジスタＱ３のベースに直流バイ
アスを与える。抵抗Ｒ１３を通してトランジスタＱ３の
ベースと積分キャパシタＣ６とに結合される電圧Ｖ2 が
負帰還を与えて、電圧Ｖ2 の垂直周波数の包絡線が、キ
ャパシタＣC に発生するパラボラ電圧Ｖp に追随するよ
うにする。
Ｔ１の巻線Ｗ3 に生じる図２の水平リトレースパルスＨ
W3が抵抗Ｒ４を通してツェナダイオードＤ３に供給され
る。キャパシタＣ4 、抵抗Ｒ５及びダイオードＤ２を含
むスピードアップ回路が、急速な立上り時間の前縁を有
するゲートパルスＶD3をダイオードＤ３の両端間に生じ
させる。パルスの前縁の立上りを速くすれば、それに応
じて左右制御回路３００のダイナミックレンジも大きく
なる。ダイオードＤ３の両端間のパルスＶD3は抵抗Ｒ６
とＲ７とを介してキャパシタＣ５及び抵抗Ｒ９とに加え
られ、電圧Ｖ5の指数関数形ランプ部分Ｖ5aが生成され
る。指数関数的に増加する頂部Ｖ5aを有するパルス電圧
Ｖ5 はトランジスタＱ４のベースに供給される。鋸歯状
波電圧が重畳された図２の垂直周波数パラボラ電圧Ｖp
が、通常の垂直偏向回路３５０の直流阻止キャパシタＣ
C から、キャパシタＣ８、抵抗Ｒ20及びＲ19を介してト
ランジスタＱ3 のベースに供給される。抵抗Ｒ１４、Ｒ
１５及びＲ１６はトランジスタＱ３のベースに直流バイ
アスを与える。抵抗Ｒ１３を通してトランジスタＱ３の
ベースと積分キャパシタＣ６とに結合される電圧Ｖ2 が
負帰還を与えて、電圧Ｖ2 の垂直周波数の包絡線が、キ
ャパシタＣC に発生するパラボラ電圧Ｖp に追随するよ
うにする。
【００３０】サンプリング抵抗Ｒs の両端間に生じる垂
直鋸歯状電圧ＶRSは抵抗Ｒ１０とＲ９とを通してキャパ
シタＣ５に結合されて電圧Ｖ7 を生じさせる。電圧Ｖ7
は電圧ＶRSによって決まるピーク振幅の指数関数的上向
きランプ(upramp)部分を持つ。この電圧Ｖ7 は制御回路
３００のトランジスタＱ４のベースに供給される。同じ
ようにして、電圧ＶRSもキャパシタＣC を通してトラン
ジスタＱ３のベースに供給される。電圧ＶRSが差動形式
で供給されるので、ＶRSがトランジスタＱ３とＱ４のス
イッチング動作に実質的な影響を与えることが防止され
る。トランジスタＱ３のベースに生じる垂直パラボラ電
圧Ｖ6 は水平ランプ電圧Ｖ5 と比較される。電圧Ｖ5 と
Ｖ6 の交差点が前述したように、電圧Ｖ3 の前縁と後縁
のタイミングを決める。
直鋸歯状電圧ＶRSは抵抗Ｒ１０とＲ９とを通してキャパ
シタＣ５に結合されて電圧Ｖ7 を生じさせる。電圧Ｖ7
は電圧ＶRSによって決まるピーク振幅の指数関数的上向
きランプ(upramp)部分を持つ。この電圧Ｖ7 は制御回路
３００のトランジスタＱ４のベースに供給される。同じ
ようにして、電圧ＶRSもキャパシタＣC を通してトラン
ジスタＱ３のベースに供給される。電圧ＶRSが差動形式
で供給されるので、ＶRSがトランジスタＱ３とＱ４のス
イッチング動作に実質的な影響を与えることが防止され
る。トランジスタＱ３のベースに生じる垂直パラボラ電
圧Ｖ6 は水平ランプ電圧Ｖ5 と比較される。電圧Ｖ5 と
Ｖ6 の交差点が前述したように、電圧Ｖ3 の前縁と後縁
のタイミングを決める。
【００３１】電圧Ｖ5 の指数関数形ランプ部分Ｖ5aは、
リトレース中、図１ｂの電流ｉ1 のレベルの減少を補償
することにより、左右変調器回路２００に直線性を与え
る。この直線化は、図１ａの時間ｔ2 の近くにおける電
圧Ｖ3 の少量の変調によって、時間ｔ3 の近くにおける
電圧Ｖ3 の同量の変調によってもたらされる場合よりも
大きな振幅変調が図１ｅのＶ2 に与えられることによっ
て行われる。これは、図１ｂとｄの電流ｉ1 とｉ4 の各
々の振幅が時間ｔ3 よりも時間ｔ2 において高いこと、
及び、電圧Ｖ2 が∫ｉ4 ・dtの値に比例するためであ
る。指数関数的形状のランプ電圧Ｖ5 は図１ｇの時間ｔ
3 よりも時間ｔ2 でより急峻である。従って、トランジ
スタＱ３のベースにおけるある電圧変動に対しては、電
圧Ｖ3 の変調は時間ｔ3 の近傍におけるよりも時間ｔ2
の近傍における方が小さくなる。このように、電圧Ｖ5
の指数関数的な形状を持つランプ部分Ｖ5aは左右ラスタ
歪み補正回路２００の動作を直線化する。抵抗１５は電
圧Ｖ5 の直流平均値を上げる。ビーム電流の関数として
の画面の幅の変動の補正（これは、アンチブリージング
(anti-breathing)とも言われる）はトランジスタＱ３の
ベースを介して与えることができる。
リトレース中、図１ｂの電流ｉ1 のレベルの減少を補償
することにより、左右変調器回路２００に直線性を与え
る。この直線化は、図１ａの時間ｔ2 の近くにおける電
圧Ｖ3 の少量の変調によって、時間ｔ3 の近くにおける
電圧Ｖ3 の同量の変調によってもたらされる場合よりも
大きな振幅変調が図１ｅのＶ2 に与えられることによっ
て行われる。これは、図１ｂとｄの電流ｉ1 とｉ4 の各
々の振幅が時間ｔ3 よりも時間ｔ2 において高いこと、
及び、電圧Ｖ2 が∫ｉ4 ・dtの値に比例するためであ
る。指数関数的形状のランプ電圧Ｖ5 は図１ｇの時間ｔ
3 よりも時間ｔ2 でより急峻である。従って、トランジ
スタＱ３のベースにおけるある電圧変動に対しては、電
圧Ｖ3 の変調は時間ｔ3 の近傍におけるよりも時間ｔ2
の近傍における方が小さくなる。このように、電圧Ｖ5
の指数関数的な形状を持つランプ部分Ｖ5aは左右ラスタ
歪み補正回路２００の動作を直線化する。抵抗１５は電
圧Ｖ5 の直流平均値を上げる。ビーム電流の関数として
の画面の幅の変動の補正（これは、アンチブリージング
(anti-breathing)とも言われる）はトランジスタＱ３の
ベースを介して与えることができる。
【００３２】負荷抵抗Ｒ１２とトランジスタＱ３のコレ
クタとの相互接続点に結合されたベースを持つトランジ
スタＱ５はコレクタに結合されている負荷抵抗Ｒ１７か
らトランジスタＱ２にベースドライブを与える。トラン
ジスタＱ５のコレクタは、トランジスタＱ２のターンオ
フを速くするために、電圧Ｖ3 の立下り部分の遷移を速
くするように、キャパシタＣ７と抵抗Ｒ１８の並列回路
を介してトランジスタＱ２のベースに結合されている。
トランジスタＱ２を急速にターンオフすると、図１ｃの
時間ｔ1 の直後に電流ｉ3 を中断させることができ、ｔ
1 とｔ4 の間の全変調範囲を利用することができるよう
になる。例示すれば、図２のトランジスタＱ２のターン
オフの遅れは１μ秒以下である。Ｑ２の代わりにMOSFET
を用いると、このターンオフの遅れを更に短くすること
ができる。このような速いターンオフは、例えば、２×
ｆH というような高い周波数の偏向電流を必要とする場
合に望ましい。
クタとの相互接続点に結合されたベースを持つトランジ
スタＱ５はコレクタに結合されている負荷抵抗Ｒ１７か
らトランジスタＱ２にベースドライブを与える。トラン
ジスタＱ５のコレクタは、トランジスタＱ２のターンオ
フを速くするために、電圧Ｖ3 の立下り部分の遷移を速
くするように、キャパシタＣ７と抵抗Ｒ１８の並列回路
を介してトランジスタＱ２のベースに結合されている。
トランジスタＱ２を急速にターンオフすると、図１ｃの
時間ｔ1 の直後に電流ｉ3 を中断させることができ、ｔ
1 とｔ4 の間の全変調範囲を利用することができるよう
になる。例示すれば、図２のトランジスタＱ２のターン
オフの遅れは１μ秒以下である。Ｑ２の代わりにMOSFET
を用いると、このターンオフの遅れを更に短くすること
ができる。このような速いターンオフは、例えば、２×
ｆH というような高い周波数の偏向電流を必要とする場
合に望ましい。
【００３３】この発明の１つの特徴を実施した保護ダイ
オードＤ１がトランジスタＱ２のコレクタと変成器Ｔ１
の１次巻線Ｗ1 の端子Ｗ1aとの間に結合されている。ダ
イオードＤ１は、電源が最初にターンオンされた時に生
じるような過大ピーク電圧からトランジスタＱ２を保護
する。トランジスタＱ２は電圧Ｖ2 を最大３５０Ｖに制
限するこのダイオードＤ１によって保護される。好まし
くは、変成器Ｔ２は１次巻線と２次巻線との間に４００
Ｖの絶縁性能を持つ。
オードＤ１がトランジスタＱ２のコレクタと変成器Ｔ１
の１次巻線Ｗ1 の端子Ｗ1aとの間に結合されている。ダ
イオードＤ１は、電源が最初にターンオンされた時に生
じるような過大ピーク電圧からトランジスタＱ２を保護
する。トランジスタＱ２は電圧Ｖ2 を最大３５０Ｖに制
限するこのダイオードＤ１によって保護される。好まし
くは、変成器Ｔ２は１次巻線と２次巻線との間に４００
Ｖの絶縁性能を持つ。
【００３４】遠隔制御受信機２０１はオン／オフ制御信
号２０１ａを発生し、この信号は＋１２Ｖ調整器のオン
／オフ・トランジスタＱ７に供給される。トランジスタ
Ｑ７が非導通の時は、出力供給電圧＋１２Ｖが生成され
て、位相制御段１０１が通常動作時（power-up時）には
付勢されるようにする。待機モードへの遷移時に、トラ
ンジスタＱ６のベースへベースドライブを供給する位相
制御段１０１はトランジスタＱ６をターンオフさせる。
号２０１ａを発生し、この信号は＋１２Ｖ調整器のオン
／オフ・トランジスタＱ７に供給される。トランジスタ
Ｑ７が非導通の時は、出力供給電圧＋１２Ｖが生成され
て、位相制御段１０１が通常動作時（power-up時）には
付勢されるようにする。待機モードへの遷移時に、トラ
ンジスタＱ６のベースへベースドライブを供給する位相
制御段１０１はトランジスタＱ６をターンオフさせる。
【００３５】例えば、通常動作から待機モード動作への
遷移の後、図２の変成器Ｔ２の１次巻線Ｔ2aにはエネル
ギが依然として蓄積されている可能性がある。このエネ
ルギは、変成器Ｔ２の２次巻線Ｔ2aの両端間の電圧１０
１ａの大きさが０に減少するまで偏向トランジスタＱ１
にベース電流ｉb を生成し続ける。その結果、最後の偏
向サイクルはその持続時間が長くしかも限界のはっきり
しない時間となる。この持続時間はトランジスタＱ１が
導通を停止するまで続く。その結果、電流ｉ1、ｉ2 及
びｉ3 が過度に増加してトランジスタＱ１とＱ２を破壊
する可能性がある。
遷移の後、図２の変成器Ｔ２の１次巻線Ｔ2aにはエネル
ギが依然として蓄積されている可能性がある。このエネ
ルギは、変成器Ｔ２の２次巻線Ｔ2aの両端間の電圧１０
１ａの大きさが０に減少するまで偏向トランジスタＱ１
にベース電流ｉb を生成し続ける。その結果、最後の偏
向サイクルはその持続時間が長くしかも限界のはっきり
しない時間となる。この持続時間はトランジスタＱ１が
導通を停止するまで続く。その結果、電流ｉ1、ｉ2 及
びｉ3 が過度に増加してトランジスタＱ１とＱ２を破壊
する可能性がある。
【００３６】この発明の別の特徴によれば、上記のよう
な可能性を防止するために、オン／オフ制御信号２０１
ａは抵抗Ｒ８１と導体５５５とを通して、トランジスタ
Ｑ２へベースドライブを与えるトランジスタＱ５のベー
ス電極に供給され、それによって、トランジスタＱ２は
通常動作時から待機モードへの遷移の直後にターンオフ
とされる。トランジスタＱ１とＱ２は直列に結合されて
いるので、トランジスタＱ２をターンオフすると、両方
のトランジスタ中の電流が流れなくなる。このようにし
て、トランジスタＱ１とＱ２の保護が行われる。しか
し、このような急速遮断構成を用いた場合には、陰極線
管（図示せず）がビームスポットの関係した損傷を受け
ないようにするための急速スポット抑圧回路が必要とな
る場合もある。
な可能性を防止するために、オン／オフ制御信号２０１
ａは抵抗Ｒ８１と導体５５５とを通して、トランジスタ
Ｑ２へベースドライブを与えるトランジスタＱ５のベー
ス電極に供給され、それによって、トランジスタＱ２は
通常動作時から待機モードへの遷移の直後にターンオフ
とされる。トランジスタＱ１とＱ２は直列に結合されて
いるので、トランジスタＱ２をターンオフすると、両方
のトランジスタ中の電流が流れなくなる。このようにし
て、トランジスタＱ１とＱ２の保護が行われる。しか
し、このような急速遮断構成を用いた場合には、陰極線
管（図示せず）がビームスポットの関係した損傷を受け
ないようにするための急速スポット抑圧回路が必要とな
る場合もある。
【００３７】この発明の更に別の特徴を実施した保護構
成は、上述した急速スポット抑制回路を必要としない。
この保護回路構成は図２に示されている。このこのまし
い構成においては、ダイオードＤ１０と抵抗Ｒ９１の直
列接続を含む帰還構成が、点線で示したように、トラン
ジスタＱ２のエミッタと、導体５５５を介してトランジ
スタＱ５のベースとの間に接続されている。このような
帰還構成を用いるとトランジスタＱ２のエミッタが電流
サンプリング抵抗Ｒ１０１を介してアースされ、電流ｉ
3 が抵抗Ｒ１０１の両端間でサンプルされることにな
る。このようにして、抵抗Ｒ１０１の両端間に現れる電
圧ＶocはトランジスタＱ５のベース電圧を制御する。抵
抗Ｒ１０１の両端間の電圧Ｖocが＋１．８Ｖを超える
と、トランジスタＱ５がＶocによってターンオンされ、
トランジスタＱ２のベースドライブを低減させる。この
ようにして、電流ｉ3 は、例えば、抵抗Ｒ１０１が１Ω
の時は１．８Ａのピークに制限される。
成は、上述した急速スポット抑制回路を必要としない。
この保護回路構成は図２に示されている。このこのまし
い構成においては、ダイオードＤ１０と抵抗Ｒ９１の直
列接続を含む帰還構成が、点線で示したように、トラン
ジスタＱ２のエミッタと、導体５５５を介してトランジ
スタＱ５のベースとの間に接続されている。このような
帰還構成を用いるとトランジスタＱ２のエミッタが電流
サンプリング抵抗Ｒ１０１を介してアースされ、電流ｉ
3 が抵抗Ｒ１０１の両端間でサンプルされることにな
る。このようにして、抵抗Ｒ１０１の両端間に現れる電
圧ＶocはトランジスタＱ５のベース電圧を制御する。抵
抗Ｒ１０１の両端間の電圧Ｖocが＋１．８Ｖを超える
と、トランジスタＱ５がＶocによってターンオンされ、
トランジスタＱ２のベースドライブを低減させる。この
ようにして、電流ｉ3 は、例えば、抵抗Ｒ１０１が１Ω
の時は１．８Ａのピークに制限される。
【００３８】ダイオードＤ１０と抵抗Ｒ９１によって与
えられる帰還が、動作中、特に通常動作から待機モード
への遷移中、直列に結合されるトランジスタＱ１とＱ２
とを保護する。このような帰還構成は、前述した信号２
０１ａがトランジスタＱ５のベースに結合される構成と
共に、あるいは、それに代えて用いてもよい。例えば、
これら２つの構成を共に用いると電流ｉ3 は実質的に、
例えば０に減じられて、所望の過電流保護を与え、ある
いは、オン／オフ動作を生じさせる。
えられる帰還が、動作中、特に通常動作から待機モード
への遷移中、直列に結合されるトランジスタＱ１とＱ２
とを保護する。このような帰還構成は、前述した信号２
０１ａがトランジスタＱ５のベースに結合される構成と
共に、あるいは、それに代えて用いてもよい。例えば、
これら２つの構成を共に用いると電流ｉ3 は実質的に、
例えば０に減じられて、所望の過電流保護を与え、ある
いは、オン／オフ動作を生じさせる。
【００３９】図３のａは、導体５５５が切離されて保護
回路の動作が生じないようにされた場合に、通常動作の
パワーアップ・モードと待機モードとの間の遷移の直後
における図２の電流ｉ3 の波形の包絡線を示す。同様
に、図３のｂは、導体５５５が接続されて保護回路が動
作できるようにした場合の図２の電流ｉ3 の波形の包絡
線を表す。図３のｂの電流ｉ3 は最高１．８Ａに制限さ
れている。同様に、図３のｃは保護回路が非作動状態の
時の電流ｉ2 の包絡線を示し、図３のｄは保護回路が動
作可能とされた場合の図２のトランジスタＱ１のコレク
タ電流の包絡線を示す。
回路の動作が生じないようにされた場合に、通常動作の
パワーアップ・モードと待機モードとの間の遷移の直後
における図２の電流ｉ3 の波形の包絡線を示す。同様
に、図３のｂは、導体５５５が接続されて保護回路が動
作できるようにした場合の図２の電流ｉ3 の波形の包絡
線を表す。図３のｂの電流ｉ3 は最高１．８Ａに制限さ
れている。同様に、図３のｃは保護回路が非作動状態の
時の電流ｉ2 の包絡線を示し、図３のｄは保護回路が動
作可能とされた場合の図２のトランジスタＱ１のコレク
タ電流の包絡線を示す。
【図１】図１のａ〜ｈは、図２の回路の説明に供する理
想的波形を示す図である。
想的波形を示す図である。
【図２】図２は、外側ピンクッション補正構成を含む、
この発明の一態様を具備した偏向回路を示す図である。
この発明の一態様を具備した偏向回路を示す図である。
【図３】図３のａ〜ｄは、図２の回路の電流保護を説明
するための波形を示す図である。
するための波形を示す図である。
１００ 偏向共振回路 １０１ 入力第１信号の信号源 ２００ 側方ピンクッション補正回路 ２０１ 制御信号（オン／オフ信号）を発生する手段
（遠隔制御受信機） ３００ 変調第２信号の信号源 ＬH 偏向巻線 Ｃ1 リトレースキャパシタタンス Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｂ＋ 入力供給電圧源 Ｗ１ 第１のインダクタンス Ｄ１ 第１と第２のトランジスタに結合されたスイッチ
ング手段
（遠隔制御受信機） ３００ 変調第２信号の信号源 ＬH 偏向巻線 Ｃ1 リトレースキャパシタタンス Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｂ＋ 入力供給電圧源 Ｗ１ 第１のインダクタンス Ｄ１ 第１と第２のトランジスタに結合されたスイッチ
ング手段
Claims (1)
- 【請求項１】 リトレースキャパシタンスに結合された
偏向巻線を含む偏向共振回路と、 入力第１信号の信号源と、 インダクタンスと、 偏向周波数の入力信号に応答し、上記偏向共振回路と上
記インダクタンスとに結合されていて、ある所定の偏向
サイクルのトレース期間に上記偏向巻線中に偏向電流を
発生させ、また、上記所定の偏向サイクルのリトレース
期間に上記インダクタンス中に第１のリトレースパルス
電圧を発生させる第１のトランジスタスイッチと、 上記偏向共振回路と上記第１のトランジスタスイッチに
結合されていて、ある所定の偏向サイクルの一部におい
て上記第１のトランジスタスイッチと直列に結合される
ように構成された第２のトランジスタスイッチと、 を具え、 上記第２のトランジスタスイッチの導通を変化させる第
２信号が、上記第２のトランジスタスイッチの入力に結
合され、 さらに、上記第１と第２のトランジスタスイッチの相互
接続点と第１の所定の電圧レベルが発生する端子の間に
結合されていて、上記第２のトランジスタスイッチの主
電流導通端子に生じるリトレースパルス電圧が過大電圧
状態を表す所定の電圧レベルを超えたときに、上記第２
のトランジスタスイッチの上記主電流導通端子を上記第
１の所定の電圧レベルが発生する上記端子に結合するス
イッチング手段を具える、 保護構成を有するテレビジョン偏向装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB888805757A GB8805757D0 (en) | 1988-03-10 | 1988-03-10 | Protection circuit for horizontal deflection circuits |
| GB8805757 | 1988-03-10 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01059496A Division JP3137118B2 (ja) | 1988-03-10 | 1989-03-09 | テレビジョン偏向装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1198376A true JPH1198376A (ja) | 1999-04-09 |
| JP3407295B2 JP3407295B2 (ja) | 2003-05-19 |
Family
ID=10633212
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01059496A Expired - Lifetime JP3137118B2 (ja) | 1988-03-10 | 1989-03-09 | テレビジョン偏向装置 |
| JP20558798A Expired - Lifetime JP3407295B2 (ja) | 1988-03-10 | 1998-07-21 | テレビジョン偏向装置 |
| JP26194599A Expired - Lifetime JP3420976B2 (ja) | 1988-03-10 | 1999-09-16 | テレビジョン偏向装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01059496A Expired - Lifetime JP3137118B2 (ja) | 1988-03-10 | 1989-03-09 | テレビジョン偏向装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26194599A Expired - Lifetime JP3420976B2 (ja) | 1988-03-10 | 1999-09-16 | テレビジョン偏向装置 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0332089B1 (ja) |
| JP (3) | JP3137118B2 (ja) |
| KR (1) | KR0137019B1 (ja) |
| CN (1) | CN1018040B (ja) |
| CA (1) | CA1326538C (ja) |
| DE (1) | DE68926546T2 (ja) |
| FI (1) | FI92270C (ja) |
| GB (1) | GB8805757D0 (ja) |
| HK (1) | HK1004317A1 (ja) |
| SG (1) | SG67314A1 (ja) |
| TR (1) | TR26271A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353187A (en) * | 1989-12-22 | 1994-10-04 | Thomson Consumer Electronics S.A. | Safety circuits for a television receiver |
| US5087863A (en) * | 1991-03-15 | 1992-02-11 | Thomson Consumer Electronics, Inc. | Feedback arrangement in a deflection circuit |
| US11168729B2 (en) * | 2019-03-12 | 2021-11-09 | Earl Allen Size, JR. | Multi-piece anti-vibration locking fastener |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3444424A (en) * | 1964-10-21 | 1969-05-13 | Hitachi Ltd | Horizontal deflection circuit with protective diode |
| IL44774A (en) * | 1974-05-06 | 1977-07-31 | Baron E | Pharmaceutical composition containing acetyl salicyclic acid |
| JPS5419324A (en) * | 1977-07-14 | 1979-02-14 | Sony Corp | Current control circuit |
| FI74570C (fi) * | 1982-01-29 | 1988-02-08 | Rca Corp | Televisionspresentationssystem. |
| JPS6122505A (ja) * | 1984-07-09 | 1986-01-31 | 松下電器産業株式会社 | 誘電体磁器組成物 |
| US4692852A (en) * | 1986-06-25 | 1987-09-08 | Rca Corporation | Switching power supply with raster width stabilization |
-
1988
- 1988-03-10 GB GB888805757A patent/GB8805757D0/en active Pending
-
1989
- 1989-03-02 CA CA000592536A patent/CA1326538C/en not_active Expired - Lifetime
- 1989-03-03 FI FI891025A patent/FI92270C/fi not_active IP Right Cessation
- 1989-03-04 DE DE68926546T patent/DE68926546T2/de not_active Expired - Lifetime
- 1989-03-04 EP EP89103815A patent/EP0332089B1/en not_active Expired - Lifetime
- 1989-03-04 SG SG1996004151A patent/SG67314A1/en unknown
- 1989-03-07 KR KR1019890002755A patent/KR0137019B1/ko not_active IP Right Cessation
- 1989-03-09 TR TR89/0211A patent/TR26271A/xx unknown
- 1989-03-09 CN CN89103099A patent/CN1018040B/zh not_active Expired
- 1989-03-09 JP JP01059496A patent/JP3137118B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-27 HK HK98103514A patent/HK1004317A1/xx not_active IP Right Cessation
- 1998-07-21 JP JP20558798A patent/JP3407295B2/ja not_active Expired - Lifetime
-
1999
- 1999-09-16 JP JP26194599A patent/JP3420976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3407295B2 (ja) | 2003-05-19 |
| EP0332089A3 (en) | 1992-04-01 |
| CA1326538C (en) | 1994-01-25 |
| EP0332089A2 (en) | 1989-09-13 |
| DE68926546D1 (de) | 1996-07-04 |
| JP2000106633A (ja) | 2000-04-11 |
| HK1004317A1 (en) | 1998-11-20 |
| GB8805757D0 (en) | 1988-04-07 |
| FI891025A (fi) | 1989-09-11 |
| TR26271A (tr) | 1994-01-31 |
| CN1018040B (zh) | 1992-08-26 |
| JP3420976B2 (ja) | 2003-06-30 |
| CN1038559A (zh) | 1990-01-03 |
| SG67314A1 (en) | 1999-09-21 |
| JP3137118B2 (ja) | 2001-02-19 |
| FI891025A0 (fi) | 1989-03-03 |
| FI92270C (fi) | 1994-10-10 |
| FI92270B (fi) | 1994-06-30 |
| DE68926546T2 (de) | 1996-11-21 |
| EP0332089B1 (en) | 1996-05-29 |
| JPH01268353A (ja) | 1989-10-26 |
| KR890015564A (ko) | 1989-10-30 |
| KR0137019B1 (ko) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IL48507A (en) | Vertical deflection circuit for cathode ray tubes | |
| JPS6260876B2 (ja) | ||
| US4625154A (en) | Deflection circuit with a switched mode modulator circuit | |
| US4385263A (en) | Television receiver, push-pull inverter, ferroresonant transformer power supply synchronized with horizontal deflection | |
| US4906902A (en) | Raster distortion corrected deflection circuit | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| JP2938451B2 (ja) | 偏向装置 | |
| US4225809A (en) | Side pincushion correction circuit | |
| KR970005218B1 (ko) | 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치 | |
| JP3137118B2 (ja) | テレビジョン偏向装置 | |
| JPS6363284A (ja) | ライン偏向回路 | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| US4544864A (en) | Switched vertical deflection circuit with bidirectional power supply | |
| US4916366A (en) | Power supply protection circuit | |
| US4441058A (en) | Deflection circuit with linearity correction | |
| JP3479089B2 (ja) | テレビジョン偏向装置 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| EP0117129B1 (en) | Switched field deflection circuit | |
| JPS6311835B2 (ja) | ||
| JPH0430226B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |