JPH0591360A

JPH0591360A - 偏向電流発生回路

Info

Publication number: JPH0591360A
Application number: JP27653391A
Authority: JP
Inventors: Hitoshi Suzuki; 仁鈴木; Masami Matsugaseko; 雅己松ケ迫; Toshiyuki Ogura; 敏之小倉
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-09-27
Filing date: 1991-09-27
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】中間ピン歪を補正するとともに、バー後振動
を抑制する。【構成】水平偏向コイル７、コンデンサ２５、コンデ
ンサ８１、コンデンサ２４により第１の共振回路を構成
し、トランス２の２次コイル６１、コイル６３、コンデ
ンサ８１、コンデンサ７４により第２の共振回路を構成
する。コンデンサ８１には両方の共振電流が流れる。コ
ンデンサ６２にはバー後振動を抑制するため、ダンピン
グ回路１２２が接続されている。ＮＰＮトランジスタ２
２とＦＥＴ７３により第１と第２の共振回路をそれぞれ
スイッチングする。トランジスタ２２のスイッチングは
水平偏向周期で、ＦＥＴ７３のスイッチングは水平偏向
周期だけでなく、垂直偏向周期に対応して制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばテレビジョン受
像機、モニタ装置などに用いて好適な偏向電流発生回路
に関する。

【０００２】

【従来の技術】図１２は、テレビジョン受像機における
水平偏向回路とその近傍の回路の従来の構成例を示して
いる。水平偏向回路１には、電源３がフライバックトラ
ンス２の１次コイル２ａを介して接続されている。トラ
ンス２の２次巻線２ｂには、ダイオード４とコンデンサ
５よりなる整流平滑回路が接続されている。水平偏向回
路１が出力する水平偏向電流は、画面６ａを有するＣＲ
Ｔ６の偏向ヨーク７に供給されるようになされている。

【０００３】図１３は、水平偏向回路１の内部の構成を
示している。この例においては、水平偏向回路１は、Ｎ
ＰＮトランジスタ２２と、ダイオード２３と、コンデン
サ２４よりなる並列回路に、偏向ヨーク７とコンデンサ
２５の直列回路が並列に接続された構成となされてい
る。またこの例においては、トランス２に２次コイル２
ｃが設けられ、その出力がダイオード２１により整流さ
れて出力されるようになされている。

【０００４】次に、その動作について説明する。電源３
より出力された直流電圧がトランス２の１次コイル２ａ
を介してＮＰＮトランジスタ２２のコレクタに供給され
ている。このＮＰＮトランジスタ２２は、そのベースに
水平偏向周期に対応する信号が供給されてオンオフされ
る。その結果、ＮＰＮトランジスタ２２のコレクタに
は、図１４（ｂ）に示すようなフライバックパルス（リ
トレースパルス）Ｖｃｐが発生される。

【０００５】コンデンサ２４と２５および偏向ヨーク７
は共振回路を構成しており、ＮＰＮトランジスタ２２の
スイッチング動作に対応して共振動作する。これによ
り、偏向ヨーク７には図１４（ａ）に示すように、トレ
ース区間において直線的に増加し、リトレース区間にお
いて直線的に減少する、所謂鋸歯状波の偏向電流Ｉ₇が
流れる。これにより、ＣＲＴ６の画面６ａ上において電
子ビームが水平方向に走査（偏向）されることになる。

【０００６】また、フライバックパルス電圧Ｖｃｐは、
フライバックトランス２の２次コイル２ｃにより昇圧さ
れ、ダイオード２１により整流されて高電圧Ｈｖが発生
される。この高電圧ＨｖはＣＲＴ６のアノードに供給さ
れる。また、２次コイル２ｂより出力された電圧がダイ
オード４により整流され、コンデンサ５により平滑され
て直流電圧Ｖｃとされる。この電圧Ｖｃは、ＣＲＴ６の
フォーカス電圧、ヒーター電圧などとして用いられる。

【０００７】ところで、図１５（ｂ）に示すように、電
子銃６ｂから画面６ａまでの距離は、画面６ａの中央に
おいて最も短く、画面６ａの上端部あるいは下端部にお
いて最も長くなる。その結果、図１５（ａ）に示すよう
に、いわゆる水平ピン（ＰＩＮ）が発生する。この水平
ピンをそのままにしておくと、表示画像が歪むことにな
る。そこで、通常、水平偏向回路にはこの水平ピンを補
正する回路が付加されている。

【０００８】図１６は、特公昭５７−３９１０２号公報
に開示されている水平偏向回路の原理を示している。即
ち、この例においては、電源３１より出力された直流電
圧がコイル３２を介して、スイッチ３３、コンデンサ２
４および水平偏向コイル７とコンデンサ２５よりなる直
列回路からなる並列回路に供給されている。電源３１と
コイル３２は、図１３における電源３とフライバックト
ランス２の１次巻線２ａに対応している。また、スイッ
チ３３はＮＰＮトランジスタ２２とダイオード２３より
なる並列回路に対応している。

【０００９】この例においては、このスイッチ３３、コ
ンデンサ２４、水平偏向コイル７とコンデンサ２５の直
列回路よりなる並列回路（第１の並列回路）に、スイッ
チ３４、コンデンサ３５、およびコイル３６とコンデン
サ３７よりなる直列回路の並列回路（第２の並列回路）
が接続されている。そして、この第２の並列回路にコイ
ル３８と電源３９よりなる直列回路が並列に接続されて
いる。

【００１０】即ち、この水平偏向回路は、第１の並列回
路に、それと同様に構成された第２の並列回路が接続さ
れた構成となされている。

【００１１】水平ピンを補正するには、図１７（ａ）に
示すように、垂直偏向周期に対応して、水平偏向コイル
７に印加されるリトレースパルス（コンデンサ２４の端
子電圧Ｖ₂₄）を、その略中央部（画面上においても中央
部）におけるレベルがその左右端部（画面上における上
下の端部）のレベルに較べて大きくなるように調整する
必要がある。この電圧Ｖ₂₄とコンデンサ３５の端子電圧
Ｖ₃₅を加算したリトレースパルスのレベルは、電源３１
とリトレースパルスの幅により規定されているので、図
１７（ｃ）に示すように、一定となる。そこで、電圧Ｖ
₃₅の値を、図１７（ｂ）に示すように、垂直偏向周期に
対応してその中央部（画面上の中央部）において値が小
さくなり、左右端部（画面上の上下端部）において大き
くなるように変化させることにより、端子電圧Ｖ₂₄を、
その略中央部（画面上においても中央部）におけるレベ
ルがその左右端部（画面上における上下の端部）のレベ
ルに較べて大きくなるように調整することができる。

【００１２】そこでこの例においては、スイッチ３４を
スイッチ３３と同一のタイミングでスイッチングさせる
ことにより、コンデンサ３５とコイル３８の接続点にリ
トレースパルスを発生させるとともに、電源３９より出
力される電圧を図１７（ｂ）に示すように、垂直偏向周
期に対応してその中央部（画面上の中央部）において値
が小さくなり、左右端部（画面上の上下端部）において
大きくなるように変化させる。その結果、電圧Ｖ₂₄が、
図１７（ａ）に示すように、その略中央部（画面上にお
いても中央部）におけるレベルがその左右端部（画面上
における上下の端部）のレベルに較べて大きくなるよう
に変化し、水平ピンが補正されることになる。

【００１３】この他、水平ピンを補正する方式として、
電源変調方式とＰＣＴ方式が知られている。電源変調方
式は、例えば図１３において、電源３の電圧を垂直偏向
周期で変調するものである。また、ＰＣＴ方式は、図１
３において、水平偏向コイル７に直列にトランスの２次
巻線を接続し、その１次巻線に垂直偏向電流を流すもの
である。

【００１４】しかしながら、これらのいずれの方式も、
電圧Ｖｃｐが垂直偏向周期で変調を受けるので、トラン
ス２より取り出す各種の電圧も垂直偏向周期で変調を受
けることとなり、水平偏向回路と高圧発生回路を別個に
設けた、いわゆるセパレートタイプの回路においては応
用が可能であるが、両者を一体とした、いわゆるコンベ
ンショナルタイプの回路には用いることができない課題
を有している。その点、図１６に示す方式は、コイル３
２をトランスの１次巻線として構成した場合において
も、その２次巻線より取り出す各種の電圧が垂直偏向周
期で変調を受けることがなく、セパレートタイプはもと
より、コンベンショナルタイプの水平偏向回路にも用い
ることができる。

【００１５】

【発明が解決しようとする課題】しかしながら図１６に
示す構成の回路は、水平偏向電流に対して必要なＳ字補
正量が垂直同期で変化するため、図１８に示すように、
所謂中間ピン歪の発生を抑制することができないばかり
でなく、図１９に示すように、水平な線（バー）の直後
の垂直な線が振動するいわゆるバー後振動が発生する課
題があった。

【００１６】本発明はこのような状況に鑑みてなされた
ものであり、中間ピン歪をより少なくし、かつ、バー後
振動を抑制することができるようにするものである。

【００１７】

【課題を解決するための手段】本発明の偏向電流発生回
路は、水平偏向周期に対応してスイッチング動作する第
１のスイッチング素子としてのＮＰＮトランジスタ２２
と、ＮＰＮトランジスタ２２のスイッチング動作に対応
してリトレースパルスを発生するように、その１次巻線
３２がＮＰＮトランジスタ２２に接続されているトラン
ス２と、ＮＰＮトランジスタ２２のスイッチング動作に
対応して共振動作する第１の共振回路としての水平偏向
コイル７、コンデンサ２４，２５と、水平偏向周期と垂
直偏向周期の両方に対応してスイッチング動作する第２
のスイッチング素子としてのＦＥＴ７３と、ＦＥＴ７３
のスイッチング動作に対応して共振動作するように、ト
ランス２の２次コイル６１と第１の共振回路のコンデン
サ２５とに接続された第２の共振回路としてのコンデン
サ６２と、コンデンサ６２に接続されたダンピング回路
１２２とを備えることを特徴とする。

【００１８】

【作用】上記構成の偏向電流発生回路においては、ＦＥ
Ｔ７３が水平偏向周期に対応してスイッチングされると
ともに、このスイッチング動作自体が垂直偏向周期に対
応して制御される。また、第１の共振回路と第２の共振
回路に共通にコンデンサ８１が配置されている。このコ
ンデンサ８１の充電電圧が小さくなるとＳ字補正量が小
さくなる。従って、中間ピン歪を補正することが可能に
なる。また、コンデンサ６２にダンピング回路１２２が
接続されているので、バー後振動を抑制することができ
る。

【００１９】

【実施例】図２は、本発明の偏向電流発生回路の前提と
なる実施例の構成を示す回路図であり、図１２、図１３
および図１６における場合と対応する部分には同一の符
号を付してある。この実施例においては、スイッチ３
３、コンデンサ２４、水平偏向コイル７とコンデンサ２
５の直列回路よりなる並列回路に、スイッチ７３とコン
デンサ７４の並列回路が直列に接続されている。スイッ
チ３３は、制御回路７１により水平偏向周期に対応して
スイッチング制御されるようになされており、スイッチ
７３は制御回路７２により水平偏向周期および垂直偏向
周期に対応してスイッチング制御されるようになされて
いる。

【００２０】次に、図３のタイミングチャートを参照し
てその動作を説明する。スイッチ３３は制御回路７１に
制御され、水平偏向のトレース区間の間オンされ、リト
レース区間の間オフされる（図３（ｂ））。コイル３２
を流れる鋸歯状波の電流Ｉ₃₂（図３（ａ））は、スイッ
チ３３がオンしているときスイッチ３３を流れ、スイッ
チ３３がオフしているときコンデンサ２４を流れる。ス
イッチ７３は制御回路７２に制御され、スイッチ３３が
オフしているリトレース区間内において所定の時間オフ
される（図３（ｅ））。電流Ｉ₃₂はスイッチ３３と７３
がオンしているとき、このスイッチ３３と７３を流れ、
スイッチ３３と７３が共にオフしている場合において
は、コンデンサ２４と７４を流れる。そして、スイッチ
３３がオフし、スイッチ７３がオンしている場合におい
ては、コンデンサ２４とスイッチ７３を流れることにな
る。スイッチ３３がオフしている場合において、水平偏
向コイル７、コンデンサ２５および２４からなる共振回
路に鋸歯状波の電流Ｉ₇が流れる。

【００２１】コンデンサ２４の容量は、コンデンサ７４
の容量より小さい値に設定されている。従って、リトレ
ース期間の長さ（時間）Ｔｒは実質的にコンデンサ２４
と２５の容量、および水平偏向コイル７のインダクタン
スにより定まり、コンデンサ７４を接続したとしても、
接続しない場合とほとんど同一の時間となる。コイル３
２と水平偏向コイル７の接続点と接地電位との間の電圧
Ｖｃｐは次式で求められることが知られている。Ｖｃｐ＝Ｅ（１＋（π／２）（Ｔｔ／Ｔｒ））・・・・・（１）

【００２２】この電圧Ｖｃｐは、コンデンサ２４の端子
電圧Ｖ₂₄とコンデンサ７４の端子電圧Ｖ₇₄との和に等し
い。即ち、次式が成立する。Ｖｃｐ＝Ｖ₂₄＋Ｖ₇₄・・・・・（２）

【００２３】偏向のためのエネルギーは、コンデンサ７
４を接続しない場合、（１／２）Ｃ₂₄Ｖｃｐ² であったものが、図２に示すようにコンデンサ７４を接
続した場合においては、（１／２）Ｃ₂₄Ｖ₂₄ ² となる。Ｖ₂₄はＶｃｐより小さいから、コンデンサ７４
を接続した場合においては、接続しない場合に較べ、偏
向電流Ｉ₇が減少する。そこで、スイッチ７３がオフし
ている期間（オンしている期間）を調整して電圧Ｖ₇₄を
調整すると、結果的に電圧Ｖ₂₄を調整し、さらに偏向電
流Ｉ₇を調整することができる。その結果、ラスタサイ
ズを調整することが可能となる。また、スイッチ７３の
オフする期間を垂直偏向周期で調整することにより、左
右ピンを補正することができる。

【００２４】このことを図３を参照してさらに説明する
と、スイッチ３３がオフであるリトース区間においてコ
ンデンサ２４には電流Ｉ₃₂と電流Ｉ₇の合成電流Ｉ
₂₄（図３（ｃ））が流れる。電流Ｉ₃₂とＩ₇はいずれも
鋸歯状波の電流であるため電流Ｉ₂ ₄は図３（ｃ）に示す
ようになる。例えば、スイッチ７３をスイッチ３３とま
ったく同じタイミングでオン、オフすると、電流Ｉ₃₂は
スイッチ７３またはコンデンサ７４を介してグラウンド
に流れるので、電流Ｉ₇₄はスイッチ３３（または７３）
がオフの区間においてコンデンサ２４を流れる電流と等
しくなる。

【００２５】図３（ｅ）に示すように、スイッチ７３の
オフのタイミングをスイッチ３３のオフのタイミング
（図３（ｂ））より遅らせるようにすると、スイッチ３
３がオフでスイッチ７３がオンの区間においては電流Ｉ
₃₂はスイッチ７３を流れるが、スイッチ３３と７３が共
にオフの区間においてはコンデンサ２４と７４を流れ
る。従って、電流Ｉ₇₄は図３（ｆ）において実線で示す
波形（電流Ｉ₃₂を切り出した波形）となる。即ち、スイ
ッチ７３のオフのタイミングを調整することにより、電
流Ｉ₃₂を切り出す区間を変更、調整することができ、電
流Ｉ₇₄は電流Ｉ₃₂に対し、幅と高さが同じ割合で変化す
る相似形の電流波形となる。従って、コンデンサ２４と
７４に発生する電圧Ｖ₂₄とＶ₇₄（図３（ｄ）および
（ｇ））は、共振周波数が異なるが、ほぼ相似の電圧波
形となる。その結果、スイッチ７３のオフのタイミング
を垂直偏向周期に対応して調整するようにすると、コン
デンサ７４に流れる電流Ｉ₇₄、従って、そこに発生する
電圧Ｖ₇₄が変化し、結果的にコンデンサ２４に発生する
電圧Ｖ₂₄が変化する（図３（ｄ）乃至（ｇ））。

【００２６】この場合、図１６に示したコイル３８と電
源３９が省略された構成とされているため、そこにコイ
ル３２からエネルギーを供給する必要がなくなり、その
分だけ消費されるエネルギーを少なくすることができ
る。

【００２７】図４は、本発明の偏向電流発生回路の前提
となる第２の実施例の構成を示している。この実施例に
おいては、図２の実施例におけるスイッチ３３がＮＰＮ
トランジスタ２２とダイオード２３の並列回路により構
成され、スイッチ７３がＦＥＴ４１とダイオード４２の
並列回路により構成されている。その他の構成は、図２
における場合と同様である。

【００２８】図５は、図４の実施例の動作を示すタイミ
ングチャートである。図５（ａ）に示すように、ＮＰＮ
トランジスタ２２がオフしている期間において同図
（ｃ）に示すようにＦＥＴ４１をオフすると、コンデン
サ７４の端子電圧Ｖ₇₄は同図（ｄ）に示すようになる。
コイル３２と水平偏向ヨーク７の接続点のリトレースパ
ルス電圧Ｖｃｐは、図５（ｂ）に示すように、同図
（ｄ）に示すコンデンサ７４の端子電圧Ｖ₇₄と同図
（ｅ）に示すコンデンサ２４の端子電圧Ｖ₂₄の和となっ
ている。そこでＦＥＴ４１がオフとなるタイミングを垂
直偏向周期に対応して調整することにより、コンデンサ
７４の両端に発生するパルス電圧Ｖ₇₄の周波数（幅）と
高さを調整することができる。ここで、周波数を高くす
るということは、図５（ｄ）に示すパルスの幅を狭くす
ることを意味し、周波数を低くするということは、この
パルスの幅を広くすることを意味する。そして、パルス
の幅が狭くなるとこのパルスの高さが低くなり、幅を広
くするとパルスの高さが高くなる。その結果、電圧Ｖｃ
ｐ（一定）から電圧Ｖ₇₄を引いた電圧Ｖ₂₄が図５（ｅ）
に示すように変化することになる。

【００２９】尚、図５においては、ＮＰＮトランジスタ
２２とＦＥＴ４１のオフの期間のみを示しているが、ダ
イオード２３と４２のオンするタイミングは、それぞれ
電圧Ｖｃｐが０になったとき、または電圧Ｖ₇₄が０にな
ったときに一致するものである。従って、ＮＰＮトラン
ジスタ２２とダイオード２３を１つのスイッチ３３と
し、また、ＦＥＴ４１とダイオード４２を１つのスイッ
チ７３としてみたときの動作は図３における場合と同様
となる。

【００３０】図２および図４に示したコイル３２は、図
６に示すようにフライバックトランス２の１次コイルと
して構成することができる。この場合、２次コイルとし
て５１と５４が設けられている。２次コイル５１の出力
はダイオード５２により整流され、抵抗５３により分圧
されてフォーカス電圧として出力される。また、２次コ
イル５４の出力は相互に逆極性のパルスとして出力され
ている。

【００３１】図７は、前提となる回路の第３の実施例を
示している。この実施例においては、図４に示した実施
例におけるＮＰＮトランジスタ２２のエミッタが接地さ
れている。その他の構成は、図４における場合と同様で
ある。このように構成した場合においても、図４に示し
た場合と同様の動作を実行することができる。

【００３２】ところで、図２、図４、図７に示した実施
例においては、例えば図８（ａ）に示すように、コイル
３２に流れる電流Ｉ₃₂の直流成分が変動すると、同図
（ｂ）に示すスイッチ７３のスイッチング動作に対応し
て同図（ｃ）に示すように電流Ｉ₇₄がコンデンサ７４に
流れる。即ち、このとき直流成分が重畳された状態（図
８において右側に示した状態）においては、電流Ｉ₇₄が
非線形に変化し、コンデンサ７４の端子電圧Ｖ₇₄が図８
（ｄ）に示すように変動する。このことは、コイル３２
に流れる電流Ｉ₃₂が変動すると、ラスタサイズが変動す
ることを意味する。従って、水平偏向回路と高圧発生回
路を別個に設けた、いわゆるセパレートタイプの回路に
おいては応用が可能であるが、両者を一体とした、いわ
ゆるコンベンショナルタイプの回路には不向きとなる。

【００３３】図９は、このような観点からコンベンショ
ナルタイプの回路においても用いることができるように
したものである。この実施例においては、トランス２が
コイル３２よりなる１次コイルと、２次コイル６１とに
より構成されている。そして、２次コイル６１はコイル
６３とコンデンサ６２の直列回路を介して、コンデンサ
７４とコンデンサ２５の接続点に接続されている。その
他の構成は、図２および図４に示した実施例における場
合と同様に構成されている。即ち、この実施例において
は、水平偏向コイル７とコンデンサ２５および２４より
なるメイン共振回路に対して、２次コイル６１、コイル
６３、コンデンサ６２およびコンデンサ７４よりなるサ
ブ共振回路が接続された構成となっている。

【００３４】このように構成した場合、リトレース区間
の前半においてコンデンサ７４、コンデンサ６２、コイ
ル６３、トランス２の２次コイル６１の経路で電流が流
れ、リトレース区間の後半においては、その逆の経路で
コイル６３に電流Ｉ₆₃が流れる。

【００３５】メイン共振回路におけるトレース区間の周
波数は、水平偏向コイル７のインダクタンスＬ₇とコン
デンサ２５の静電容量Ｃ₂₅により規定され、リトレース
区間においてはＬ₇とＣ₂₅、およびコンデンサ２４の静
電容量Ｃ₂₄とにより規定される。また、サブ共振回路に
おいては、トレース区間はコンデンサ６２の静電容量Ｃ
₆₂とコイル６３のインダクタンスＭ₆₃（後述する）とに
より規定され、リトレース区間においてはＭ₆₃とＣ₆₂と
コンデンサ７４の静電容量Ｃ₇₄により規定される（表１
参照）。

【表１】

【００３６】メイン共振回路およびサブ共振回路におい
て、トレース区間の周波数ｆ_Tはリトレース区間の周波
数ｆ_Rより充分小さい値に設定される必要がある。即
ち、トレース区間はリトレース区間に較べて充分長い時
間に設定させる必要がある。これを実現するため、Ｃ₆₂
はＣ₇₄に較べて充分大きい値になるように設定される。

【００３７】即ち、周波数ｆ_Tとｆ_Rは次式で示される。ｆ_T＝１／（２π（Ｍ₆₃Ｃ₆₂）^1/2）・・・・・（３）ｆ_R＝１／（２π（Ｍ₆₃Ｃ₀）^1/2）・・・・・（４）ここで、Ｃ₀はコンデンサ６２と７４の直列合成容量で
あり、次式で示される。Ｃ₀＝Ｃ₆₂Ｃ₇₄／（Ｃ₆₂＋Ｃ₇₄）・・・・・（５）また、Ｍ₆₃はコイル６３の本来のインダクタンスＬ₆₃で
はなく、その両端に印加される電圧に対応して規定され
るインダクタンスである。

【００３８】即ち、図１０に示すようにコイル６３の一
方と他方の端子には、コンデンサ７４の端子電圧Ｖ₇₄と
トランス２の２次コイル６１の出力電圧Ｖ₆₁とが印加さ
れる。その結果、サブ共振回路の共振動作に寄与するイ
ンダクタンスＭ₆₃は次式で示される。Ｍ₆₃＝Ｌ₆₃Ｖ₇₄／（Ｖ₇₄＋Ｖ₆₁）・・・・・（６）

【００３９】コイル６３の仮想接地点が両端の電圧Ｖ₇₄
とＶ₆₁の電圧値に対応して移動することになる。

【００４０】ところで、ｆ_Tはｆ_Rより充分小さいため、
次式が成立する。１／（２π（Ｍ₆₃Ｃ₆₂）^1/2）<<１／（２π（Ｍ₆₃Ｃ₀）^1/2）・・・・（７）上式より次式が得られる。Ｍ₆₃Ｃ₆₂>>Ｍ₆₃Ｃ₀・・・・・（８）上式を整理すると、次のようになる。Ｃ₆₂>>Ｃ₀・・・・・（９）ここで、Ｃ₆₂>>Ｃ₇₄とすれば、Ｃ₀の値はほとんどＣ₇₄
で規定されるため、上式が満足される。

【００４１】さらに、Ｍ₆₃（Ｌ₆₃）とＣ₇₄の積に対応し
て周波数が決定されるため、Ｍ₆₃（Ｌ₆₃）はＣ₇₄に対し
て充分な大きさに設定される必要がある。

【００４２】また、コイル６１はコイル６３とコンデン
サ６２を介してコンデンサ７４に所定のバイアスを付与
するものであるから、コイル６３からトランス２の２次
コイル６１に流れる電流によりトランス２が大きな影響
を受けるようなことは防止する必要がある。そこで、２
次コイル６１のインダクタンスＬ₆₁は、コイル６３のイ
ンダクタンスＬ₆₃より充分大きい値に設定しておく必要
がある。

【００４３】以上のように、トランス２の２次コイル６
１からコイル６３、コンデンサ６２を介してコンデンサ
７４に電流Ｉ₆₃をバイアスとして流しておくと、コンデ
ンサ７４には定常状態において、Ｉ₃₂とＩ₆₃の合成電流
が流れることになる。そこで、電流Ｉ₆₃を電流Ｉ₃₂に較
べて充分大きい値に設定しておくと、電流Ｉ₃₂がトラン
ス２の２次側の高圧付加の変動に対応して変化したとし
ても、コンデンサ７４に流れる電流の変化量は相対的に
小さくて済む。従って、トランス２としてフライバック
トランスを用いることが可能となり、いわゆるコンベン
ショナルタイプの回路に適用することが可能になる。

【００４４】なお、図９におけるコンデンサ６２はコン
デンサ２５とコンデンサ７４の間に接続し、メイン共振
回路とサブ共振回路で共用するようにすることもでき
る。また、ＮＰＮトランジスタ２２のエミッタは、図７
における場合と同様に、接地することもできる。

【００４５】また、以上の実施例においては、スイッチ
３３をＮＰＮトランジスタ２２とダイオード２３により
構成し、スイッチ７３をＦＥＴ４１とダイオード４２に
より構成するようにしたが、スイッチ３３をＦＥＴとダ
イオードにより構成し、スイッチ７３をトランジスタと
ダイオードにより構成することもできる。さらに、スイ
ッチ３３と７３の両方をトランジスタとダイオードによ
り構成したり、またはＦＥＴとダイオードにより構成す
ることもできる。また、ＦＥＴを用いる場合は、その寄
生ダイオードを利用して、外付けのダイオードを省略す
ることもできる。一般的にＦＥＴを用いた方が、トラン
ジスタを用いた場合に較べ、ドライブを簡単にし、スイ
ッチング速度を速くすることができる。

【００４６】ところで、以上の実施例においては中間ピ
ン歪を補正することができない。この中間ピン歪を補正
するために、例えば図１１に示すように構成することが
できる。この実施例においては、メイン共振回路（第１
の共振回路）とサブ共振回路（第２の共振回路）に共通
の素子（それぞれの共振電流が流れる素子）としてコン
デンサ８１が接続されている。このようにすると、コン
デンサ８１の充電電圧が小さくなると、Ｓ字補正量が小
さくなり、水平偏向電流に対して必要なＳ字補正量を垂
直周期で調整することができる。従って、中間ピンを補
正することが可能となる。

【００４７】さらにまた、図１に示すように、コンデン
サ８１と２５の接続点とコイル６３の間に、図９の実施
例における場合と同様にコンデンサ６２を接続すること
もできる。このようにすると、サブ共振回路の共振電流
にもＳ字補正が加えられ、中間ピン歪の補正量を増強す
ることができる。

【００４８】また、図１に示すように、Ｓ字補正用のコ
ンデンサ６２を接続した場合においては、これと並列
に、ダンピング回路１２２を接続することができる。こ
の実施例の場合、コンデンサ１１４、抵抗１１５、コイ
ル１１６の直列回路によりダンピング回路１２２が構成
されている。このようにダンピング回路１２２を接続す
ると、上述したバー後振動を抑制することができる。ま
た、同様に、コンデンサ２５に並列に、コンデンサ１１
１、抵抗１１２、コイル１１３の直列回路からなるダン
ピング回路１２１を接続することもできる。このように
すると、ダンピング効果をより発揮することができる。

【００４９】なお、図１の実施例において、コンデンサ
２５は必要に応じて省略することもできる。この場合、
メイン共振回路における電源としての役目はコンデンサ
８１が担うことになる。このようにすると、図１の実施
例における場合とほぼ同一の中間ピン補正量を有しなが
ら、素子数を減らすことができる。

【００５０】

【発明の効果】以上の如く本発明の偏向電流発生回路に
よれば、第２のスイッチング素子を水平偏向周期に対応
してスイッチング動作させるばかりでなく、垂直偏向周
期に対応して制御するようにし、かつ、第１の共振回路
と第２の共振回路に共通のコンデンサを接続するように
したので、電力消費の増大をもたらすことなく、中間ピ
ン歪を補正することが可能になる。また、第２の共振回
路にダンピング回路を接続するようにしたので、バー後
振動を抑制することができる。

【図面の簡単な説明】

【図１】本発明の偏向電流発生回路の一実施例の構成を
示す回路図である。

【図２】図１の実施例の基礎となる回路の一実施例の構
成を示す回路図である。

【図３】図２の実施例の動作を説明するタイミングチャ
ートである。

【図４】図１の実施例の基礎となる回路の第２の実施例
の構成を示す回路図である。

【図５】図４の実施例の動作を説明するタイミングチャ
ートである。

【図６】図２および図４の実施例において適用可能なト
ランスの構成を示す回路図である。

【図７】図１の実施例の基礎となる回路の第３の実施例
の構成を示す回路図である。

【図８】図２、図４および図７の実施例において電流Ｉ
₃₂の直流成分が変動した場合の動作を説明するタイミン
グチャートである。

【図９】図１の実施例の基礎となる回路の第４の実施例
の構成を示す回路図である。

【図１０】図９の実施例におけるコイル６３の動作を説
明する図である。

【図１１】図１の実施例の基礎となる回路の第５の実施
例の構成を示す回路図である。

【図１２】従来の水平偏向回路の構成例を示すブロック
図である。

【図１３】図１２の例における水平偏向回路１の構成例
を示す回路図である。

【図１４】図１３の動作を説明するタイミングチャート
である。

【図１５】図１３の例における水平ピンの発生原理を説
明する図である。

【図１６】水平ピンを補正する従来の偏向電流発生回路
の一例の構成を示す回路図である。

【図１７】図１６の例の動作を説明する波形図である。

【図１８】中間ピン歪を説明する図である。

【図１９】バー後振動を説明する図である。

【符号の説明】

１水平偏向回路２トランス６ＣＲＴ７偏向ヨーク２２ＮＰＮトランジスタ２３ダイオード２４，２５コンデンサ３１電源３２コイル３３，３４スイッチ３５コンデンサ３６コイル３７コンデンサ３８コイル３９電源４１ＦＥＴ７１，７２制御回路７３スイッチ７４コンデンサ６１２次コイル６２コンデンサ６３コイル８１コンデンサ

Claims

【特許請求の範囲】

【請求項１】水平偏向周期に対応してスイッチング動
作する第１のスイッチング素子と、前記第１のスイッチング素子のスイッチング動作に対応
してリトレースパルスを発生するように、その１次巻線
が前記第１のスイッチング素子に接続されているトラン
スと、前記第１のスイッチング素子のスイッチング動作に対応
して共振動作する第１の共振回路と、水平偏向周期と垂直偏向周期の両方に対応してスイッチ
ング動作する第２のスイッチング素子と、前記第２のスイッチング素子のスイッチング動作に対応
して共振動作するように、前記トランスの２次コイルと
前記第１の共振回路とに接続された第２の共振回路と、前記第２の共振回路に接続されたダンピング回路とを備
えることを特徴とする偏向電流発生回路。