JPH0591360A - 偏向電流発生回路 - Google Patents
偏向電流発生回路Info
- Publication number
- JPH0591360A JPH0591360A JP27653391A JP27653391A JPH0591360A JP H0591360 A JPH0591360 A JP H0591360A JP 27653391 A JP27653391 A JP 27653391A JP 27653391 A JP27653391 A JP 27653391A JP H0591360 A JPH0591360 A JP H0591360A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- coil
- switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 中間ピン歪を補正するとともに、バー後振動
を抑制する。 【構成】 水平偏向コイル7、コンデンサ25、コンデ
ンサ81、コンデンサ24により第1の共振回路を構成
し、トランス2の2次コイル61、コイル63、コンデ
ンサ81、コンデンサ74により第2の共振回路を構成
する。コンデンサ81には両方の共振電流が流れる。コ
ンデンサ62にはバー後振動を抑制するため、ダンピン
グ回路122が接続されている。NPNトランジスタ2
2とFET73により第1と第2の共振回路をそれぞれ
スイッチングする。トランジスタ22のスイッチングは
水平偏向周期で、FET73のスイッチングは水平偏向
周期だけでなく、垂直偏向周期に対応して制御される。
を抑制する。 【構成】 水平偏向コイル7、コンデンサ25、コンデ
ンサ81、コンデンサ24により第1の共振回路を構成
し、トランス2の2次コイル61、コイル63、コンデ
ンサ81、コンデンサ74により第2の共振回路を構成
する。コンデンサ81には両方の共振電流が流れる。コ
ンデンサ62にはバー後振動を抑制するため、ダンピン
グ回路122が接続されている。NPNトランジスタ2
2とFET73により第1と第2の共振回路をそれぞれ
スイッチングする。トランジスタ22のスイッチングは
水平偏向周期で、FET73のスイッチングは水平偏向
周期だけでなく、垂直偏向周期に対応して制御される。
Description
【0001】
【産業上の利用分野】本発明は、例えばテレビジョン受
像機、モニタ装置などに用いて好適な偏向電流発生回路
に関する。
像機、モニタ装置などに用いて好適な偏向電流発生回路
に関する。
【0002】
【従来の技術】図12は、テレビジョン受像機における
水平偏向回路とその近傍の回路の従来の構成例を示して
いる。水平偏向回路1には、電源3がフライバックトラ
ンス2の1次コイル2aを介して接続されている。トラ
ンス2の2次巻線2bには、ダイオード4とコンデンサ
5よりなる整流平滑回路が接続されている。水平偏向回
路1が出力する水平偏向電流は、画面6aを有するCR
T6の偏向ヨーク7に供給されるようになされている。
水平偏向回路とその近傍の回路の従来の構成例を示して
いる。水平偏向回路1には、電源3がフライバックトラ
ンス2の1次コイル2aを介して接続されている。トラ
ンス2の2次巻線2bには、ダイオード4とコンデンサ
5よりなる整流平滑回路が接続されている。水平偏向回
路1が出力する水平偏向電流は、画面6aを有するCR
T6の偏向ヨーク7に供給されるようになされている。
【0003】図13は、水平偏向回路1の内部の構成を
示している。この例においては、水平偏向回路1は、N
PNトランジスタ22と、ダイオード23と、コンデン
サ24よりなる並列回路に、偏向ヨーク7とコンデンサ
25の直列回路が並列に接続された構成となされてい
る。またこの例においては、トランス2に2次コイル2
cが設けられ、その出力がダイオード21により整流さ
れて出力されるようになされている。
示している。この例においては、水平偏向回路1は、N
PNトランジスタ22と、ダイオード23と、コンデン
サ24よりなる並列回路に、偏向ヨーク7とコンデンサ
25の直列回路が並列に接続された構成となされてい
る。またこの例においては、トランス2に2次コイル2
cが設けられ、その出力がダイオード21により整流さ
れて出力されるようになされている。
【0004】次に、その動作について説明する。電源3
より出力された直流電圧がトランス2の1次コイル2a
を介してNPNトランジスタ22のコレクタに供給され
ている。このNPNトランジスタ22は、そのベースに
水平偏向周期に対応する信号が供給されてオンオフされ
る。その結果、NPNトランジスタ22のコレクタに
は、図14(b)に示すようなフライバックパルス(リ
トレースパルス)Vcpが発生される。
より出力された直流電圧がトランス2の1次コイル2a
を介してNPNトランジスタ22のコレクタに供給され
ている。このNPNトランジスタ22は、そのベースに
水平偏向周期に対応する信号が供給されてオンオフされ
る。その結果、NPNトランジスタ22のコレクタに
は、図14(b)に示すようなフライバックパルス(リ
トレースパルス)Vcpが発生される。
【0005】コンデンサ24と25および偏向ヨーク7
は共振回路を構成しており、NPNトランジスタ22の
スイッチング動作に対応して共振動作する。これによ
り、偏向ヨーク7には図14(a)に示すように、トレ
ース区間において直線的に増加し、リトレース区間にお
いて直線的に減少する、所謂鋸歯状波の偏向電流I7が
流れる。これにより、CRT6の画面6a上において電
子ビームが水平方向に走査(偏向)されることになる。
は共振回路を構成しており、NPNトランジスタ22の
スイッチング動作に対応して共振動作する。これによ
り、偏向ヨーク7には図14(a)に示すように、トレ
ース区間において直線的に増加し、リトレース区間にお
いて直線的に減少する、所謂鋸歯状波の偏向電流I7が
流れる。これにより、CRT6の画面6a上において電
子ビームが水平方向に走査(偏向)されることになる。
【0006】また、フライバックパルス電圧Vcpは、
フライバックトランス2の2次コイル2cにより昇圧さ
れ、ダイオード21により整流されて高電圧Hvが発生
される。この高電圧HvはCRT6のアノードに供給さ
れる。また、2次コイル2bより出力された電圧がダイ
オード4により整流され、コンデンサ5により平滑され
て直流電圧Vcとされる。この電圧Vcは、CRT6の
フォーカス電圧、ヒーター電圧などとして用いられる。
フライバックトランス2の2次コイル2cにより昇圧さ
れ、ダイオード21により整流されて高電圧Hvが発生
される。この高電圧HvはCRT6のアノードに供給さ
れる。また、2次コイル2bより出力された電圧がダイ
オード4により整流され、コンデンサ5により平滑され
て直流電圧Vcとされる。この電圧Vcは、CRT6の
フォーカス電圧、ヒーター電圧などとして用いられる。
【0007】ところで、図15(b)に示すように、電
子銃6bから画面6aまでの距離は、画面6aの中央に
おいて最も短く、画面6aの上端部あるいは下端部にお
いて最も長くなる。その結果、図15(a)に示すよう
に、いわゆる水平ピン(PIN)が発生する。この水平
ピンをそのままにしておくと、表示画像が歪むことにな
る。そこで、通常、水平偏向回路にはこの水平ピンを補
正する回路が付加されている。
子銃6bから画面6aまでの距離は、画面6aの中央に
おいて最も短く、画面6aの上端部あるいは下端部にお
いて最も長くなる。その結果、図15(a)に示すよう
に、いわゆる水平ピン(PIN)が発生する。この水平
ピンをそのままにしておくと、表示画像が歪むことにな
る。そこで、通常、水平偏向回路にはこの水平ピンを補
正する回路が付加されている。
【0008】図16は、特公昭57−39102号公報
に開示されている水平偏向回路の原理を示している。即
ち、この例においては、電源31より出力された直流電
圧がコイル32を介して、スイッチ33、コンデンサ2
4および水平偏向コイル7とコンデンサ25よりなる直
列回路からなる並列回路に供給されている。電源31と
コイル32は、図13における電源3とフライバックト
ランス2の1次巻線2aに対応している。また、スイッ
チ33はNPNトランジスタ22とダイオード23より
なる並列回路に対応している。
に開示されている水平偏向回路の原理を示している。即
ち、この例においては、電源31より出力された直流電
圧がコイル32を介して、スイッチ33、コンデンサ2
4および水平偏向コイル7とコンデンサ25よりなる直
列回路からなる並列回路に供給されている。電源31と
コイル32は、図13における電源3とフライバックト
ランス2の1次巻線2aに対応している。また、スイッ
チ33はNPNトランジスタ22とダイオード23より
なる並列回路に対応している。
【0009】この例においては、このスイッチ33、コ
ンデンサ24、水平偏向コイル7とコンデンサ25の直
列回路よりなる並列回路(第1の並列回路)に、スイッ
チ34、コンデンサ35、およびコイル36とコンデン
サ37よりなる直列回路の並列回路(第2の並列回路)
が接続されている。そして、この第2の並列回路にコイ
ル38と電源39よりなる直列回路が並列に接続されて
いる。
ンデンサ24、水平偏向コイル7とコンデンサ25の直
列回路よりなる並列回路(第1の並列回路)に、スイッ
チ34、コンデンサ35、およびコイル36とコンデン
サ37よりなる直列回路の並列回路(第2の並列回路)
が接続されている。そして、この第2の並列回路にコイ
ル38と電源39よりなる直列回路が並列に接続されて
いる。
【0010】即ち、この水平偏向回路は、第1の並列回
路に、それと同様に構成された第2の並列回路が接続さ
れた構成となされている。
路に、それと同様に構成された第2の並列回路が接続さ
れた構成となされている。
【0011】水平ピンを補正するには、図17(a)に
示すように、垂直偏向周期に対応して、水平偏向コイル
7に印加されるリトレースパルス(コンデンサ24の端
子電圧V24)を、その略中央部(画面上においても中央
部)におけるレベルがその左右端部(画面上における上
下の端部)のレベルに較べて大きくなるように調整する
必要がある。この電圧V24とコンデンサ35の端子電圧
V35を加算したリトレースパルスのレベルは、電源31
とリトレースパルスの幅により規定されているので、図
17(c)に示すように、一定となる。そこで、電圧V
35の値を、図17(b)に示すように、垂直偏向周期に
対応してその中央部(画面上の中央部)において値が小
さくなり、左右端部(画面上の上下端部)において大き
くなるように変化させることにより、端子電圧V24を、
その略中央部(画面上においても中央部)におけるレベ
ルがその左右端部(画面上における上下の端部)のレベ
ルに較べて大きくなるように調整することができる。
示すように、垂直偏向周期に対応して、水平偏向コイル
7に印加されるリトレースパルス(コンデンサ24の端
子電圧V24)を、その略中央部(画面上においても中央
部)におけるレベルがその左右端部(画面上における上
下の端部)のレベルに較べて大きくなるように調整する
必要がある。この電圧V24とコンデンサ35の端子電圧
V35を加算したリトレースパルスのレベルは、電源31
とリトレースパルスの幅により規定されているので、図
17(c)に示すように、一定となる。そこで、電圧V
35の値を、図17(b)に示すように、垂直偏向周期に
対応してその中央部(画面上の中央部)において値が小
さくなり、左右端部(画面上の上下端部)において大き
くなるように変化させることにより、端子電圧V24を、
その略中央部(画面上においても中央部)におけるレベ
ルがその左右端部(画面上における上下の端部)のレベ
ルに較べて大きくなるように調整することができる。
【0012】そこでこの例においては、スイッチ34を
スイッチ33と同一のタイミングでスイッチングさせる
ことにより、コンデンサ35とコイル38の接続点にリ
トレースパルスを発生させるとともに、電源39より出
力される電圧を図17(b)に示すように、垂直偏向周
期に対応してその中央部(画面上の中央部)において値
が小さくなり、左右端部(画面上の上下端部)において
大きくなるように変化させる。その結果、電圧V24が、
図17(a)に示すように、その略中央部(画面上にお
いても中央部)におけるレベルがその左右端部(画面上
における上下の端部)のレベルに較べて大きくなるよう
に変化し、水平ピンが補正されることになる。
スイッチ33と同一のタイミングでスイッチングさせる
ことにより、コンデンサ35とコイル38の接続点にリ
トレースパルスを発生させるとともに、電源39より出
力される電圧を図17(b)に示すように、垂直偏向周
期に対応してその中央部(画面上の中央部)において値
が小さくなり、左右端部(画面上の上下端部)において
大きくなるように変化させる。その結果、電圧V24が、
図17(a)に示すように、その略中央部(画面上にお
いても中央部)におけるレベルがその左右端部(画面上
における上下の端部)のレベルに較べて大きくなるよう
に変化し、水平ピンが補正されることになる。
【0013】この他、水平ピンを補正する方式として、
電源変調方式とPCT方式が知られている。電源変調方
式は、例えば図13において、電源3の電圧を垂直偏向
周期で変調するものである。また、PCT方式は、図1
3において、水平偏向コイル7に直列にトランスの2次
巻線を接続し、その1次巻線に垂直偏向電流を流すもの
である。
電源変調方式とPCT方式が知られている。電源変調方
式は、例えば図13において、電源3の電圧を垂直偏向
周期で変調するものである。また、PCT方式は、図1
3において、水平偏向コイル7に直列にトランスの2次
巻線を接続し、その1次巻線に垂直偏向電流を流すもの
である。
【0014】しかしながら、これらのいずれの方式も、
電圧Vcpが垂直偏向周期で変調を受けるので、トラン
ス2より取り出す各種の電圧も垂直偏向周期で変調を受
けることとなり、水平偏向回路と高圧発生回路を別個に
設けた、いわゆるセパレートタイプの回路においては応
用が可能であるが、両者を一体とした、いわゆるコンベ
ンショナルタイプの回路には用いることができない課題
を有している。その点、図16に示す方式は、コイル3
2をトランスの1次巻線として構成した場合において
も、その2次巻線より取り出す各種の電圧が垂直偏向周
期で変調を受けることがなく、セパレートタイプはもと
より、コンベンショナルタイプの水平偏向回路にも用い
ることができる。
電圧Vcpが垂直偏向周期で変調を受けるので、トラン
ス2より取り出す各種の電圧も垂直偏向周期で変調を受
けることとなり、水平偏向回路と高圧発生回路を別個に
設けた、いわゆるセパレートタイプの回路においては応
用が可能であるが、両者を一体とした、いわゆるコンベ
ンショナルタイプの回路には用いることができない課題
を有している。その点、図16に示す方式は、コイル3
2をトランスの1次巻線として構成した場合において
も、その2次巻線より取り出す各種の電圧が垂直偏向周
期で変調を受けることがなく、セパレートタイプはもと
より、コンベンショナルタイプの水平偏向回路にも用い
ることができる。
【0015】
【発明が解決しようとする課題】しかしながら図16に
示す構成の回路は、水平偏向電流に対して必要なS字補
正量が垂直同期で変化するため、図18に示すように、
所謂中間ピン歪の発生を抑制することができないばかり
でなく、図19に示すように、水平な線(バー)の直後
の垂直な線が振動するいわゆるバー後振動が発生する課
題があった。
示す構成の回路は、水平偏向電流に対して必要なS字補
正量が垂直同期で変化するため、図18に示すように、
所謂中間ピン歪の発生を抑制することができないばかり
でなく、図19に示すように、水平な線(バー)の直後
の垂直な線が振動するいわゆるバー後振動が発生する課
題があった。
【0016】本発明はこのような状況に鑑みてなされた
ものであり、中間ピン歪をより少なくし、かつ、バー後
振動を抑制することができるようにするものである。
ものであり、中間ピン歪をより少なくし、かつ、バー後
振動を抑制することができるようにするものである。
【0017】
【課題を解決するための手段】本発明の偏向電流発生回
路は、水平偏向周期に対応してスイッチング動作する第
1のスイッチング素子としてのNPNトランジスタ22
と、NPNトランジスタ22のスイッチング動作に対応
してリトレースパルスを発生するように、その1次巻線
32がNPNトランジスタ22に接続されているトラン
ス2と、NPNトランジスタ22のスイッチング動作に
対応して共振動作する第1の共振回路としての水平偏向
コイル7、コンデンサ24,25と、水平偏向周期と垂
直偏向周期の両方に対応してスイッチング動作する第2
のスイッチング素子としてのFET73と、FET73
のスイッチング動作に対応して共振動作するように、ト
ランス2の2次コイル61と第1の共振回路のコンデン
サ25とに接続された第2の共振回路としてのコンデン
サ62と、コンデンサ62に接続されたダンピング回路
122とを備えることを特徴とする。
路は、水平偏向周期に対応してスイッチング動作する第
1のスイッチング素子としてのNPNトランジスタ22
と、NPNトランジスタ22のスイッチング動作に対応
してリトレースパルスを発生するように、その1次巻線
32がNPNトランジスタ22に接続されているトラン
ス2と、NPNトランジスタ22のスイッチング動作に
対応して共振動作する第1の共振回路としての水平偏向
コイル7、コンデンサ24,25と、水平偏向周期と垂
直偏向周期の両方に対応してスイッチング動作する第2
のスイッチング素子としてのFET73と、FET73
のスイッチング動作に対応して共振動作するように、ト
ランス2の2次コイル61と第1の共振回路のコンデン
サ25とに接続された第2の共振回路としてのコンデン
サ62と、コンデンサ62に接続されたダンピング回路
122とを備えることを特徴とする。
【0018】
【作用】上記構成の偏向電流発生回路においては、FE
T73が水平偏向周期に対応してスイッチングされると
ともに、このスイッチング動作自体が垂直偏向周期に対
応して制御される。また、第1の共振回路と第2の共振
回路に共通にコンデンサ81が配置されている。このコ
ンデンサ81の充電電圧が小さくなるとS字補正量が小
さくなる。従って、中間ピン歪を補正することが可能に
なる。また、コンデンサ62にダンピング回路122が
接続されているので、バー後振動を抑制することができ
る。
T73が水平偏向周期に対応してスイッチングされると
ともに、このスイッチング動作自体が垂直偏向周期に対
応して制御される。また、第1の共振回路と第2の共振
回路に共通にコンデンサ81が配置されている。このコ
ンデンサ81の充電電圧が小さくなるとS字補正量が小
さくなる。従って、中間ピン歪を補正することが可能に
なる。また、コンデンサ62にダンピング回路122が
接続されているので、バー後振動を抑制することができ
る。
【0019】
【実施例】図2は、本発明の偏向電流発生回路の前提と
なる実施例の構成を示す回路図であり、図12、図13
および図16における場合と対応する部分には同一の符
号を付してある。この実施例においては、スイッチ3
3、コンデンサ24、水平偏向コイル7とコンデンサ2
5の直列回路よりなる並列回路に、スイッチ73とコン
デンサ74の並列回路が直列に接続されている。スイッ
チ33は、制御回路71により水平偏向周期に対応して
スイッチング制御されるようになされており、スイッチ
73は制御回路72により水平偏向周期および垂直偏向
周期に対応してスイッチング制御されるようになされて
いる。
なる実施例の構成を示す回路図であり、図12、図13
および図16における場合と対応する部分には同一の符
号を付してある。この実施例においては、スイッチ3
3、コンデンサ24、水平偏向コイル7とコンデンサ2
5の直列回路よりなる並列回路に、スイッチ73とコン
デンサ74の並列回路が直列に接続されている。スイッ
チ33は、制御回路71により水平偏向周期に対応して
スイッチング制御されるようになされており、スイッチ
73は制御回路72により水平偏向周期および垂直偏向
周期に対応してスイッチング制御されるようになされて
いる。
【0020】次に、図3のタイミングチャートを参照し
てその動作を説明する。スイッチ33は制御回路71に
制御され、水平偏向のトレース区間の間オンされ、リト
レース区間の間オフされる(図3(b))。コイル32
を流れる鋸歯状波の電流I32(図3(a))は、スイッ
チ33がオンしているときスイッチ33を流れ、スイッ
チ33がオフしているときコンデンサ24を流れる。ス
イッチ73は制御回路72に制御され、スイッチ33が
オフしているリトレース区間内において所定の時間オフ
される(図3(e))。電流I32はスイッチ33と73
がオンしているとき、このスイッチ33と73を流れ、
スイッチ33と73が共にオフしている場合において
は、コンデンサ24と74を流れる。そして、スイッチ
33がオフし、スイッチ73がオンしている場合におい
ては、コンデンサ24とスイッチ73を流れることにな
る。スイッチ33がオフしている場合において、水平偏
向コイル7、コンデンサ25および24からなる共振回
路に鋸歯状波の電流I7が流れる。
てその動作を説明する。スイッチ33は制御回路71に
制御され、水平偏向のトレース区間の間オンされ、リト
レース区間の間オフされる(図3(b))。コイル32
を流れる鋸歯状波の電流I32(図3(a))は、スイッ
チ33がオンしているときスイッチ33を流れ、スイッ
チ33がオフしているときコンデンサ24を流れる。ス
イッチ73は制御回路72に制御され、スイッチ33が
オフしているリトレース区間内において所定の時間オフ
される(図3(e))。電流I32はスイッチ33と73
がオンしているとき、このスイッチ33と73を流れ、
スイッチ33と73が共にオフしている場合において
は、コンデンサ24と74を流れる。そして、スイッチ
33がオフし、スイッチ73がオンしている場合におい
ては、コンデンサ24とスイッチ73を流れることにな
る。スイッチ33がオフしている場合において、水平偏
向コイル7、コンデンサ25および24からなる共振回
路に鋸歯状波の電流I7が流れる。
【0021】コンデンサ24の容量は、コンデンサ74
の容量より小さい値に設定されている。従って、リトレ
ース期間の長さ(時間)Trは実質的にコンデンサ24
と25の容量、および水平偏向コイル7のインダクタン
スにより定まり、コンデンサ74を接続したとしても、
接続しない場合とほとんど同一の時間となる。コイル3
2と水平偏向コイル7の接続点と接地電位との間の電圧
Vcpは次式で求められることが知られている。 Vcp=E(1+(π/2)(Tt/Tr))・・・・・(1)
の容量より小さい値に設定されている。従って、リトレ
ース期間の長さ(時間)Trは実質的にコンデンサ24
と25の容量、および水平偏向コイル7のインダクタン
スにより定まり、コンデンサ74を接続したとしても、
接続しない場合とほとんど同一の時間となる。コイル3
2と水平偏向コイル7の接続点と接地電位との間の電圧
Vcpは次式で求められることが知られている。 Vcp=E(1+(π/2)(Tt/Tr))・・・・・(1)
【0022】この電圧Vcpは、コンデンサ24の端子
電圧V24とコンデンサ74の端子電圧V74との和に等し
い。即ち、次式が成立する。 Vcp=V24+V74・・・・・(2)
電圧V24とコンデンサ74の端子電圧V74との和に等し
い。即ち、次式が成立する。 Vcp=V24+V74・・・・・(2)
【0023】偏向のためのエネルギーは、コンデンサ7
4を接続しない場合、 (1/2)C24Vcp2 であったものが、図2に示すようにコンデンサ74を接
続した場合においては、 (1/2)C24V24 2 となる。V24はVcpより小さいから、コンデンサ74
を接続した場合においては、接続しない場合に較べ、偏
向電流I7が減少する。そこで、スイッチ73がオフし
ている期間(オンしている期間)を調整して電圧V74を
調整すると、結果的に電圧V24を調整し、さらに偏向電
流I7を調整することができる。その結果、ラスタサイ
ズを調整することが可能となる。また、スイッチ73の
オフする期間を垂直偏向周期で調整することにより、左
右ピンを補正することができる。
4を接続しない場合、 (1/2)C24Vcp2 であったものが、図2に示すようにコンデンサ74を接
続した場合においては、 (1/2)C24V24 2 となる。V24はVcpより小さいから、コンデンサ74
を接続した場合においては、接続しない場合に較べ、偏
向電流I7が減少する。そこで、スイッチ73がオフし
ている期間(オンしている期間)を調整して電圧V74を
調整すると、結果的に電圧V24を調整し、さらに偏向電
流I7を調整することができる。その結果、ラスタサイ
ズを調整することが可能となる。また、スイッチ73の
オフする期間を垂直偏向周期で調整することにより、左
右ピンを補正することができる。
【0024】このことを図3を参照してさらに説明する
と、スイッチ33がオフであるリトース区間においてコ
ンデンサ24には電流I32と電流I7の合成電流I
24(図3(c))が流れる。電流I32とI7はいずれも
鋸歯状波の電流であるため電流I2 4は図3(c)に示す
ようになる。例えば、スイッチ73をスイッチ33とま
ったく同じタイミングでオン、オフすると、電流I32は
スイッチ73またはコンデンサ74を介してグラウンド
に流れるので、電流I74はスイッチ33(または73)
がオフの区間においてコンデンサ24を流れる電流と等
しくなる。
と、スイッチ33がオフであるリトース区間においてコ
ンデンサ24には電流I32と電流I7の合成電流I
24(図3(c))が流れる。電流I32とI7はいずれも
鋸歯状波の電流であるため電流I2 4は図3(c)に示す
ようになる。例えば、スイッチ73をスイッチ33とま
ったく同じタイミングでオン、オフすると、電流I32は
スイッチ73またはコンデンサ74を介してグラウンド
に流れるので、電流I74はスイッチ33(または73)
がオフの区間においてコンデンサ24を流れる電流と等
しくなる。
【0025】図3(e)に示すように、スイッチ73の
オフのタイミングをスイッチ33のオフのタイミング
(図3(b))より遅らせるようにすると、スイッチ3
3がオフでスイッチ73がオンの区間においては電流I
32はスイッチ73を流れるが、スイッチ33と73が共
にオフの区間においてはコンデンサ24と74を流れ
る。従って、電流I74は図3(f)において実線で示す
波形(電流I32を切り出した波形)となる。即ち、スイ
ッチ73のオフのタイミングを調整することにより、電
流I32を切り出す区間を変更、調整することができ、電
流I74は電流I32に対し、幅と高さが同じ割合で変化す
る相似形の電流波形となる。従って、コンデンサ24と
74に発生する電圧V24とV74(図3(d)および
(g))は、共振周波数が異なるが、ほぼ相似の電圧波
形となる。その結果、スイッチ73のオフのタイミング
を垂直偏向周期に対応して調整するようにすると、コン
デンサ74に流れる電流I74、従って、そこに発生する
電圧V74が変化し、結果的にコンデンサ24に発生する
電圧V24が変化する(図3(d)乃至(g))。
オフのタイミングをスイッチ33のオフのタイミング
(図3(b))より遅らせるようにすると、スイッチ3
3がオフでスイッチ73がオンの区間においては電流I
32はスイッチ73を流れるが、スイッチ33と73が共
にオフの区間においてはコンデンサ24と74を流れ
る。従って、電流I74は図3(f)において実線で示す
波形(電流I32を切り出した波形)となる。即ち、スイ
ッチ73のオフのタイミングを調整することにより、電
流I32を切り出す区間を変更、調整することができ、電
流I74は電流I32に対し、幅と高さが同じ割合で変化す
る相似形の電流波形となる。従って、コンデンサ24と
74に発生する電圧V24とV74(図3(d)および
(g))は、共振周波数が異なるが、ほぼ相似の電圧波
形となる。その結果、スイッチ73のオフのタイミング
を垂直偏向周期に対応して調整するようにすると、コン
デンサ74に流れる電流I74、従って、そこに発生する
電圧V74が変化し、結果的にコンデンサ24に発生する
電圧V24が変化する(図3(d)乃至(g))。
【0026】この場合、図16に示したコイル38と電
源39が省略された構成とされているため、そこにコイ
ル32からエネルギーを供給する必要がなくなり、その
分だけ消費されるエネルギーを少なくすることができ
る。
源39が省略された構成とされているため、そこにコイ
ル32からエネルギーを供給する必要がなくなり、その
分だけ消費されるエネルギーを少なくすることができ
る。
【0027】図4は、本発明の偏向電流発生回路の前提
となる第2の実施例の構成を示している。この実施例に
おいては、図2の実施例におけるスイッチ33がNPN
トランジスタ22とダイオード23の並列回路により構
成され、スイッチ73がFET41とダイオード42の
並列回路により構成されている。その他の構成は、図2
における場合と同様である。
となる第2の実施例の構成を示している。この実施例に
おいては、図2の実施例におけるスイッチ33がNPN
トランジスタ22とダイオード23の並列回路により構
成され、スイッチ73がFET41とダイオード42の
並列回路により構成されている。その他の構成は、図2
における場合と同様である。
【0028】図5は、図4の実施例の動作を示すタイミ
ングチャートである。図5(a)に示すように、NPN
トランジスタ22がオフしている期間において同図
(c)に示すようにFET41をオフすると、コンデン
サ74の端子電圧V74は同図(d)に示すようになる。
コイル32と水平偏向ヨーク7の接続点のリトレースパ
ルス電圧Vcpは、図5(b)に示すように、同図
(d)に示すコンデンサ74の端子電圧V74と同図
(e)に示すコンデンサ24の端子電圧V24の和となっ
ている。そこでFET41がオフとなるタイミングを垂
直偏向周期に対応して調整することにより、コンデンサ
74の両端に発生するパルス電圧V74の周波数(幅)と
高さを調整することができる。ここで、周波数を高くす
るということは、図5(d)に示すパルスの幅を狭くす
ることを意味し、周波数を低くするということは、この
パルスの幅を広くすることを意味する。そして、パルス
の幅が狭くなるとこのパルスの高さが低くなり、幅を広
くするとパルスの高さが高くなる。その結果、電圧Vc
p(一定)から電圧V74を引いた電圧V24が図5(e)
に示すように変化することになる。
ングチャートである。図5(a)に示すように、NPN
トランジスタ22がオフしている期間において同図
(c)に示すようにFET41をオフすると、コンデン
サ74の端子電圧V74は同図(d)に示すようになる。
コイル32と水平偏向ヨーク7の接続点のリトレースパ
ルス電圧Vcpは、図5(b)に示すように、同図
(d)に示すコンデンサ74の端子電圧V74と同図
(e)に示すコンデンサ24の端子電圧V24の和となっ
ている。そこでFET41がオフとなるタイミングを垂
直偏向周期に対応して調整することにより、コンデンサ
74の両端に発生するパルス電圧V74の周波数(幅)と
高さを調整することができる。ここで、周波数を高くす
るということは、図5(d)に示すパルスの幅を狭くす
ることを意味し、周波数を低くするということは、この
パルスの幅を広くすることを意味する。そして、パルス
の幅が狭くなるとこのパルスの高さが低くなり、幅を広
くするとパルスの高さが高くなる。その結果、電圧Vc
p(一定)から電圧V74を引いた電圧V24が図5(e)
に示すように変化することになる。
【0029】尚、図5においては、NPNトランジスタ
22とFET41のオフの期間のみを示しているが、ダ
イオード23と42のオンするタイミングは、それぞれ
電圧Vcpが0になったとき、または電圧V74が0にな
ったときに一致するものである。従って、NPNトラン
ジスタ22とダイオード23を1つのスイッチ33と
し、また、FET41とダイオード42を1つのスイッ
チ73としてみたときの動作は図3における場合と同様
となる。
22とFET41のオフの期間のみを示しているが、ダ
イオード23と42のオンするタイミングは、それぞれ
電圧Vcpが0になったとき、または電圧V74が0にな
ったときに一致するものである。従って、NPNトラン
ジスタ22とダイオード23を1つのスイッチ33と
し、また、FET41とダイオード42を1つのスイッ
チ73としてみたときの動作は図3における場合と同様
となる。
【0030】図2および図4に示したコイル32は、図
6に示すようにフライバックトランス2の1次コイルと
して構成することができる。この場合、2次コイルとし
て51と54が設けられている。2次コイル51の出力
はダイオード52により整流され、抵抗53により分圧
されてフォーカス電圧として出力される。また、2次コ
イル54の出力は相互に逆極性のパルスとして出力され
ている。
6に示すようにフライバックトランス2の1次コイルと
して構成することができる。この場合、2次コイルとし
て51と54が設けられている。2次コイル51の出力
はダイオード52により整流され、抵抗53により分圧
されてフォーカス電圧として出力される。また、2次コ
イル54の出力は相互に逆極性のパルスとして出力され
ている。
【0031】図7は、前提となる回路の第3の実施例を
示している。この実施例においては、図4に示した実施
例におけるNPNトランジスタ22のエミッタが接地さ
れている。その他の構成は、図4における場合と同様で
ある。このように構成した場合においても、図4に示し
た場合と同様の動作を実行することができる。
示している。この実施例においては、図4に示した実施
例におけるNPNトランジスタ22のエミッタが接地さ
れている。その他の構成は、図4における場合と同様で
ある。このように構成した場合においても、図4に示し
た場合と同様の動作を実行することができる。
【0032】ところで、図2、図4、図7に示した実施
例においては、例えば図8(a)に示すように、コイル
32に流れる電流I32の直流成分が変動すると、同図
(b)に示すスイッチ73のスイッチング動作に対応し
て同図(c)に示すように電流I74がコンデンサ74に
流れる。即ち、このとき直流成分が重畳された状態(図
8において右側に示した状態)においては、電流I74が
非線形に変化し、コンデンサ74の端子電圧V74が図8
(d)に示すように変動する。このことは、コイル32
に流れる電流I32が変動すると、ラスタサイズが変動す
ることを意味する。従って、水平偏向回路と高圧発生回
路を別個に設けた、いわゆるセパレートタイプの回路に
おいては応用が可能であるが、両者を一体とした、いわ
ゆるコンベンショナルタイプの回路には不向きとなる。
例においては、例えば図8(a)に示すように、コイル
32に流れる電流I32の直流成分が変動すると、同図
(b)に示すスイッチ73のスイッチング動作に対応し
て同図(c)に示すように電流I74がコンデンサ74に
流れる。即ち、このとき直流成分が重畳された状態(図
8において右側に示した状態)においては、電流I74が
非線形に変化し、コンデンサ74の端子電圧V74が図8
(d)に示すように変動する。このことは、コイル32
に流れる電流I32が変動すると、ラスタサイズが変動す
ることを意味する。従って、水平偏向回路と高圧発生回
路を別個に設けた、いわゆるセパレートタイプの回路に
おいては応用が可能であるが、両者を一体とした、いわ
ゆるコンベンショナルタイプの回路には不向きとなる。
【0033】図9は、このような観点からコンベンショ
ナルタイプの回路においても用いることができるように
したものである。この実施例においては、トランス2が
コイル32よりなる1次コイルと、2次コイル61とに
より構成されている。そして、2次コイル61はコイル
63とコンデンサ62の直列回路を介して、コンデンサ
74とコンデンサ25の接続点に接続されている。その
他の構成は、図2および図4に示した実施例における場
合と同様に構成されている。即ち、この実施例において
は、水平偏向コイル7とコンデンサ25および24より
なるメイン共振回路に対して、2次コイル61、コイル
63、コンデンサ62およびコンデンサ74よりなるサ
ブ共振回路が接続された構成となっている。
ナルタイプの回路においても用いることができるように
したものである。この実施例においては、トランス2が
コイル32よりなる1次コイルと、2次コイル61とに
より構成されている。そして、2次コイル61はコイル
63とコンデンサ62の直列回路を介して、コンデンサ
74とコンデンサ25の接続点に接続されている。その
他の構成は、図2および図4に示した実施例における場
合と同様に構成されている。即ち、この実施例において
は、水平偏向コイル7とコンデンサ25および24より
なるメイン共振回路に対して、2次コイル61、コイル
63、コンデンサ62およびコンデンサ74よりなるサ
ブ共振回路が接続された構成となっている。
【0034】このように構成した場合、リトレース区間
の前半においてコンデンサ74、コンデンサ62、コイ
ル63、トランス2の2次コイル61の経路で電流が流
れ、リトレース区間の後半においては、その逆の経路で
コイル63に電流I63が流れる。
の前半においてコンデンサ74、コンデンサ62、コイ
ル63、トランス2の2次コイル61の経路で電流が流
れ、リトレース区間の後半においては、その逆の経路で
コイル63に電流I63が流れる。
【0035】メイン共振回路におけるトレース区間の周
波数は、水平偏向コイル7のインダクタンスL7とコン
デンサ25の静電容量C25により規定され、リトレース
区間においてはL7とC25、およびコンデンサ24の静
電容量C24とにより規定される。また、サブ共振回路に
おいては、トレース区間はコンデンサ62の静電容量C
62とコイル63のインダクタンスM63(後述する)とに
より規定され、リトレース区間においてはM63とC62と
コンデンサ74の静電容量C74により規定される(表1
参照)。
波数は、水平偏向コイル7のインダクタンスL7とコン
デンサ25の静電容量C25により規定され、リトレース
区間においてはL7とC25、およびコンデンサ24の静
電容量C24とにより規定される。また、サブ共振回路に
おいては、トレース区間はコンデンサ62の静電容量C
62とコイル63のインダクタンスM63(後述する)とに
より規定され、リトレース区間においてはM63とC62と
コンデンサ74の静電容量C74により規定される(表1
参照)。
【表1】
【0036】メイン共振回路およびサブ共振回路におい
て、トレース区間の周波数fTはリトレース区間の周波
数fRより充分小さい値に設定される必要がある。即
ち、トレース区間はリトレース区間に較べて充分長い時
間に設定させる必要がある。これを実現するため、C62
はC74に較べて充分大きい値になるように設定される。
て、トレース区間の周波数fTはリトレース区間の周波
数fRより充分小さい値に設定される必要がある。即
ち、トレース区間はリトレース区間に較べて充分長い時
間に設定させる必要がある。これを実現するため、C62
はC74に較べて充分大きい値になるように設定される。
【0037】即ち、周波数fTとfRは次式で示される。 fT=1/(2π(M63C62)1/2)・・・・・(3) fR=1/(2π(M63C0)1/2)・・・・・(4) ここで、C0はコンデンサ62と74の直列合成容量で
あり、次式で示される。 C0=C62C74/(C62+C74)・・・・・(5) また、M63はコイル63の本来のインダクタンスL63で
はなく、その両端に印加される電圧に対応して規定され
るインダクタンスである。
あり、次式で示される。 C0=C62C74/(C62+C74)・・・・・(5) また、M63はコイル63の本来のインダクタンスL63で
はなく、その両端に印加される電圧に対応して規定され
るインダクタンスである。
【0038】即ち、図10に示すようにコイル63の一
方と他方の端子には、コンデンサ74の端子電圧V74と
トランス2の2次コイル61の出力電圧V61とが印加さ
れる。その結果、サブ共振回路の共振動作に寄与するイ
ンダクタンスM63は次式で示される。 M63=L63V74/(V74+V61)・・・・・(6)
方と他方の端子には、コンデンサ74の端子電圧V74と
トランス2の2次コイル61の出力電圧V61とが印加さ
れる。その結果、サブ共振回路の共振動作に寄与するイ
ンダクタンスM63は次式で示される。 M63=L63V74/(V74+V61)・・・・・(6)
【0039】コイル63の仮想接地点が両端の電圧V74
とV61の電圧値に対応して移動することになる。
とV61の電圧値に対応して移動することになる。
【0040】ところで、fTはfRより充分小さいため、
次式が成立する。 1/(2π(M63C62)1/2)<<1/(2π(M63C0)1/2)・・・・(7) 上式より次式が得られる。 M63C62>>M63C0・・・・・(8) 上式を整理すると、次のようになる。 C62>>C0・・・・・(9) ここで、C62>>C74とすれば、C0の値はほとんどC74
で規定されるため、上式が満足される。
次式が成立する。 1/(2π(M63C62)1/2)<<1/(2π(M63C0)1/2)・・・・(7) 上式より次式が得られる。 M63C62>>M63C0・・・・・(8) 上式を整理すると、次のようになる。 C62>>C0・・・・・(9) ここで、C62>>C74とすれば、C0の値はほとんどC74
で規定されるため、上式が満足される。
【0041】さらに、M63(L63)とC74の積に対応し
て周波数が決定されるため、M63(L63)はC74に対し
て充分な大きさに設定される必要がある。
て周波数が決定されるため、M63(L63)はC74に対し
て充分な大きさに設定される必要がある。
【0042】また、コイル61はコイル63とコンデン
サ62を介してコンデンサ74に所定のバイアスを付与
するものであるから、コイル63からトランス2の2次
コイル61に流れる電流によりトランス2が大きな影響
を受けるようなことは防止する必要がある。そこで、2
次コイル61のインダクタンスL61は、コイル63のイ
ンダクタンスL63より充分大きい値に設定しておく必要
がある。
サ62を介してコンデンサ74に所定のバイアスを付与
するものであるから、コイル63からトランス2の2次
コイル61に流れる電流によりトランス2が大きな影響
を受けるようなことは防止する必要がある。そこで、2
次コイル61のインダクタンスL61は、コイル63のイ
ンダクタンスL63より充分大きい値に設定しておく必要
がある。
【0043】以上のように、トランス2の2次コイル6
1からコイル63、コンデンサ62を介してコンデンサ
74に電流I63をバイアスとして流しておくと、コンデ
ンサ74には定常状態において、I32とI63の合成電流
が流れることになる。そこで、電流I63を電流I32に較
べて充分大きい値に設定しておくと、電流I32がトラン
ス2の2次側の高圧付加の変動に対応して変化したとし
ても、コンデンサ74に流れる電流の変化量は相対的に
小さくて済む。従って、トランス2としてフライバック
トランスを用いることが可能となり、いわゆるコンベン
ショナルタイプの回路に適用することが可能になる。
1からコイル63、コンデンサ62を介してコンデンサ
74に電流I63をバイアスとして流しておくと、コンデ
ンサ74には定常状態において、I32とI63の合成電流
が流れることになる。そこで、電流I63を電流I32に較
べて充分大きい値に設定しておくと、電流I32がトラン
ス2の2次側の高圧付加の変動に対応して変化したとし
ても、コンデンサ74に流れる電流の変化量は相対的に
小さくて済む。従って、トランス2としてフライバック
トランスを用いることが可能となり、いわゆるコンベン
ショナルタイプの回路に適用することが可能になる。
【0044】なお、図9におけるコンデンサ62はコン
デンサ25とコンデンサ74の間に接続し、メイン共振
回路とサブ共振回路で共用するようにすることもでき
る。また、NPNトランジスタ22のエミッタは、図7
における場合と同様に、接地することもできる。
デンサ25とコンデンサ74の間に接続し、メイン共振
回路とサブ共振回路で共用するようにすることもでき
る。また、NPNトランジスタ22のエミッタは、図7
における場合と同様に、接地することもできる。
【0045】また、以上の実施例においては、スイッチ
33をNPNトランジスタ22とダイオード23により
構成し、スイッチ73をFET41とダイオード42に
より構成するようにしたが、スイッチ33をFETとダ
イオードにより構成し、スイッチ73をトランジスタと
ダイオードにより構成することもできる。さらに、スイ
ッチ33と73の両方をトランジスタとダイオードによ
り構成したり、またはFETとダイオードにより構成す
ることもできる。また、FETを用いる場合は、その寄
生ダイオードを利用して、外付けのダイオードを省略す
ることもできる。一般的にFETを用いた方が、トラン
ジスタを用いた場合に較べ、ドライブを簡単にし、スイ
ッチング速度を速くすることができる。
33をNPNトランジスタ22とダイオード23により
構成し、スイッチ73をFET41とダイオード42に
より構成するようにしたが、スイッチ33をFETとダ
イオードにより構成し、スイッチ73をトランジスタと
ダイオードにより構成することもできる。さらに、スイ
ッチ33と73の両方をトランジスタとダイオードによ
り構成したり、またはFETとダイオードにより構成す
ることもできる。また、FETを用いる場合は、その寄
生ダイオードを利用して、外付けのダイオードを省略す
ることもできる。一般的にFETを用いた方が、トラン
ジスタを用いた場合に較べ、ドライブを簡単にし、スイ
ッチング速度を速くすることができる。
【0046】ところで、以上の実施例においては中間ピ
ン歪を補正することができない。この中間ピン歪を補正
するために、例えば図11に示すように構成することが
できる。この実施例においては、メイン共振回路(第1
の共振回路)とサブ共振回路(第2の共振回路)に共通
の素子(それぞれの共振電流が流れる素子)としてコン
デンサ81が接続されている。このようにすると、コン
デンサ81の充電電圧が小さくなると、S字補正量が小
さくなり、水平偏向電流に対して必要なS字補正量を垂
直周期で調整することができる。従って、中間ピンを補
正することが可能となる。
ン歪を補正することができない。この中間ピン歪を補正
するために、例えば図11に示すように構成することが
できる。この実施例においては、メイン共振回路(第1
の共振回路)とサブ共振回路(第2の共振回路)に共通
の素子(それぞれの共振電流が流れる素子)としてコン
デンサ81が接続されている。このようにすると、コン
デンサ81の充電電圧が小さくなると、S字補正量が小
さくなり、水平偏向電流に対して必要なS字補正量を垂
直周期で調整することができる。従って、中間ピンを補
正することが可能となる。
【0047】さらにまた、図1に示すように、コンデン
サ81と25の接続点とコイル63の間に、図9の実施
例における場合と同様にコンデンサ62を接続すること
もできる。このようにすると、サブ共振回路の共振電流
にもS字補正が加えられ、中間ピン歪の補正量を増強す
ることができる。
サ81と25の接続点とコイル63の間に、図9の実施
例における場合と同様にコンデンサ62を接続すること
もできる。このようにすると、サブ共振回路の共振電流
にもS字補正が加えられ、中間ピン歪の補正量を増強す
ることができる。
【0048】また、図1に示すように、S字補正用のコ
ンデンサ62を接続した場合においては、これと並列
に、ダンピング回路122を接続することができる。こ
の実施例の場合、コンデンサ114、抵抗115、コイ
ル116の直列回路によりダンピング回路122が構成
されている。このようにダンピング回路122を接続す
ると、上述したバー後振動を抑制することができる。ま
た、同様に、コンデンサ25に並列に、コンデンサ11
1、抵抗112、コイル113の直列回路からなるダン
ピング回路121を接続することもできる。このように
すると、ダンピング効果をより発揮することができる。
ンデンサ62を接続した場合においては、これと並列
に、ダンピング回路122を接続することができる。こ
の実施例の場合、コンデンサ114、抵抗115、コイ
ル116の直列回路によりダンピング回路122が構成
されている。このようにダンピング回路122を接続す
ると、上述したバー後振動を抑制することができる。ま
た、同様に、コンデンサ25に並列に、コンデンサ11
1、抵抗112、コイル113の直列回路からなるダン
ピング回路121を接続することもできる。このように
すると、ダンピング効果をより発揮することができる。
【0049】なお、図1の実施例において、コンデンサ
25は必要に応じて省略することもできる。この場合、
メイン共振回路における電源としての役目はコンデンサ
81が担うことになる。このようにすると、図1の実施
例における場合とほぼ同一の中間ピン補正量を有しなが
ら、素子数を減らすことができる。
25は必要に応じて省略することもできる。この場合、
メイン共振回路における電源としての役目はコンデンサ
81が担うことになる。このようにすると、図1の実施
例における場合とほぼ同一の中間ピン補正量を有しなが
ら、素子数を減らすことができる。
【0050】
【発明の効果】以上の如く本発明の偏向電流発生回路に
よれば、第2のスイッチング素子を水平偏向周期に対応
してスイッチング動作させるばかりでなく、垂直偏向周
期に対応して制御するようにし、かつ、第1の共振回路
と第2の共振回路に共通のコンデンサを接続するように
したので、電力消費の増大をもたらすことなく、中間ピ
ン歪を補正することが可能になる。また、第2の共振回
路にダンピング回路を接続するようにしたので、バー後
振動を抑制することができる。
よれば、第2のスイッチング素子を水平偏向周期に対応
してスイッチング動作させるばかりでなく、垂直偏向周
期に対応して制御するようにし、かつ、第1の共振回路
と第2の共振回路に共通のコンデンサを接続するように
したので、電力消費の増大をもたらすことなく、中間ピ
ン歪を補正することが可能になる。また、第2の共振回
路にダンピング回路を接続するようにしたので、バー後
振動を抑制することができる。
【図1】本発明の偏向電流発生回路の一実施例の構成を
示す回路図である。
示す回路図である。
【図2】図1の実施例の基礎となる回路の一実施例の構
成を示す回路図である。
成を示す回路図である。
【図3】図2の実施例の動作を説明するタイミングチャ
ートである。
ートである。
【図4】図1の実施例の基礎となる回路の第2の実施例
の構成を示す回路図である。
の構成を示す回路図である。
【図5】図4の実施例の動作を説明するタイミングチャ
ートである。
ートである。
【図6】図2および図4の実施例において適用可能なト
ランスの構成を示す回路図である。
ランスの構成を示す回路図である。
【図7】図1の実施例の基礎となる回路の第3の実施例
の構成を示す回路図である。
の構成を示す回路図である。
【図8】図2、図4および図7の実施例において電流I
32の直流成分が変動した場合の動作を説明するタイミン
グチャートである。
32の直流成分が変動した場合の動作を説明するタイミン
グチャートである。
【図9】図1の実施例の基礎となる回路の第4の実施例
の構成を示す回路図である。
の構成を示す回路図である。
【図10】図9の実施例におけるコイル63の動作を説
明する図である。
明する図である。
【図11】図1の実施例の基礎となる回路の第5の実施
例の構成を示す回路図である。
例の構成を示す回路図である。
【図12】従来の水平偏向回路の構成例を示すブロック
図である。
図である。
【図13】図12の例における水平偏向回路1の構成例
を示す回路図である。
を示す回路図である。
【図14】図13の動作を説明するタイミングチャート
である。
である。
【図15】図13の例における水平ピンの発生原理を説
明する図である。
明する図である。
【図16】水平ピンを補正する従来の偏向電流発生回路
の一例の構成を示す回路図である。
の一例の構成を示す回路図である。
【図17】図16の例の動作を説明する波形図である。
【図18】中間ピン歪を説明する図である。
【図19】バー後振動を説明する図である。
1 水平偏向回路 2 トランス 6 CRT 7 偏向ヨーク 22 NPNトランジスタ 23 ダイオード 24,25 コンデンサ 31 電源 32 コイル 33,34 スイッチ 35 コンデンサ 36 コイル 37 コンデンサ 38 コイル 39 電源 41 FET 71,72 制御回路 73 スイッチ 74 コンデンサ 61 2次コイル 62 コンデンサ 63 コイル 81 コンデンサ
Claims (1)
- 【請求項1】 水平偏向周期に対応してスイッチング動
作する第1のスイッチング素子と、 前記第1のスイッチング素子のスイッチング動作に対応
してリトレースパルスを発生するように、その1次巻線
が前記第1のスイッチング素子に接続されているトラン
スと、 前記第1のスイッチング素子のスイッチング動作に対応
して共振動作する第1の共振回路と、 水平偏向周期と垂直偏向周期の両方に対応してスイッチ
ング動作する第2のスイッチング素子と、 前記第2のスイッチング素子のスイッチング動作に対応
して共振動作するように、前記トランスの2次コイルと
前記第1の共振回路とに接続された第2の共振回路と、 前記第2の共振回路に接続されたダンピング回路とを備
えることを特徴とする偏向電流発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27653391A JPH0591360A (ja) | 1991-09-27 | 1991-09-27 | 偏向電流発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27653391A JPH0591360A (ja) | 1991-09-27 | 1991-09-27 | 偏向電流発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0591360A true JPH0591360A (ja) | 1993-04-09 |
Family
ID=17570801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27653391A Withdrawn JPH0591360A (ja) | 1991-09-27 | 1991-09-27 | 偏向電流発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0591360A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09233360A (ja) * | 1996-02-21 | 1997-09-05 | Victor Co Of Japan Ltd | 水平偏向高圧発生回路 |
US5939844A (en) * | 1996-05-13 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube |
-
1991
- 1991-09-27 JP JP27653391A patent/JPH0591360A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09233360A (ja) * | 1996-02-21 | 1997-09-05 | Victor Co Of Japan Ltd | 水平偏向高圧発生回路 |
US5939844A (en) * | 1996-05-13 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4516058A (en) | Linearity corrected horizontal deflection circuit | |
JPH0568178A (ja) | 偏向電流発生回路 | |
JPH0583578A (ja) | 偏向電流発生回路 | |
US4719394A (en) | Horizontal output circuit | |
JPH0591360A (ja) | 偏向電流発生回路 | |
EP1135927B1 (en) | Dynamic s-correction | |
JPH0583580A (ja) | スイツチ駆動回路 | |
JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
JP3370856B2 (ja) | ダイナミックフォーカス補正回路 | |
KR100190534B1 (ko) | 수평 편향 출력 회로(horizontal deflection output circuit) | |
JPH11355601A (ja) | 水平偏向回路 | |
JPH0583579A (ja) | スイツチ駆動回路 | |
JPH0583581A (ja) | スイツチ駆動回路 | |
JPH0583583A (ja) | スイツチ駆動回路 | |
JPH0583582A (ja) | スイツチ駆動回路 | |
JPH11127364A (ja) | 水平偏向回路 | |
GB2098424A (en) | Horizontal driver and linearity circuit | |
JP3231216B2 (ja) | ディスプレイ装置 | |
JPH11317884A (ja) | 水平偏向回路 | |
JP3389635B2 (ja) | 高圧発生回路 | |
JP2847751B2 (ja) | ダイオード変調補正回路におけるフライバックパルス幅切換回路 | |
JPS6012873A (ja) | テレビジヨン受信機の黒レベル補正回路 | |
JPH0795433A (ja) | 水平出力回路 | |
JP2000312299A (ja) | 水平直線性補正回路 | |
JPH0591359A (ja) | スイツチ駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |