JPH0583582A - スイツチ駆動回路 - Google Patents

スイツチ駆動回路

Info

Publication number
JPH0583582A
JPH0583582A JP27198091A JP27198091A JPH0583582A JP H0583582 A JPH0583582 A JP H0583582A JP 27198091 A JP27198091 A JP 27198091A JP 27198091 A JP27198091 A JP 27198091A JP H0583582 A JPH0583582 A JP H0583582A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
switch
coil
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27198091A
Other languages
English (en)
Inventor
Hitoshi Suzuki
仁 鈴木
Masami Matsugaseko
雅己 松ケ迫
Toshiyuki Ogura
敏之 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27198091A priority Critical patent/JPH0583582A/ja
Publication of JPH0583582A publication Critical patent/JPH0583582A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【目的】 ストレージタイムの変動による影響を軽減す
る。 【構成】 波形整形回路120で水平偏向周期に対応し
たフライバックパルスを波形整形する。微分回路121
で水平駆動パルスを微分する。波形整形回路120と微
分回路121の出力から、充放電制御信号生成回路12
2(比較器91)で充放電制御信号を生成する。この充
放電制御信号で充放電回路123の充放電を制御する。
充放電回路123で生成された鋸歯状波は比較回路12
4に入力され、垂直偏向周期で変化する基準信号レベル
と比較され、スイッチ駆動信号としてのPWM信号が生
成される。比較器99に供給される充放電回路123の
出力はクランプ回路127によりクランプされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばテレビジョン受
像機、モニタ装置などにおける偏向電流発生回路のスイ
ッチング素子を駆動する場合に用いて好適なスイッチ駆
動回路に関する。
【0002】
【従来の技術】図14は、テレビジョン受像機における
水平偏向回路とその近傍の回路の従来の構成例を示して
いる。水平偏向回路1には、電源3がフライバックトラ
ンス2の1次コイル2aを介して接続されている。トラ
ンス2の2次巻線2bには、ダイオード4とコンデンサ
5よりなる整流平滑回路が接続されている。水平偏向回
路1が出力する水平偏向電流は、画面6aを有するCR
T6の偏向ヨーク7に供給されるようになされている。
【0003】図15は、水平偏向回路1の内部の構成を
示している。この例においては、水平偏向回路1は、N
PNトランジスタ22と、ダイオード23と、コンデン
サ24よりなる並列回路に、偏向ヨーク7とコンデンサ
25の直列回路が並列に接続された構成となされてい
る。またこの例においては、トランス2に2次コイル2
cが設けられ、その出力がダイオード21により整流さ
れて出力されるようになされている。
【0004】次に、その動作について説明する。電源3
より出力された直流電圧がトランス2の1次コイル2a
を介してNPNトランジスタ22のコレクタに供給され
ている。このNPNトランジスタ22は、そのベースに
水平偏向周期に対応する信号が供給されてオンオフされ
る。その結果、NPNトランジスタ22のコレクタに
は、図16(b)に示すようなフライバックパルス(リ
トレースパルス)Vcpが発生される。
【0005】コンデンサ24と25および偏向ヨーク7
は共振回路を構成しており、NPNトランジスタ22の
スイッチング動作に対応して共振動作する。これによ
り、偏向ヨーク7には図16(a)に示すように、トレ
ース区間において直線的に増加し、リトレース区間にお
いて直線的に減少する、所謂鋸歯状波の偏向電流I7
流れる。これにより、CRT6の画面6a上において電
子ビームが水平方向に走査(偏向)されることになる。
【0006】また、フライバックパルス電圧Vcpは、
フライバックトランス2の2次コイル2cにより昇圧さ
れ、ダイオード21により整流されて高電圧Hvが発生
される。この高電圧HvはCRT6のアノードに供給さ
れる。また、2次コイル2bより出力された電圧がダイ
オード4により整流され、コンデンサ5により平滑され
て直流電圧Vcとされる。この電圧Vcは、CRT6の
フォーカス電圧、ヒーター電圧などとして用いられる。
【0007】ところで、図17(b)に示すように、電
子銃6bから画面6aまでの距離は、画面6aの中央に
おいて最も短く、画面6aの上端部あるいは下端部にお
いて最も長くなる。その結果、図17(a)に示すよう
に、いわゆる水平ピン(PIN)が発生する。この水平
ピンをそのままにしておくと、表示画像が歪むことにな
る。そこで、通常、水平偏向回路にはこの水平ピンを補
正する回路が付加されている。
【0008】図18は、特公昭57−39102号公報
に開示されている水平偏向回路の原理を示している。即
ち、この例においては、電源31より出力された直流電
圧がコイル32を介して、スイッチ33、コンデンサ2
4および水平偏向コイル7とコンデンサ25よりなる直
列回路からなる並列回路に供給されている。電源31と
コイル32は、図15における電源3とフライバックト
ランス2の1次巻線2aに対応している。また、スイッ
チ33はNPNトランジスタ22とダイオード23より
なる並列回路に対応している。
【0009】この例においては、このスイッチ33、コ
ンデンサ24、水平偏向コイル7とコンデンサ25の直
列回路よりなる並列回路(第1の並列回路)に、スイッ
チ34、コンデンサ35、およびコイル36とコンデン
サ37よりなる直列回路の並列回路(第2の並列回路)
が接続されている。そして、この第2の並列回路にコイ
ル38と電源39よりなる直列回路が並列に接続されて
いる。
【0010】即ち、この水平偏向回路は、第1の並列回
路に、それと同様に構成された第2の並列回路が接続さ
れた構成となされている。
【0011】水平ピンを補正するには、図19(a)に
示すように、垂直偏向周期に対応して、水平偏向コイル
7に印加されるリトレースパルス(コンデンサ24の端
子電圧V24)を、その略中央部(画面上においても中央
部)におけるレベルがその左右端部(画面上における上
下の端部)のレベルに較べて大きくなるように調整する
必要がある。この電圧V24とコンデンサ35の端子電圧
35を加算したリトレースパルスのレベルは、電源31
とリトレースパルスの幅により規定されているので、図
19(c)に示すように、一定となる。そこで、電圧V
35の値を、図19(b)に示すように、垂直偏向周期に
対応してその中央部(画面上の中央部)において値が小
さくなり、左右端部(画面上の上下端部)において大き
くなるように変化させることにより、端子電圧V24を、
その略中央部(画面上においても中央部)におけるレベ
ルがその左右端部(画面上における上下の端部)のレベ
ルに較べて大きくなるように調整することができる。
【0012】そこでこの例においては、スイッチ34を
スイッチ33と同一のタイミングでスイッチングさせる
ことにより、コンデンサ35とコイル38の接続点にリ
トレースパルスを発生させるとともに、電源39より出
力される電圧を図19(b)に示すように、垂直偏向周
期に対応してその中央部(画面上の中央部)において値
が小さくなり、左右端部(画面上の上下端部)において
大きくなるように変化させる。その結果、電圧V24が、
図19(a)に示すように、その略中央部(画面上にお
いても中央部)におけるレベルがその左右端部(画面上
における上下の端部)のレベルに較べて大きくなるよう
に変化し、水平ピンが補正されることになる。
【0013】この他、水平ピンを補正する方式として、
電源変調方式とPCT方式が知られている。電源変調方
式は、例えば図15において、電源3の電圧を垂直偏向
周期で変調するものである。また、PCT方式は、図1
5において、水平偏向コイル7に直列にトランスの2次
巻線を接続し、その1次巻線に垂直偏向電流を流すもの
である。
【0014】しかしながら、これらのいずれの方式も、
電圧Vcpが垂直偏向周期で変調を受けるので、トラン
ス2より取り出す各種の電圧も垂直偏向周期で変調を受
けることとなり、水平偏向回路と高圧発生回路を別個に
設けた、いわゆるセパレートタイプの回路においては応
用が可能であるが、両者を一体とした、いわゆるコンベ
ンショナルタイプの回路には用いることができない課題
を有している。その点、図18に示す方式は、コイル3
2をトランスの1次巻線として構成した場合において
も、その2次巻線より取り出す各種の電圧が垂直偏向周
期で変調を受けることがなく、セパレートタイプはもと
より、コンベンショナルタイプの水平偏向回路にも用い
ることができる。
【0015】
【発明が解決しようとする課題】しかしながら図18に
示す構成の回路は、スイッチ34、コンデンサ35、並
びにコイル36とコンデンサ37の直列回路よりなる第
2の並列回路に電流を供給する他、コイル38と電源3
9の直列回路にも電流を供給する必要があるため、消費
電力が大きくなる課題があった。
【0016】本発明はこのような状況に鑑みてなされた
ものであり、偏向電流発生回路において消費電力をより
少なくすることができるように、そのスイッチング素子
をストレージタイムによる影響を少なくして安定して駆
動できるようにするものである。
【0017】
【課題を解決するための手段】本発明のスイッチ駆動回
路は、水平偏向周期と垂直偏向周期に対応してスイッチ
ングするスイッチング素子としてのスイッチ73を駆動
するスイッチ駆動回路において、水平偏向周期に対応し
たフライバックパルスを波形整形する波形整形回路12
0と、水平偏向周期に対応した水平駆動パルスを微分す
る微分回路121と、波形整形回路120と微分回路1
21の出力より充放電制御信号を生成する充放電制御信
号生成回路122と、充放電制御信号に対応して充放電
する充放電回路123と、充放電回路123の出力と垂
直偏向周期に対応した基準レベルとを比較する比較回路
124と、比較回路124に供給される充放電回路12
3の出力を所定のレベルにクランプするクランプ回路1
27とを備えることを特徴とする。
【0018】
【作用】上記構成のスイッチ駆動回路においては、波形
整形回路120によりフライバックパルスが波形整形さ
れ、微分回路121により水平駆動パルスが微分され
る。充放電制御信号生成回路122は波形整形回路12
0と微分回路121の出力から充放電制御信号を生成
し、充放電回路123の充放電動作を制御する。充放電
回路123の出力は比較回路124に入力され、基準レ
ベルと比較される。充放電回路123の出力はまた、ク
ランプ回路127により所定のレベルにクランプされ
る。フライバックパルスは水平偏向周期に対応してお
り、基準レベルは垂直偏向周期に対応している。従っ
て、水平偏向周期と垂直偏向周期に対応したPWM信号
をストレージタイムの影響を受けることなく安定して生
成することができる。
【0019】
【実施例】図5は、本発明のスイッチ駆動回路を適用す
る偏向電流発生回路の一実施例の構成を示す回路図であ
り、図14、図15および図18における場合と対応す
る部分には同一の符号を付してある。この実施例におい
ては、スイッチ33、コンデンサ24、水平偏向コイル
7とコンデンサ25の直列回路よりなる並列回路に、ス
イッチ73とコンデンサ74の並列回路が直列に接続さ
れている。スイッチ33は、制御回路71により水平偏
向周期に対応してスイッチング制御されるようになされ
ており、スイッチ73は制御回路72により水平偏向周
期および垂直偏向周期に対応してスイッチング制御され
るようになされている。
【0020】次に、図6のタイミングチャートを参照し
てその動作を説明する。スイッチ33は制御回路71に
制御され、水平偏向のトレース区間の間オンされ、リト
レース区間の間オフされる(図6(b))。コイル32
を流れる鋸歯状波の電流I32(図6(a))は、スイッ
チ33がオンしているときスイッチ33を流れ、スイッ
チ33がオフしているときコンデンサ24を流れる。ス
イッチ73は制御回路72に制御され、スイッチ33が
オフしているリトレース区間内において所定の時間オフ
される(図6(e))。電流I32はスイッチ33と73
がオンしているとき、このスイッチ33と73を流れ、
スイッチ33と73が共にオフしている場合において
は、コンデンサ24と74を流れる。そして、スイッチ
33がオフし、スイッチ73がオンしている場合におい
ては、コンデンサ24とスイッチ73を流れることにな
る。スイッチ33がオフしている場合において、水平偏
向コイル7、コンデンサ25および24からなる共振回
路に鋸歯状波の電流I7が流れる。
【0021】コンデンサ24の容量は、コンデンサ74
の容量より小さい値に設定されている。従って、リトレ
ース期間の長さ(時間)Trは実質的にコンデンサ24
と25の容量、および水平偏向コイル7のインダクタン
スにより定まり、コンデンサ74を接続したとしても、
接続しない場合とほとんど同一の時間となる。コイル3
2と水平偏向コイル7の接続点と接地電位との間の電圧
Vcpは次式で求められることが知られている。 Vcp=E(1+(π/2)(Tt/Tr))・・・・・(1)
【0022】この電圧Vcpは、コンデンサ24の端子
電圧V24とコンデンサ74の端子電圧V74との和に等し
い。即ち、次式が成立する。 Vcp=V24+V74・・・・・(2)
【0023】偏向のためのエネルギーは、コンデンサ7
4を接続しない場合、 (1/2)C24Vcp2 であったものが、図5に示すようにコンデンサ74を接
続した場合においては、 (1/2)C2424 2 となる。V24はVcpより小さいから、コンデンサ74
を接続した場合においては、接続しない場合に較べ、偏
向電流I7が減少する。そこで、スイッチ73がオフし
ている期間(オンしている期間)を調整して電圧V74
調整すると、結果的に電圧V24を調整し、さらに偏向電
流I7を調整することができる。その結果、ラスタサイ
ズを調整することが可能となる。また、スイッチ73の
オフする期間を垂直偏向周期で調整することにより、左
右ピンを補正することができる。
【0024】このことを図6を参照してさらに説明する
と、スイッチ33がオフであるリトース区間においてコ
ンデンサ24には電流I32と電流I7の合成電流I
24(図6(c))が流れる。電流I32とI7はいずれも
鋸歯状波の電流であるため電流I2 4は図6(c)に示す
ようになる。例えば、スイッチ73をスイッチ33とま
ったく同じタイミングでオン、オフすると、電流I32
スイッチ73またはコンデンサ74を介してグラウンド
に流れるので、電流I74はスイッチ33(または73)
がオフの区間においてコンデンサ24を流れる電流と等
しくなる。
【0025】図6(e)に示すように、スイッチ73の
オフのタイミングをスイッチ33のオフのタイミング
(図6(b))より遅らせるようにすると、スイッチ3
3がオフでスイッチ73がオンの区間においては電流I
32はスイッチ73を流れるが、スイッチ33と73が共
にオフの区間においてはコンデンサ24と74を流れ
る。従って、電流I74は図6(f)において実線で示す
波形(電流I32を切り出した波形)となる。即ち、スイ
ッチ73のオフのタイミングを調整することにより、電
流I32を切り出す区間を変更、調整することができ、電
流I74は電流I32に対し、幅と高さが同じ割合で変化す
る相似形の電流波形となる。従って、コンデンサ24と
74に発生する電圧V24とV74(図6(d)および
(g))は、共振周波数が異なるが、ほぼ相似の電圧波
形となる。その結果、スイッチ73のオフのタイミング
を垂直偏向周期に対応して調整するようにすると、コン
デンサ74に流れる電流I74、従って、そこに発生する
電圧V74が変化し、結果的にコンデンサ24に発生する
電圧V24が変化する(図6(d)乃至(g))。
【0026】この場合、図18に示したコイル38と電
源39が省略された構成とされているため、そこにコイ
ル32からエネルギーを供給する必要がなくなり、その
分だけ消費されるエネルギーを少なくすることができ
る。
【0027】図7は、本発明のスイッチ駆動回路を適用
する偏向電流発生回路の第2の実施例の構成を示してい
る。この実施例においては、図5の実施例におけるスイ
ッチ33がNPNトランジスタ22とダイオード23の
並列回路により構成され、スイッチ73がFET41と
ダイオード42の並列回路により構成されている。その
他の構成は、図5における場合と同様である。
【0028】図8は、図7の実施例の動作を示すタイミ
ングチャートである。図8(a)に示すように、NPN
トランジスタ22がオフしている期間において同図
(c)に示すようにFET41をオフすると、コンデン
サ74の端子電圧V74は同図(d)に示すようになる。
コイル32と水平偏向ヨーク7の接続点のリトレースパ
ルス電圧Vcpは、図8(b)に示すように、同図
(d)に示すコンデンサ74の端子電圧V74と同図
(e)に示すコンデンサ24の端子電圧V24の和となっ
ている。そこでFET41がオフとなるタイミングを垂
直偏向周期に対応して調整することにより、コンデンサ
74の両端に発生するパルス電圧V74の周波数(幅)と
高さを調整することができる。ここで、周波数を高くす
るということは、図8(d)に示すパルスの幅を狭くす
ることを意味し、周波数を低くするということは、この
パルスの幅を広くすることを意味する。そして、パルス
の幅が狭くなるとこのパルスの高さが低くなり、幅を広
くするとパルスの高さが高くなる。その結果、電圧Vc
p(一定)から電圧V74を引いた電圧V24が図8(e)
に示すように変化することになる。
【0029】尚、図8においては、NPNトランジスタ
22とFET41のオフの期間のみを示しているが、ダ
イオード23と42のオンするタイミングは、それぞれ
電圧Vcpが0になったとき、または電圧V74が0にな
ったときに一致するものである。従って、NPNトラン
ジスタ22とダイオード23を1つのスイッチ33と
し、また、FET41とダイオード42を1つのスイッ
チ73としてみたときの動作は図6における場合と同様
となる。
【0030】図5および図7に示したコイル32は、図
9に示すようにフライバックトランス2の1次コイルと
して構成することができる。この場合、2次コイルとし
て51と54が設けられている。2次コイル51の出力
はダイオード52により整流され、抵抗53により分圧
されてフォーカス電圧として出力される。また、2次コ
イル54の出力は相互に逆極性のパルスとして出力され
ている。
【0031】図10は、偏向電流発生回路の第3の実施
例を示している。この実施例においては、図7に示した
実施例におけるNPNトランジスタ22のエミッタが接
地されている。その他の構成は、図7における場合と同
様である。このように構成した場合においても、図7に
示した場合と同様の動作を実行することができる。
【0032】ところで、図5、図7、図10に示した実
施例においては、例えば図11(a)に示すように、コ
イル32に流れる電流I32の直流成分が変動すると、同
図(b)に示すスイッチ73のスイッチング動作に対応
して同図(c)に示すように電流I74がコンデンサ74
に流れる。即ち、このとき直流成分が重畳された状態
(図11において右側に示した状態)においては、電流
74が非線形に変化し、コンデンサ74の端子電圧V74
が図11(d)に示すように変動する。このことは、コ
イル32に流れる電流I32が変動すると、ラスタサイズ
が変動することを意味する。従って、水平偏向回路と高
圧発生回路を別個に設けた、いわゆるセパレートタイプ
の回路においては応用が可能であるが、両者を一体とし
た、いわゆるコンベンショナルタイプの回路には不向き
となる。
【0033】図12は、このような観点からコンベンシ
ョナルタイプの回路においても用いることができるよう
にした偏向電流発生回路の一実施例である。この実施例
においては、トランス2がコイル32よりなる1次コイ
ルと、2次コイル61とにより構成されている。そし
て、2次コイル61はコイル63とコンデンサ62の直
列回路を介して、コンデンサ74とコンデンサ25の接
続点に接続されている。その他の構成は、図5および図
7に示した実施例における場合と同様に構成されてい
る。即ち、この実施例においては、水平偏向コイル7と
コンデンサ25および24よりなるメイン共振回路に対
して、2次コイル61、コイル63、コンデンサ62お
よびコンデンサ74よりなるサブ共振回路が接続された
構成となっている。
【0034】このように構成した場合、リトレース区間
の前半においてコンデンサ74、コンデンサ62、コイ
ル63、トランス2の2次コイル61の経路で電流が流
れ、リトレース区間の後半においては、その逆の経路で
コイル63に電流I63が流れる。
【0035】メイン共振回路におけるトレース区間の周
波数は、水平偏向コイル7のインダクタンスL7とコン
デンサ25の静電容量C25により規定され、リトレース
区間においてはL7とC25、およびコンデンサ24の静
電容量C24とにより規定される。また、サブ共振回路に
おいては、トレース区間はコンデンサ62の静電容量C
62とコイル63のインダクタンスM63(後述する)とに
より規定され、リトレース区間においてはM63とC62
コンデンサ74の静電容量C74により規定される(表1
参照)。
【表1】
【0036】メイン共振回路およびサブ共振回路におい
て、トレース区間の周波数fTはリトレース区間の周波
数fRより充分小さい値に設定される必要がある。即
ち、トレース区間はリトレース区間に較べて充分長い時
間に設定させる必要がある。これを実現するため、C62
はC74に較べて充分大きい値になるように設定される。
【0037】即ち、周波数fTとfRは次式で示される。 fT=1/(2π(M63621/2)・・・・・(3) fR=1/(2π(M6301/2)・・・・・(4) ここで、C0はコンデンサ62と74の直列合成容量で
あり、次式で示される。 C0=C6274/(C62+C74)・・・・・(5) また、M63はコイル63の本来のインダクタンスL63
はなく、その両端に印加される電圧に対応して規定され
るインダクタンスである。
【0038】即ち、図13に示すようにコイル63の一
方と他方の端子には、コンデンサ74の端子電圧V74
トランス2の2次コイル61の出力電圧V61とが印加さ
れる。その結果、サブ共振回路の共振動作に寄与するイ
ンダクタンスM63は次式で示される。 M63=L6374/(V74+V61)・・・・・(6)
【0039】コイル63の仮想接地点が両端の電圧V74
とV61の電圧値に対応して移動することになる。
【0040】ところで、fTはfRより充分小さいため、
次式が成立する。 1/(2π(M63621/2)<<1/(2π(M6301/2)・・・(7) 上式より次式が得られる。 M6362>>M630・・・・・(8) 上式を整理すると、次のようになる。 C62>>C0・・・・・(9) ここで、C62>>C74とすれば、C0の値はほとんどC74
で規定されるため、上式が満足される。
【0041】さらに、M63(L63)とC74の積に対応し
て周波数が決定されるため、M63(L63)はC74に対し
て充分な大きさに設定される必要がある。
【0042】また、コイル61はコイル63とコンデン
サ62を介してコンデンサ74に所定のバイアスを付与
するものであるから、コイル63からトランス2の2次
コイル61に流れる電流によりトランス2が大きな影響
を受けるようなことは防止する必要がある。そこで、2
次コイル61のインダクタンスL61は、コイル63のイ
ンダクタンスL63より充分大きい値に設定しておく必要
がある。
【0043】以上のように、トランス2の2次コイル6
1からコイル63、コンデンサ62を介してコンデンサ
74に電流I63をバイアスとして流しておくと、コンデ
ンサ74には定常状態において、I32とI63の合成電流
が流れることになる。そこで、電流I63を電流I32に較
べて充分大きい値に設定しておくと、電流I32がトラン
ス2の2次側の高圧付加の変動に対応して変化したとし
ても、コンデンサ74に流れる電流の変化量は相対的に
小さくて済む。従って、トランス2としてフライバック
トランスを用いることが可能となり、いわゆるコンベン
ショナルタイプの回路に適用することが可能になる。
【0044】なお、図12におけるコンデンサ62はコ
ンデンサ25とコンデンサ74の間に接続し、メイン共
振回路とサブ共振回路で共用するようにすることもでき
る。また、NPNトランジスタ22のエミッタは、図1
0における場合と同様に、接地することもできる。
【0045】また、以上の実施例においては、スイッチ
33をNPNトランジスタ22とダイオード23により
構成し、スイッチ73をFET41とダイオード42に
より構成するようにしたが、スイッチ33をFETとダ
イオードにより構成し、スイッチ73をトランジスタと
ダイオードにより構成することもできる。さらに、スイ
ッチ33と73の両方をトランジスタとダイオードによ
り構成したり、またはFETとダイオードにより構成す
ることもできる。また、FETを用いる場合は、その寄
生ダイオードを利用して、外付けのダイオードを省略す
ることもできる。一般的にFETを用いた方が、トラン
ジスタを用いた場合に較べ、ドライブを簡単にし、スイ
ッチング速度を速くすることができる。
【0046】上記した各実施例におけるスイッチ73
(FET41)を駆動するスイッチ駆動回路としての制
御回路72は、例えば図1に示すように構成することが
できる。この実施例は、トランス2により発生されるフ
ライバックパルスを波形整形する波形整形回路120、
図示せぬ水平駆動パルス生成回路により水平同期信号に
同期して生成される水平駆動(HD)パルスを微分する
微分回路121、波形整形回路120と微分回路121
の出力から充放電を制御する充放電制御信号を生成する
充放電制御信号生成回路122、充放電制御信号生成回
路122により生成された充放電制御信号により充放電
が制御される充放電回路123、充放電回路123の出
力を基準レベルと比較する比較回路124、コンデンサ
74の出力電圧をピーク整流し、基準レベルと合成して
比較回路124に帰還する帰還回路125、比較回路1
24の出力を図示せぬ回路に出力する出力回路126、
および比較回路126に供給される充放電回路123の
出力を所定のレベルにクランプするクランプ回路127
とにより構成されている。
【0047】波形整形回路120は、抵抗81、ツェナ
ーダイオード82により構成されている。微分回路12
1は、抵抗83,85,87,89,90、コンデンサ
84,88、NPNトランジスタ86により構成されて
いる。充放電制御信号生成回路122は、比較器91に
より構成されている。充放電回路123は、抵抗92,
94,95、PNPトランジスタ93、コンデンサ96
により構成されている。また、比較回路124は、コン
デンサ97、抵抗98,100、比較器99により構成
され、帰還回路125はダイオード101、コンデンサ
103、抵抗102により構成されている。出力回路1
26は、抵抗104,105、NPNトランジスタ10
6、PNPトランジスタ107により構成されている。
また、クランプ回路127はコンデンサ108、抵抗1
09、ダイオード110により構成されている。
【0048】次に、図2のタイミングチャートを参照し
てその動作について説明する。水平偏向周期に対応して
生成されるフライバックパルス(図2(a))のレベル
が所定の値以上になると、ツェナーダイオード82が導
通し、そのカソードは所定の電圧にクランプされる。従
って、ツェナーダイオード82のカソード電圧は図2
(b)に示すようになる。また、水平駆動パルス(図2
(c))はコンデンサ84と抵抗85よりなる微分素子
により微分され、NPNトランジスタ86によりその位
相が反転される(図2(d))。
【0049】比較器91はツェナーダイオード82の出
力(図2(b))とNPNトランジスタ86の出力(図
2(d))とを比較し、その出力は、前者が後者より大
きいとき論理H(または開放状態)に、小さいとき論理
Lに、それぞれ反転する(図2(e))。
【0050】PNPトランジスタ93はそのベースに抵
抗94と95により一定の電圧が印加されているため定
電流回路として機能し、比較器91が論理Hを出力した
とき、この定電流によりコンデンサ96が充電される。
また、比較器91が論理Lを出力したとき、コンデンサ
96の充電電荷は比較器91に吸収され、瞬時に放電さ
れる。その結果、コンデンサ96には、水平偏向周期で
鋸歯状波に変化する電圧(図2(f))が発生する。
【0051】ここで特筆すべきは、この鋸歯状波が同一
の水平偏向周期内のフライバックパルスを基準として生
成されていることである。すなわち、通常は、信号処理
の時間遅延のため、図3に示すように、1H(水平偏向
周期)前のフライバックパルスに同期して次の水平偏向
周期の鋸歯状波が生成されるのである。水平駆動パルス
(従って、それに同期して生成されるフライバックパル
ス)は、通常、その周波数を一定にするため、AFCの
サーボがかけられている。従って、1H前のフライバッ
クパルスと1H後のフライバックパルスとでは、時間軸
にずれがある。その結果、図3に示すように、1H前の
フライバックパルスに同期して次のHの鋸歯状波を生成
すると、このAFCによるノイズの影響を受けて、動作
が不安定になり易い。これに対して上記実施例のよう
に、同一のH内のフライバックパルスを基準として鋸歯
状波を生成すると、このAFCによる影響を軽減するこ
とができる。
【0052】コンデンサ96の電圧は直流阻止用のコン
デンサ97を介して比較器99の反転入力端子に供給さ
れる。この比較器99の非反転入力端子には抵抗100
を介して垂直偏向周期でパラボラ状にそのレベルが変化
する基準信号(図2g)が供給されている。図2におい
ては、その時間軸が水平偏向周期を基準としているた
め、図2gの基準信号は殆ど直線として表わされてい
る。
【0053】比較器99は反転入力端子の鋸歯状波信号
のレベルが、非反転入力端子の基準信号レベルより大き
いとき論理L、小さいとき論理Hを出力する(図2
(h))。基準レベル(図2g)は垂直偏向周期で変化
するため、この信号は、その論理Lのパルス幅が垂直偏
向周期で変化するPWM信号になる。このPWM信号は
NPNトランジスタ106とPNPトランジスタ107
を介して出力される。
【0054】また、スイッチ73のスイッチングに対応
してコンデンサ74に発生する電圧V74は、帰還回路1
25のダイオード101により整流され、コンデンサ1
03にそのピーク値が保持される。この保持電圧は抵抗
102を介して基準レベルと合成され、比較器99の非
反転入力端子に帰還される。従って、制御系に対して位
相遅れのないフィードバックをかけることができ、動作
を安定させることができる。
【0055】ところで、水平出力回路におけるトランジ
スタ(図示せず)のばらつき、温度特性、高圧負荷変動
などに起因して、図4(a),(b)に示すように、水
平駆動パルスの立上りエッジとフライバックパルスの立
上りエッジのタイミングの差で表わされるストレージタ
イムが変動すると、図4(c)に示すように、NPNト
ランジスタ86のコレクタより出力される反転微分信号
のエッジも変動する。これにより、クランプ回路127
が設けられていない場合、コンデンサ96の出力する鋸
歯状波電圧も図4(d)に示すように、その立ち上がり
のタイミングが変化する。その結果、図4eに示す基準
レベルが一定であったとしても、PWM信号のパルス幅
が変化することになる。
【0056】そこで、本実施例においては、充放電回路
123の抵抗94と95の接続点と比較器99の反転入
力端子との間に、クランプ回路127が接続されてい
る。抵抗94と95の接続点の電位は、所定の基準電位
を分圧した電位となっているため、一定の電位である。
その結果、比較器99の反転入力端子の最高電位は、こ
の一定の電位からダイオード110の電圧降下分だけ低
い電位にクランプされる。これにより、コンデンサ96
より比較器99の反転入力端子に供給される鋸歯状波電
圧は、図4(f)に示すように、ストレージタイムの変
化に対応して立ち上がりのタイミングはずれたとして
も、傾斜部の線の位置は一定となる。そこで、この傾斜
部の上方の範囲のみを使用するようにすれば、ストレー
ジタイムによる影響を受けないで済むことになる。
【0057】このようにして生成されるPWM信号によ
りFET41を駆動して、水平ピン歪を補正することが
できる。
【0058】
【発明の効果】以上の如く本発明のスイッチ駆動回路に
よれば、充放電回路より比較回路に供給される出力を所
定のレベルにクランプするようにしたので、ストレージ
タイムの変動による影響を軽減して、安定してPWM信
号を生成することができる。また、フライバックパルス
に同期して充放電を制御するので、スイッチングノイズ
が画面上に現われるのを防止することが可能となる。さ
らに、ダイナミックレンジの広いパルス幅の調整が可能
となる。
【図面の簡単な説明】
【図1】本発明のスイッチ駆動回路の一実施例の構成を
示す回路図である。
【図2】図1の実施例の動作を説明するタイミングチャ
ートである。
【図3】鋸歯状波が1H前のフライバックパルスを基準
として生成される様子を説明する図である。
【図4】図1の実施例におけるクランプ回路127の動
作を説明するタイミングチャートである。
【図5】本発明のスイッチ駆動回路を適用する偏向電流
発生回路の一実施例の構成を示す回路図である。
【図6】図5の実施例の動作を説明するタイミングチャ
ートである。
【図7】本発明のスイッチ駆動回路を適用する偏向電流
発生回路の第2の実施例の構成を示す回路図である。
【図8】図7の実施例の動作を説明するタイミングチャ
ートである。
【図9】図5および図7の実施例において適用可能なト
ランスの構成を示す回路図である。
【図10】本発明のスイッチ駆動回路を適用する偏向電
流発生回路の第3の実施例の構成を示す回路図である。
【図11】図5、図7および図10の実施例において電
流I32の直流成分が変動した場合の動作を説明するタイ
ミングチャートである。
【図12】本発明のスイッチ駆動回路を適用する偏向電
流発生回路の第4の実施例の構成を示す回路図である。
【図13】図12の実施例におけるコイル63の動作を
説明する図である。
【図14】従来の水平偏向回路の構成例を示すブロック
図である。
【図15】図14の例における水平偏向回路1の構成例
を示す回路図である。
【図16】図15の動作を説明するタイミングチャート
である。
【図17】図15の例における水平ピンの発生原理を説
明する図である。
【図18】水平ピンを補正する従来の偏向電流発生回路
の一例の構成を示す回路図である。
【図19】図18の例の動作を説明する波形図である。
【符号の説明】
1 水平偏向回路 2 トランス 6 CRT 7 偏向ヨーク 22 NPNトランジスタ 23 ダイオード 24,25 コンデンサ 31 電源 32 コイル 33,34 スイッチ 35 コンデンサ 36 コイル 37 コンデンサ 38 コイル 39 電源 41 FET 71,72 制御回路 73 スイッチ 74 コンデンサ 61 2次コイル 62 コンデンサ 63 コイル 120 波形整形回路 121 微分回路 122 充放電制御信号生成回路 123 充放電回路 124 比較回路 125 帰還回路 126 出力回路 127 クランプ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 水平偏向周期と垂直偏向周期に対応して
    スイッチングするスイッチング素子を駆動するスイッチ
    駆動回路において、 水平偏向周期に対応したフライバックパルスを波形整形
    する波形整形回路と、 水平偏向周期に対応した水平駆動パルスを微分する微分
    回路と、 前記波形整形回路と微分回路の出力より充放電制御信号
    を生成する充放電制御信号生成回路と、 前記充放電制御信号に対応して充放電する充放電回路
    と、 前記充放電回路の出力と垂直偏向周期に対応した基準レ
    ベルとを比較する比較回路と、 前記比較回路に供給される前記充放電回路の出力を所定
    のレベルにクランプするクランプ回路とを備えることを
    特徴とするスイッチ駆動回路。
JP27198091A 1991-09-24 1991-09-24 スイツチ駆動回路 Withdrawn JPH0583582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27198091A JPH0583582A (ja) 1991-09-24 1991-09-24 スイツチ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27198091A JPH0583582A (ja) 1991-09-24 1991-09-24 スイツチ駆動回路

Publications (1)

Publication Number Publication Date
JPH0583582A true JPH0583582A (ja) 1993-04-02

Family

ID=17507476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27198091A Withdrawn JPH0583582A (ja) 1991-09-24 1991-09-24 スイツチ駆動回路

Country Status (1)

Country Link
JP (1) JPH0583582A (ja)

Similar Documents

Publication Publication Date Title
US4516058A (en) Linearity corrected horizontal deflection circuit
US4733141A (en) Horizontal output circuit for correcting pin cushion distortion of a raster
JP2573940B2 (ja) 偏向装置
EP0528176B1 (en) Horizontal deflection stage linearity control device
US6124686A (en) Horizontal deflection circuit
JPH0568178A (ja) 偏向電流発生回路
US4719394A (en) Horizontal output circuit
JPH0583580A (ja) スイツチ駆動回路
JPH0583578A (ja) 偏向電流発生回路
JPH0583582A (ja) スイツチ駆動回路
JPH0583583A (ja) スイツチ駆動回路
EP1135927B1 (en) Dynamic s-correction
JPH0787353A (ja) 電磁集束型ダイナミックフォーカス回路
JPH0583581A (ja) スイツチ駆動回路
JPH0591360A (ja) 偏向電流発生回路
JPH0591358A (ja) スイツチ駆動回路
JPH0591359A (ja) スイツチ駆動回路
JPH0583579A (ja) スイツチ駆動回路
JPH11127364A (ja) 水平偏向回路
JP3840648B2 (ja) ビデオ表示装置
GB2098424A (en) Horizontal driver and linearity circuit
JP2002135615A (ja) フィードバック制御型容量性変圧機能を備えた偏向回路
WO1999062247A1 (fr) Circuit de deviation horizontale
US4503367A (en) Deflection circuit with linearity correction
JPH11317884A (ja) 水平偏向回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203