JPH09214799A

JPH09214799A - 高圧制御回路

Info

Publication number: JPH09214799A
Application number: JP4676396A
Authority: JP
Inventors: Shigeru Kashiwagi; 茂柏木; Yoji Hirosue; 庸治広末
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1996-02-08
Filing date: 1996-02-08
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】回路素子の特性に左右されることなく、極め
て簡単な回路構成で高圧を安定化制御することができる
高圧制御回路を提供する。【解決手段】帰線共振コンデンサ７，８は水平帰線時
間を定める。抵抗１１，１２は高圧ＨＶに比例した検知
電圧Ｅｒを得る。演算増幅器（比較器）１３は検知電圧
Ｅｒと基準電圧Ｅｓとを比較して電圧Ｅｏを得る。比較
器１８は帰線パルスであるフライバックトラス９の３次
巻線９ｃからの３次パルスＶｔと電圧Ｅｏとを比較して
スイッチパルスＶswを得る。このスイッチパルスＶswを
ＦＥＴ１７に入力し、帰線共振コンデンサ８を水平帰線
期間内でオンからオフへと切り換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受像管を使用した
ディスプレイ機器において、受像管の陽極に加える高圧
を制御する高圧制御回路の改良に係り、特に、簡単な回
路構成を用いて低損失で高圧を制御することができ、水
平偏向周波数が多種に渡るコンピュータのディスプレイ
機器にも好適な高圧制御回路に関する。

【０００２】

【従来の技術】図５は従来の高圧制御回路の一例を示す
回路図である。なお、この従来の高圧制御回路は、実公
平５−１４６０８号公報に記載の高圧レギュレータ回路
に相当するものである。図５において、水平励振トラン
ジスタ１のベースには、図示していない前段（発振段）
から水平偏向周期の発振パルスＶｈが供給され、これに
より水平励振トランジスタ１はオン・オフ動作する。水
平励振トランジスタ１のコレクタには励振パルスＶｄが
発生し、この励振パルスＶｄは励振トランス２に供給さ
れる。励振トランス２は励振パルスＶｄを変圧して水平
出力トランジスタ３のベース・エミッタ間に印加する。
水平出力トランジスタ３のコレクタには、ダンパーダイ
オード４，水平偏向コイル５とＳ字補正コンテンサ６と
の直列回路，帰線共振コンテンサ７と８との直列回路，
フライバックトランス９が接続されており、よく知られ
た水平偏向高圧発生回路を構成している。

【０００３】このような構成において、励振トランス２
の１次側及びフライバックトランス９の１次巻線９ａの
一端に直流電源電圧Ｅｂを加えると、周知の原理によ
り、水平偏向コイル５にはのこぎり波状の電流Ｉｙが流
れ、図示していない受像管の電子ビームを水平方向に偏
向する。また、水平出力トランジスタ３のコレクタには
水平帰線パルスＶｃが発生する。この水平帰線パルスＶ
ｃはフライバックトランス９の２次巻線９ｂで昇圧後、
高圧整流ダイオード１０により整流されて高圧ＨＶとな
り、受像管の陽極に導かれる。

【０００４】さらに、高圧ＨＶは抵抗１１，１２により
分圧され、検知電圧Ｅｒとして演算増幅器１３の非反転
入力端子に入力される。抵抗１１，１２は高圧ＨＶに比
例した検知電圧Ｅｒを得る検知回路として動作してい
る。演算増幅器１３の反転入力端子には、基準電圧Ｅｓ
が入力されており、演算増幅器１３は検知電圧Ｅｒと基
準電圧Ｅｓとを比較して直流電圧Ｅｏを出力する。この
電圧Ｅｏはパルス幅変調器（ＰＷＭ）１４に入力され、
ＰＷＭ１４より出力されるスイッチパルスＶswのパルス
幅ｔswを変化させる。スイッチパルスＶswは電子スイッ
チ１５をオン・オフ制御する。電子スイッチ１５にはダ
イオード１６と帰線共振コンテンサ８が並列に接続され
ている。

【０００５】ここで、以上説明した図５に示す高圧制御
回路の高圧制御動作について、図６を用いて説明する。
図６において、（Ａ）はＰＷＭ１４より出力されるスイ
ッチパルスＶswを示している。このスイッチパルスＶsw
のパルス幅ｔswは上記のように演算増幅器１３からの直
流電圧Ｅｏの値によって変化する。この電圧Ｅｏは、検
知電圧Ｅｒと基準電圧Ｅｓとを比較する比較器として動
作している演算増幅器１３の出力電圧であるが、ここで
は仮に、高圧ＨＶが低下して電圧Ｅｏが低下した場合
に、スイッチパルスＶswのパルス幅ｔswが狭まるように
構成されているものとする。

【０００６】図６において、（Ｂ）は水平出力トランジ
スタ３のコレクタに発生する水平帰線パルスＶｃを示し
ている。スイッチパルスＶswの後縁時点Ｔｂが必ず水平
帰線パルスＶｃのパルス期間、即ち、帰線時間ｔｒ内に
あるように、パルス幅ｔswが設定されているものとす
る。この時点Ｔｂで電子スイッチ１５がオンからオフに
切り換わる。すると、この時点からコンデンサ８の両端
には、図６の（Ｃ）に示すように、小パルスＶｍが発生
する。水平帰線パルスＶｃの始点から、時点Ｔｂの位置
で定まる小パルスＶｍの始点までの時間長をｔ１とする
と、この時間長ｔ１が短くなるほど電子スイッチ１５が
オフとなっている時間ｔ３が長くなる。電子スイッチ１
５がオフとなっている期間は、帰線共振コンテンサが７
と８との直列回路で形成されることになり、その合成容
量値が減少し、帰線時間ｔｒがその分短くなって水平帰
線パルスＶｃのピーク値が増加する。

【０００７】ここで、もし高圧ＨＶが低下して検知電圧
Ｅｒが基準電圧Ｅｓを割り込むと、まず電圧Ｅｏが低下
し、前述の通りスイッチパルスＶswのパルス幅ｔswが図
６の（Ａ）に破線で示すように短くなる。すると、水平
帰線パルスＶｃの始点Ｔｃから小パルスＶｍの始点まで
の時間長ｔ１が短くなり、小パルスＶｍの幅ｔ３が長く
なる。その結果、図６の（Ｃ）に破線で示すように、小
パルスＶｍの波高値が大きくなり、同時に水平帰線パル
スＶｃも大きくなるので、これを昇圧整流して得た高圧
ＨＶも上昇する。従って、最終的に、高圧ＨＶ低下の動
きは補償され、検知電圧Ｅｒが基準電圧Ｅｓに一致する
ように高圧ＨＶが安定化される。

【０００８】図６の（Ｄ），（Ｅ）には、図５中の電子
スイッチ１５に流れる電流Ｉ１と、ダイオード１６に流
れる電流Ｉ２をそれぞれ示している。電流Ｉ１はｔ４な
る期間だけ流れ、電流Ｉ２はｔ５なる期間だけ流れる。

【０００９】

【発明が解決しようとする課題】ところで、図５に示す
従来の高圧制御回路においては、ＰＷＭ１４のトリガ入
力ａとして加える波形が問題となる。このトリガ入力ａ
として加える波形としては、励振パルスＶｄや発振パル
スＶｈを使用することができる。この場合、スイッチパ
ルスＶswのトリガ点Ｔａは水平帰線パルスＶｃの始点Ｔ
ｃより前の比較的近い位置にあるので、時点Ｔｂの位置
が帰線時間ｔｒ内の適当な位置に入るようにパルス幅ｔ
swを定めるのは容易である。

【００１０】このトリガ点Ｔａから水平帰線パルスＶｃ
の始点Ｔｃまでの時間ｔ２は主として水平出力トランジ
スタ３のベース蓄積時間によって定まる。周知のよう
に、このベース蓄積時間は個々のトランジスタによって
その値にばらつきがあり、しかも周囲温度によって大き
く影響を受ける。従って、トリガ入力ａとして用いる励
振パルスＶｄや発振パルスＶｈと水平帰線パルスＶｃと
の位相がずれ、時点Ｔｂの位置がベース蓄積時間の違い
によって左右され、高圧安定化動作に支障を来すことと
なる。

【００１１】また、ＰＷＭ１４のトリガ入力ａに水平帰
線パルスＶｃの後縁を使うこともできる。この場合は、
スイッチパルスＶswのパルス幅ｔswが長くなって制御し
にくいという問題はあるものの、水平出力トランジスタ
３のベース蓄積時間の影響はなくなる。しかし、水平偏
向周波数が多種に渡る機器において、水平偏向周波数が
変わると時点Ｔｂの位置が帰線時間ｔｒ内に入らなくな
り、高圧安定化動作をしなくなる。従って、水平偏向周
波数が変わる度にＰＷＭ１４の回路定数を切り換えなけ
ればならず、その分、回路が複雑化する。ＰＷＭ１４の
回路構成は種々考えられるが、回路定数を切り換えない
単一水平偏向周波数の機器であっても、ＰＷＭ１４の回
路規模が大きく、問題となっていた。

【００１２】本発明はこのような問題点に鑑みなされた
ものであり、回路素子の特性に左右されることなく、極
めて簡単な回路構成で高圧を安定化制御することができ
る高圧制御回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、水平偏向高圧発生回路に
おける水平帰線時間を定める複数個の帰線共振コンデン
サと、前記水平偏向高圧発生回路の高圧出力に比例した
検知電圧を得る検知回路とを備え、前記検知電圧を用い
て前記高圧出力を安定化するよう制御する高圧制御回路
において、前記検知回路により得られた検知電圧と基準
電圧とを比較する第１の比較器と、前記第１の比較器の
出力電圧と水平帰線パルスとを比較する第２の比較器
と、前記第２の比較器の出力によって前記複数個の帰線
共振コンデンサの一部を水平帰線期間内でオンからオフ
へと切り換える電子スイッチとを設けて構成したことを
特徴とする高圧制御回路を提供するものである。

【００１４】

【発明の実施の形態】以下、本発明の高圧制御回路につ
いて、添付図面を参照して説明する。図１は本発明の高
圧制御回路の一実施例を示す回路図、図２は図１に示す
本発明の高圧制御回路の動作を説明するための波形図、
図３は本発明の高圧制御回路の他の実施例を示す回路
図、図４は図３に示す本発明の高圧制御回路の動作を説
明するための波形図である。図１及び図３において、図
５と同一部分には同一符号が付してある。

【００１５】図１において、水平励振トランジスタ１の
ベースには、図示していない前段（発振段）から水平偏
向周期の発振パルスＶｈが供給され、これにより水平励
振トランジスタ１はオン・オフ動作する。水平励振トラ
ンジスタ１のコレクタには励振パルスＶｄが発生し、こ
の励振パルスＶｄは励振トランス２に供給される。励振
トランス２は励振パルスＶｄを変圧して水平出力トラン
ジスタ３のベース・エミッタ間に印加する。水平出力ト
ランジスタ３のコレクタには、ダンパーダイオード４，
水平偏向コイル５とＳ字補正コンテンサ６との直列回
路，帰線共振コンテンサ７と８との直列回路，フライバ
ックトランス９が接続されており、よく知られた水平偏
向高圧発生回路を構成している。

【００１６】このような構成において、励振トランス２
の１次側及びフライバックトランス９の１次巻線９ａの
一端に直流電源電圧Ｅｂを加えると、周知の原理によ
り、水平偏向コイル５にはのこぎり波状の電流Ｉｙが流
れ、図示していない受像管の電子ビームを水平方向に偏
向する。また、水平出力トランジスタ３のコレクタには
水平帰線パルスＶｃが発生する。この水平帰線パルスＶ
ｃはフライバックトランス９の２次巻線９ｂで昇圧後、
高圧整流ダイオード１０により整流されて高圧ＨＶとな
り、受像管の陽極に導かれる。

【００１７】さらに、高圧ＨＶは抵抗１１，１２により
分圧され、検知電圧Ｅｒとして演算増幅器１３の非反転
入力端子に入力される。抵抗１１，１２は高圧ＨＶに比
例した検知電圧Ｅｒを得る検知回路として動作してい
る。演算増幅器１３の反転入力端子には、基準電圧Ｅｓ
が入力されており、演算増幅器１３は検知電圧Ｅｒと基
準電圧Ｅｓとを比較して直流電圧Ｅｏを出力する。図５
に示す従来の高圧制御回路では、スイッチパルスＶswを
生成するためのタイミングを設定するために、パルス幅
変調器１４を用いていたが、本発明では、パルス幅変調
器１４を用いず、水平帰線パルスＶｃ（もしくはそれと
相似の帰線パルス）を用いる。

【００１８】フライバックトランス９は、１次巻線９ａ
及び２次巻線９ｂの他に、３次パルスＶｔを得るための
３次巻線９ｃを備えている。なお、３次パルスＶｔも帰
線パルスである。３次巻線９ｃに発生した３次パルスＶ
ｔは第２の比較器１８の反転入力端子に入力される。比
較器１８の非反転入力端子には第１の比較器である演算
増幅器１３の出力である電圧Ｅｏが入力されており、第
２の比較器１８は３次パルスＶｔと電圧Ｅｏとを比較し
て、方形波のスイッチパルスＶswを出力する。このスイ
ッチパルスＶswはＦＥＴ１７に入力され、スイッチパル
スＶswのハイレベルの期間でＦＥＴ１７による電子スイ
ッチをオン（導通状態）とする。このＦＥＴ１７にはダ
イオード１６と帰線共振コンテンサ８が並列に接続され
ている。

【００１９】ここで、以上説明した図１に示す本発明の
高圧制御回路の高圧制御動作について、図２を用いて説
明する。図２において、（Ａ）はフライバックトランス
９の３次巻線９ｃより得られた３次パルスＶｔを示して
いる。この３次パルスＶｔは水平帰線パルスＶｃと相似
である。この図２の（Ａ）には、検知電圧Ｅｒと基準電
圧Ｅｓとの比較結果である電圧Ｅｏも一点鎖線にて示し
ている。この電圧Ｅｏは、高圧ＨＶが低下して検知電圧
Ｅｒが基準電圧Ｅｓを割り込むと急減する。

【００２０】３次パルスＶｔが電圧Ｅｏのレベルを越す
と、図２の（Ｂ）に示すように、その３次パルスＶｔが
電圧Ｅｏのレベルを越している期間ｔoff の部分でスイ
ッチパルスＶswがボトミングする。そして、この期間ｔ
off はＦＥＴ１７のソース・ドレイン間が遮断状態とな
り、他の期間は導通状態となる。この遮断期間ｔoff が
始まると同時に、ＦＥＴ１７のドレインには帰線共振波
形の一部である小パルスＶｍが発生する。そして、この
小パルスＶｍが再びゼロレベルを割り込もうとすると、
ダイオード１６が導通し、次の遮断期間ｔoff が始まる
までＦＥＴ１７のドレイン電圧はゼロとなる。

【００２１】もしここで、高圧ＨＶの負荷が増加する等
の原因によって高圧ＨＶが低下し、基準電圧Ｅｓとの比
較結果である電圧Ｅｏが低下したとする。すると、図２
の（Ｂ）に破線で示すように、期間ｔoff の幅が広が
り、図２の（Ｃ）に破線で示すように、ＦＥＴ１７のド
レインに発生する小パルスＶｍの波高値が大きくなる。
その結果、水平出力トランジスタ３のコレクタに発生す
る水平帰線パルスＶｃの波高値も大きくなる。これは、
高圧ＨＶを増加させる方向に働くので、結局、高圧ＨＶ
低下の動きは補償される。

【００２２】この図１に示す実施例では、図５に示す従
来例と比較して回路が簡単であるばかりでなく、水平偏
向周波数が他の値に切り換わって水平帰線パルスＶｃの
時間位置やそのパルス幅である帰線時間ｔｒが大幅に変
わっても、必ず電圧Ｅｏと３次パルスＶｔとの比較動作
が行われてスイッチパルスＶswを発生するので、高圧Ｈ
Ｖの安定化制御の動作は正常に行われる。従って、図１
に示す回路を、多岐の水平偏向周波数に対応するディス
プレイ機器に用いても全く問題ない。

【００２３】次に、図３に示す他の実施例について説明
する。図３において、図１と同一部分には同一符号が付
してあり、共通する部分の説明を省略することとする。
図３に示す実施例は、図１に示す構成に加えて、比較器
１８とＦＥＴ１７のゲート入力との間に定パルス回路１
９を設けたものである。図３において、比較器１８より
出力されたスイッチパルスＶswは定パルス回路１９に入
力され、定パルス回路１９は一定のパルス幅の方形波パ
ルスＶsw2 を出力する。この方形波パルスＶsw2 がスイ
ッチパルスとしてＦＥＴ１７に入力される。ＦＥＴ１７
はこのスイッチパルスＶsw2 に応じてソース・ドレイン
間のオン・オフが切り換えられる。

【００２４】ここで、以上説明した図３に示す本発明の
高圧制御回路の高圧制御動作について、図４を用いて説
明する。図４の（Ａ）に示すように、電圧Ｅｏと３次パ
ルスＶｔとを比較して、図４の（Ｂ）に示すように、ス
イッチパルスＶswを得ることは図２と同様である。従っ
て、スイッチパルスＶswの期間ｔoff は電圧Ｅｏの動
き、即ち、高圧ＨＶの動きに応じて変化する。スイッチ
パルスＶswを定パルス回路１９に加えると、定パルス回
路１９はスイッチパルスＶswの前縁でトリガされた図４
の（Ｃ）に示すスイッチパルスＶsw2を出力する。この
スイッチパルスＶsw2 は一定のパルス幅ｔoff2を有す
る。

【００２５】スイッチパルスＶsw2 は、図４の（Ｃ）に
示すように、電圧Ｅｏの変化に対してパルスの時間位置
（位相）だけ移動し、そのパルス幅ｔoff2は変わらな
い。定パルス回路１９は具体的には単安定マルチバイブ
レータ等を使用すればよい。なお、一定のパルス幅ｔof
f2の幅は帰線時間ｔｒの幅とほぼ同じかそれより広くし
ておく。

【００２６】このようにすると、パルス幅ｔoff2の後縁
が帰線時間ｔｒの終端より後になるように設定できる。
この時のＦＥＴ１７のドレイン電流Ｉ１は、図４の
（Ｅ）に示すように、帰線時間ｔｒの始点から小パルス
Ｖｍの始点までのｔ４の期間だけ流れる。また、ダイオ
ード１６の電流Ｉ２は、図４の（Ｆ）に示すように、小
パルスＶｍの終端から帰線時間ｔｒの終端までのｔ５の
期間に流れる。この期間ｔ５では、ＦＥＴ１７はスイッ
チパルスＶsw2 によってオフ状態となっているので、こ
の期間ｔ５にドレイン電流Ｉ１が流れることはない。

【００２７】これに対して、図１に示す構成の場合は、
図２の（Ｂ）に示すように、期間ｔ５ではスイッチパル
スＶswの期間ｔoff が終了しているので、ＦＥＴ１７の
ソース・ドレイン間はオン状態となっている。そのドレ
イン電流Ｉ１は、図２の（Ｄ）に示すように、期間ｔ５
でも逆方向に流れる。勿論、この期間ｔ５では、図２の
（Ｅ）に示すように、ダイオード１６に電流Ｉ２が流れ
るが、ダイオード１６のオン電圧があるため、どうして
もＦＥＴ１７には電流Ｉ２の一部が逆ドレイン電流とし
て流れてしまう。

【００２８】この電流Ｉ１のゼロ−ピーク値は、本来、
水平偏向コイル５に流れる電流Ｉｙのｐ−ｐ値のほぼ半
分という比較的大きな値である。また、ＦＥＴ１７は高
耐圧を必要とするので、オン抵抗が大きく、大電流を流
すと発熱に結び付く。期間ｔ４に流れる電流Ｉ１はやむ
を得ないが、期間ｔ５だけは全電流をダイオード１６に
流して、ＦＥＴ１７の損失を減らした方が信頼性におい
て好都合である。従って、このような点からして、図２
に示す実施例の方が図１に示す実施例よりも改良された
望ましい回路構成であると言うことができる。

【００２９】なお、図４の（Ｃ）に示すパルス幅ｔoff2
は、その終端が走査期間ｔｓの中に入っていれば、任意
に定めてよい。この走査期間ｔｓの間は帰線共振コンテ
ンサ７，８の両端電圧はほぼゼロなので、パルス幅ｔof
f2がどこで終わろうとも、動作には影響を及ぼさない。

【００３０】以上説明した図１及び図３に示す本実施例
では、電子スイッチとしてＦＥＴ１７を用いているが、
他の電子スイッチでも動作することは当然である。しか
し、回路設計上、電子スイッチとしてＦＥＴを用いるの
が最も好適である。また、本実施例では、複数個の帰線
共振コンデンサとして２つの帰線共振コンデンサ７，８
の直列回路としているが、３つ以上の直列回路としても
よく、あるいは、２つ以上の帰線共振コンデンサの並列
回路としてもよいことは当然である。本発明は図１及び
図３に示す本実施例に限定されることなく、本発明の要
旨を逸脱しない範囲において種々変更可能である。

【００３１】

【発明の効果】以上詳細に説明したように、本発明の高
圧制御回路は、高圧の検知回路により得られた検知電圧
と基準電圧とを比較する第１の比較器と、第１の比較器
の出力電圧と水平帰線パルスとを比較する第２の比較器
と、第２の比較器の出力によって複数個の帰線共振コン
デンサの一部を水平帰線期間内でオンからオフへと切り
換える電子スイッチとを設けて構成したので、回路素子
の特性に左右されることなく、極めて簡単な回路構成で
高圧を安定化制御することができる。また、回路損失が
少なく、多種の水平偏向周波数にも容易に対応できると
いう特長を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１に示す本発明の動作を説明するための波形
図である。

【図３】本発明の他の実施例を示す回路図である。

【図４】図３に示す本発明の動作を説明するための波形
図である。

【図５】従来例を示す回路図である。

【図６】従来例の動作を説明するための波形図である。

【符号の説明】

１水平励振トランジスタ２励振トランス３水平出力トランジスタ４ダンパーダイオード５水平偏向コイル６Ｓ字補正コンテンサ７，８帰線共振コンテンサ９フライバックトランス９ａ１次巻線９ｂ２次巻線９ｃ３次巻線１０高圧整流ダイオード１１，１２抵抗（検知回路）１３演算増幅器（第１の比較器）１６ダイオード１７ＦＥＴ（電子スイッチ）１８比較器（第２の比較器）１９定パルス回路（方形波発生器）Ｖｈ発振パルスＶｄ励振パルスＶｃ水平帰線パルスＶsw，Ｖsw2 スイッチパルス（方形波パルス）Ｖｍ小パルスＶｔ３次パルスＥｂ電源電圧Ｅｒ検知電圧Ｅｓ基準電圧ＨＶ高圧

Claims

【特許請求の範囲】

【請求項１】水平偏向高圧発生回路における水平帰線時
間を定める複数個の帰線共振コンデンサと、前記水平偏
向高圧発生回路の高圧出力に比例した検知電圧を得る検
知回路とを備え、前記検知電圧を用いて前記高圧出力を
安定化するよう制御する高圧制御回路において、前記検知回路により得られた検知電圧と基準電圧とを比
較する第１の比較器と、前記第１の比較器の出力電圧と水平帰線パルスとを比較
する第２の比較器と、前記第２の比較器の出力によって前記複数個の帰線共振
コンデンサの一部を水平帰線期間内でオンからオフへと
切り換える電子スイッチとを設けて構成したことを特徴
とする高圧制御回路。
【請求項２】前記第２の比較器の出力によってトリガさ
れ、水平帰線期間にほぼ等しいかもしくはそれ以上の長
さの一定幅を有する方形波パルスを発生する方形波発生
器を備え、この方形波発生器により発生された方形波パ
ルスによって前記電子スイッチをオン・オフさせること
を特徴とする請求項１記載の高圧制御回路。
【請求項３】前記水平帰線パルスは、前記水平偏向高圧
発生回路におけるフライバックトランスの巻線より得ら
れた帰線パルスであることを特徴とする請求項１または
２のいずれかに記載の高圧制御回路。