JPH0649111Y2 - フライバック型ｄｃ−ｄｃコンバータ - Google Patents
フライバック型ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH0649111Y2 JPH0649111Y2 JP1988047433U JP4743388U JPH0649111Y2 JP H0649111 Y2 JPH0649111 Y2 JP H0649111Y2 JP 1988047433 U JP1988047433 U JP 1988047433U JP 4743388 U JP4743388 U JP 4743388U JP H0649111 Y2 JPH0649111 Y2 JP H0649111Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- control signal
- pulse width
- converter
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は直流電圧を印加して所望の直流出力を得る、所
謂DC−DCコンバータに関し、特にフライバック型DC−DC
コンバータを対象とする。
謂DC−DCコンバータに関し、特にフライバック型DC−DC
コンバータを対象とする。
（従来の技術） 従来から知られているフライバック型DC−DCコンバータ
（以下単にコンバータともいう）を第３図及び第４図を
参照して説明する。これは、トランスTRの１次巻線N1に
直流電源Ｅを印加し、この１次巻線に接続されたスイッ
チング手段（ここではトランジスタ）Ｑにクロックパル
スCPを印加して断続制御を行ない、１次電圧出力V1を発
生し、このときに得られる２次巻線N2での電圧出力V2を
ダイオードＤを介して整流し、その整流出力をコンデン
サＣを介して平滑し負荷LDに供給するようになってい
る。このときの電圧V1，V2の波形は第４図に示すような
状態となり、トランジスタＱを流れる電流Icは前記電圧
が発生していない期間内に直線的に立上る鋸歯状の波形
Ic1となる。
（以下単にコンバータともいう）を第３図及び第４図を
参照して説明する。これは、トランスTRの１次巻線N1に
直流電源Ｅを印加し、この１次巻線に接続されたスイッ
チング手段（ここではトランジスタ）Ｑにクロックパル
スCPを印加して断続制御を行ない、１次電圧出力V1を発
生し、このときに得られる２次巻線N2での電圧出力V2を
ダイオードＤを介して整流し、その整流出力をコンデン
サＣを介して平滑し負荷LDに供給するようになってい
る。このときの電圧V1，V2の波形は第４図に示すような
状態となり、トランジスタＱを流れる電流Icは前記電圧
が発生していない期間内に直線的に立上る鋸歯状の波形
Ic1となる。
（考案が解決しようとする課題） しかしながら、このコンバータを動作させる初期段階
（スタートアップ時）にはトランジスタＱに急激に電流
が流れ、発熱を生じたり、多くのノイズが発生するとい
う問題がある。つまり、スタートアップ時にはトランス
TRの２次側に電圧が発生しこれによりダイオードＤを介
してコンデンサＣに充電電流IDが流れて充電を行うが、
コンデンサの両端間電圧が低いためダイオードＤはしば
らくの間導通状態を続けることとなり、その後充電電圧
が所定値に達した段階でオフになる。このようにダイオ
ードＤが導通状態となっている段階でスイッチング手段
たるトランジスタＱがオンになるとトランスの２次側が
短絡された状態で１次側のインダクタンスは著しく低く
なり急激に多くの電流が流れるような状態（第４図のIc
2）となる。このためトランジスタの発熱や、過大電流
による破壊あるいは急激変化によるスイッチングノイズ
が発生する。
（スタートアップ時）にはトランジスタＱに急激に電流
が流れ、発熱を生じたり、多くのノイズが発生するとい
う問題がある。つまり、スタートアップ時にはトランス
TRの２次側に電圧が発生しこれによりダイオードＤを介
してコンデンサＣに充電電流IDが流れて充電を行うが、
コンデンサの両端間電圧が低いためダイオードＤはしば
らくの間導通状態を続けることとなり、その後充電電圧
が所定値に達した段階でオフになる。このようにダイオ
ードＤが導通状態となっている段階でスイッチング手段
たるトランジスタＱがオンになるとトランスの２次側が
短絡された状態で１次側のインダクタンスは著しく低く
なり急激に多くの電流が流れるような状態（第４図のIc
2）となる。このためトランジスタの発熱や、過大電流
による破壊あるいは急激変化によるスイッチングノイズ
が発生する。
本考案は前記問題点を解決するためになされたものであ
り、スタートアップ時にスイッチング手段に急激に電流
が流れることを防止したフライバック型DC−DCコンバー
タを提供することを目的とする。
り、スタートアップ時にスイッチング手段に急激に電流
が流れることを防止したフライバック型DC−DCコンバー
タを提供することを目的とする。
［考案の構成］ （課題を解決するための手段） 前記目的を達成するために本考案は、１次巻線と２次巻
線を有するトランスの１次巻線に直流を印加し、この１
次巻線に接続されたスイッチング手段を断続制御し、前
記スイッチング手段がオフの期間に得られた２次巻線の
出力を整流平滑手段を介して直流出力として得るフライ
バック型DC−DCコンバータにおいて、前記スイッチング
手段を制御するパルス幅制御手段と、前記直流出力信号
を検出する出力検出手段と、この出力検出手段から得ら
れた検出出力の立上り特性に応じて出力電圧が変化する
ように動作する誤差増幅部が備えられ、この出力電圧を
前記パルス幅制御手段にパルス幅を制御する制御信号と
してフィードバックする起動制御信号発生手段と、この
起動制御信号発生手段と並列に設けられ前記出力検出手
段から得られた検出出力が所定値に達した段階で直流出
力を安定化する制御信号を発生し、この制御信号を前記
パルス幅制御手段にフィードバックする安定化制御信号
発生手段とを有することを特徴とするものである。
線を有するトランスの１次巻線に直流を印加し、この１
次巻線に接続されたスイッチング手段を断続制御し、前
記スイッチング手段がオフの期間に得られた２次巻線の
出力を整流平滑手段を介して直流出力として得るフライ
バック型DC−DCコンバータにおいて、前記スイッチング
手段を制御するパルス幅制御手段と、前記直流出力信号
を検出する出力検出手段と、この出力検出手段から得ら
れた検出出力の立上り特性に応じて出力電圧が変化する
ように動作する誤差増幅部が備えられ、この出力電圧を
前記パルス幅制御手段にパルス幅を制御する制御信号と
してフィードバックする起動制御信号発生手段と、この
起動制御信号発生手段と並列に設けられ前記出力検出手
段から得られた検出出力が所定値に達した段階で直流出
力を安定化する制御信号を発生し、この制御信号を前記
パルス幅制御手段にフィードバックする安定化制御信号
発生手段とを有することを特徴とするものである。
（作用） スタートアップ時の出力電圧の上昇状態に対応してスイ
ッチング手段の導通時間を順次長くなるようにフィード
バックするので急激に電流が流れることを防止できる。
ッチング手段の導通時間を順次長くなるようにフィード
バックするので急激に電流が流れることを防止できる。
（実施例） 以下実施例により本考案を具体的に説明する。第１図は
本考案の一実施例回路図である。このコンバータは三角
波パルスP1を発生する発振器１と、後述する制御信号に
より前記三角波パルスの所定レベルをクリッピングする
ことによって出力パルス幅を変化させて出力する比較増
幅器（コンパレータ）2Aからなるパルス幅制御手段２
と、直流電源Vccと接地端子間に設けられたプッシュプ
ル接続の２つのトランジスタQ2，Q3からなる増幅手段３
と、１次巻線N1の一端が前記直流電源Vccに接続され、
他端に前記増幅手段３の出力が抵抗R1を介して印加され
て制御されるスイッチング手段としてのFET（電界効果
型トランジスタ）Q1が接続され、２次巻線N2から出力を
得るようにしたトランスTRと、この２次巻線に接続され
たダイオードD1とコンデンサＣとからなる整流平滑手段
４とを基本構成とし、整流平滑出力V0を負荷LDに印加す
るようになっている。
本考案の一実施例回路図である。このコンバータは三角
波パルスP1を発生する発振器１と、後述する制御信号に
より前記三角波パルスの所定レベルをクリッピングする
ことによって出力パルス幅を変化させて出力する比較増
幅器（コンパレータ）2Aからなるパルス幅制御手段２
と、直流電源Vccと接地端子間に設けられたプッシュプ
ル接続の２つのトランジスタQ2，Q3からなる増幅手段３
と、１次巻線N1の一端が前記直流電源Vccに接続され、
他端に前記増幅手段３の出力が抵抗R1を介して印加され
て制御されるスイッチング手段としてのFET（電界効果
型トランジスタ）Q1が接続され、２次巻線N2から出力を
得るようにしたトランスTRと、この２次巻線に接続され
たダイオードD1とコンデンサＣとからなる整流平滑手段
４とを基本構成とし、整流平滑出力V0を負荷LDに印加す
るようになっている。
本考案では前記基本構成に加えて、前記出力V0を検出す
るための出力電圧検出手段（ブリーダ抵抗R2，R3からな
る）５を設け、また、この出力電圧検出手段５の出力点
と前記コンパレータ2Aの反転端子との間にダイオード
D2，抵抗R4，R5を備えた誤差増幅器6Aからなる起動制御
信号発生手段６を設けた。尚、同じく前記出力電圧検出
手段５の出力端と前記コンパレータ2Aとの間に設けられ
た、ダイオードD3，抵抗R6，R7を備えた誤差増幅器7Aは
安定化制御信号発生手段７である。
るための出力電圧検出手段（ブリーダ抵抗R2，R3からな
る）５を設け、また、この出力電圧検出手段５の出力点
と前記コンパレータ2Aの反転端子との間にダイオード
D2，抵抗R4，R5を備えた誤差増幅器6Aからなる起動制御
信号発生手段６を設けた。尚、同じく前記出力電圧検出
手段５の出力端と前記コンパレータ2Aとの間に設けられ
た、ダイオードD3，抵抗R6，R7を備えた誤差増幅器7Aは
安定化制御信号発生手段７である。
ここで、前記各制御信号発生手段6,7の関係について説
明する。起動制御信号発生手段６は、出力電圧V0及びそ
の検出電圧V5が所定のレベルに達する前の電圧上昇に応
じて低下する誤差出力V6を発生し、検出電圧V5が所定レ
ベルに到達した時点では出力がほぼ０となるようになっ
ている。これに対し、安定化制御信号発生手段７は前記
検出電圧V5が所定レベル以上となった状態で誤差出力V7
が増加するように動作し、この所定レベルの許容範囲内
で電圧変動があったときに出力電圧V0を安定化する誤差
出力を発生するようになっている。これは基準電圧E1の
値を設定することによって決めることができる。
明する。起動制御信号発生手段６は、出力電圧V0及びそ
の検出電圧V5が所定のレベルに達する前の電圧上昇に応
じて低下する誤差出力V6を発生し、検出電圧V5が所定レ
ベルに到達した時点では出力がほぼ０となるようになっ
ている。これに対し、安定化制御信号発生手段７は前記
検出電圧V5が所定レベル以上となった状態で誤差出力V7
が増加するように動作し、この所定レベルの許容範囲内
で電圧変動があったときに出力電圧V0を安定化する誤差
出力を発生するようになっている。これは基準電圧E1の
値を設定することによって決めることができる。
誤差出力V6，V7はダイオードD2，D3によって常に高いレ
ベルの方がコンパレータ2Aの反転入力側に入力されるよ
うになっている。
ベルの方がコンパレータ2Aの反転入力側に入力されるよ
うになっている。
次にこのコンバータの主要部の動作を第２図の動作波形
図を参照して説明する。先ず時刻t1が起動時、時刻t2が
所定の出力電圧出力V01となった時とする。検出電圧V5
は出力電圧V0の立上りに応じて順次増加して行く。この
ため起動制御信号発生手段６の制御信号出力V6も順次低
下する波形となる。発振器１からは連続する三角波パル
スP1が生じており、パルス幅制御手段２ではこの三角波
パルスP1を前記制御信号V6の変化に応じて順次a,b,c,d
の各レベルでクリッピングされることによって、パルス
幅が順次Pa,Pb,Pc,Pdの如くリニアに広くなって行く制
御パルスP2を出力する。この制御パルスによってFETQ1
が駆動されることになるので、スイッチング時の電流Ic
は順次増加して行く波形となる。
図を参照して説明する。先ず時刻t1が起動時、時刻t2が
所定の出力電圧出力V01となった時とする。検出電圧V5
は出力電圧V0の立上りに応じて順次増加して行く。この
ため起動制御信号発生手段６の制御信号出力V6も順次低
下する波形となる。発振器１からは連続する三角波パル
スP1が生じており、パルス幅制御手段２ではこの三角波
パルスP1を前記制御信号V6の変化に応じて順次a,b,c,d
の各レベルでクリッピングされることによって、パルス
幅が順次Pa,Pb,Pc,Pdの如くリニアに広くなって行く制
御パルスP2を出力する。この制御パルスによってFETQ1
が駆動されることになるので、スイッチング時の電流Ic
は順次増加して行く波形となる。
時刻t2では出力電圧V0が所定レベルになっているので起
動制御信号発生手段６の出力V6はほぼ０となり、その後
は、安定化制御信号発生手段７の出力V7によってのみ前
記パルス幅制御が行なわれる。
動制御信号発生手段６の出力V6はほぼ０となり、その後
は、安定化制御信号発生手段７の出力V7によってのみ前
記パルス幅制御が行なわれる。
尚、本考案は前記実施例に限定されることなく種々の変
形実施が可能である。例えば、パルス幅制御手段２はコ
ンパレータに限らず、クリッピング機能を有する回路で
あれば他のものであってもよい。
形実施が可能である。例えば、パルス幅制御手段２はコ
ンパレータに限らず、クリッピング機能を有する回路で
あれば他のものであってもよい。
また、スイッチング手段はFETに限らず、バイポーラト
ランジスタを用いたものであってもよい。
ランジスタを用いたものであってもよい。
更に、前記実施例では安定化制御信号発生手段を設けて
出力の安定化を図ったが、他の方法で出力の安定化が図
れるものにあっては特に設けなくてもよい。
出力の安定化を図ったが、他の方法で出力の安定化が図
れるものにあっては特に設けなくてもよい。
［考案の効果］ 以上詳述した本考案によれば、起動（スタートアップ）
時に出力電圧の立上りに応じてスイッチング制御用のパ
ルス幅を順次リニアに広くするようにしたのでスイッチ
ング手段に急激な電流が流れることはなく、したがって
不要な発熱やノイズは発生せず、またコンバータ出力の
立上り時間を不要に引き伸ばすことがない。更に、出力
安定化手段と兼用させることもできるので、かかる場合
には信頼性の高いコンバータを提供することができる。
時に出力電圧の立上りに応じてスイッチング制御用のパ
ルス幅を順次リニアに広くするようにしたのでスイッチ
ング手段に急激な電流が流れることはなく、したがって
不要な発熱やノイズは発生せず、またコンバータ出力の
立上り時間を不要に引き伸ばすことがない。更に、出力
安定化手段と兼用させることもできるので、かかる場合
には信頼性の高いコンバータを提供することができる。
第１図は本考案の一実施例を示す回路図、第２図は同上
の動作説明のための信号波形図、第３図は従来の装置の
回路図、第４図はその動作説明のための波形図である。 １…発振器、２…パルス幅制御手段、 ３…増幅手段、４…整流平滑手段、 ６…起動制御信号発生手段、 ７…安定化制御信号発生手段、 Q1…スイッチング手段、TR…トランス、 LD…負荷。
の動作説明のための信号波形図、第３図は従来の装置の
回路図、第４図はその動作説明のための波形図である。 １…発振器、２…パルス幅制御手段、 ３…増幅手段、４…整流平滑手段、 ６…起動制御信号発生手段、 ７…安定化制御信号発生手段、 Q1…スイッチング手段、TR…トランス、 LD…負荷。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−44070（ＪＰ，Ａ) 特開 昭62−144568（ＪＰ，Ａ) 特開 昭60−234462（ＪＰ，Ａ)
Claims (1)
- 【請求項１】１次巻線と２次巻線を有するトランスの１
次巻線に直流を印加し、この１次巻線に接続されたスイ
ッチング手段を断続制御し、前記スイッチング手段がオ
フの期間に得られた２次巻線の出力を整流平滑手段を介
して直流出力として得るフライバック型DC−DCコンバー
タにおいて、 前記スイッチング手段を制御するパルス幅制御手段と、 前記直流出力信号を検出する出力検出手段と、 この出力検出手段から得られた検出出力の立上り特性に
応じて出力電圧が変化するように動作する誤差増幅部が
備えられ、この出力電圧を前記パルス幅制御手段にパル
ス幅を制御する制御信号としてフィードバックする起動
制御信号発生手段と、 この起動制御信号発生手段と並列に設けられ前記出力検
出手段から得られた検出出力が所定値に達した段階で直
流出力を安定化する制御信号を発生し、この制御信号を
前記パルス幅制御手段にフィードバックする安定化制御
信号発生手段と、 を有することを特徴とするフライバック型DC−DCコンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988047433U JPH0649111Y2 (ja) | 1988-04-07 | 1988-04-07 | フライバック型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988047433U JPH0649111Y2 (ja) | 1988-04-07 | 1988-04-07 | フライバック型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01150484U JPH01150484U (ja) | 1989-10-18 |
| JPH0649111Y2 true JPH0649111Y2 (ja) | 1994-12-12 |
Family
ID=31273642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988047433U Expired - Lifetime JPH0649111Y2 (ja) | 1988-04-07 | 1988-04-07 | フライバック型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0649111Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60234462A (ja) * | 1984-05-02 | 1985-11-21 | Matsushita Electric Ind Co Ltd | スイツチング電源制御装置 |
| JPS6244070A (ja) * | 1985-08-20 | 1987-02-26 | Fujitsu Ltd | Ｄｃ−ｄｃコンバ−タの起動回路 |
| JPS62144568A (ja) * | 1985-12-18 | 1987-06-27 | Origin Electric Co Ltd | 電源回路の起動方法 |
-
1988
- 1988-04-07 JP JP1988047433U patent/JPH0649111Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01150484U (ja) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013584B2 (en) | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply | |
| JP3574394B2 (ja) | スイッチング電源装置 | |
| JP2739706B2 (ja) | Ａｃ−ｄｃコンバータ | |
| KR100206143B1 (ko) | 고역률 보상회로 | |
| US7026851B2 (en) | PWM controller having frequency jitter for power supplies | |
| JP3175227B2 (ja) | Ｄｃ／ｄｃ電圧変換装置 | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JP3691500B2 (ja) | スイッチング電源装置 | |
| US6369558B2 (en) | Switching regulator | |
| JP3474095B2 (ja) | スイッチング・レギュレータ | |
| JPH0649111Y2 (ja) | フライバック型ｄｃ−ｄｃコンバータ | |
| US6445168B2 (en) | Power output circuit having a pulse-width modulation mode and a permanently closed mode | |
| JP6654548B2 (ja) | スイッチング電源装置 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3375951B2 (ja) | スイッチングレギュレータ | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ | |
| KR100415187B1 (ko) | 고역률보상회로 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JPH0537664Y2 (ja) | ||
| JP4238546B2 (ja) | 電源装置 | |
| JP2560282B2 (ja) | 直流モ−タ用駆動装置 | |
| JP3057272B2 (ja) | スイッチング電源 | |
| JP2982930B2 (ja) | Ｄｃ／ｄｃコンバータ |