JPS6244070A - Ｄｃ−ｄｃコンバ−タの起動回路 - Google Patents
Ｄｃ−ｄｃコンバ−タの起動回路Info
- Publication number
- JPS6244070A JPS6244070A JP18220585A JP18220585A JPS6244070A JP S6244070 A JPS6244070 A JP S6244070A JP 18220585 A JP18220585 A JP 18220585A JP 18220585 A JP18220585 A JP 18220585A JP S6244070 A JPS6244070 A JP S6244070A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- converter
- voltage
- maximum duty
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＤＣ−ＤＣコンバータにおいて、出力電圧が予め定めら
れた値に達する迄、開閉素子を駆動する断続信号の最大
デユーティ比を所定値以下に制限する手段を設けること
により、最大デユーティ比の制限効果が確実で、小形且
つ経済的な起動回路を実現する。
れた値に達する迄、開閉素子を駆動する断続信号の最大
デユーティ比を所定値以下に制限する手段を設けること
により、最大デユーティ比の制限効果が確実で、小形且
つ経済的な起動回路を実現する。
本発明はＤＣ−ＤＣコンバータにおける起動回路の改良
に関する。
に関する。
例えば電子交換機においては、主電源として使用される
直流−４８ボルトの他に、電子回路を駆動する為に＋５
ボルト等の各種直流電圧が使用される。かかる各種直流
電圧を主電源から生成する為に、ＤＣ−ＤＣコンバータ
が広く採用されている。
直流−４８ボルトの他に、電子回路を駆動する為に＋５
ボルト等の各種直流電圧が使用される。かかる各種直流
電圧を主電源から生成する為に、ＤＣ−ＤＣコンバータ
が広く採用されている。
第４図は本発明の対象となるＤＣ−ＤＣコンバータの一
例を示す図である。
例を示す図である。
第４図において、変成器１の一次側には、主電源である
直流−４８ボルトが、トランジスタ２を介して入力され
る。トランジスタ２は電圧制御回路３から伝達される断
続信号Ｖｄにより、変成器１の一次側に流れる直流電流
を所定周期で断続する。その結果変成器１の二次側には
交流電圧が発生し、ダイオード４および５により整流さ
れ、塞流線輪６およびコンデンサ７により平滑化されて
、例えば直流＋５ボルトの出力電圧■０が出力される。
直流−４８ボルトが、トランジスタ２を介して入力され
る。トランジスタ２は電圧制御回路３から伝達される断
続信号Ｖｄにより、変成器１の一次側に流れる直流電流
を所定周期で断続する。その結果変成器１の二次側には
交流電圧が発生し、ダイオード４および５により整流さ
れ、塞流線輪６およびコンデンサ７により平滑化されて
、例えば直流＋５ボルトの出力電圧■０が出力される。
電圧制御回路３は出力電圧■０を監視し、断続信号Ｖｄ
のデユーティ比を制御して出力電圧■０を直流＋５ボル
トの許容範囲内に維持する。なおデユーティ比には許容
最大値が設けられている。
のデユーティ比を制御して出力電圧■０を直流＋５ボル
トの許容範囲内に維持する。なおデユーティ比には許容
最大値が設けられている。
ＤＣ−ＤＣコンバータが稼動中は、コンデンサ７は略＋
５ボルトに充電されているが、運転を停止している間は
、負荷等を経由して放電されている。かかる状態でＤＣ
−ＤＣコンバータを起動すると、変成器１の二次側が略
短絡状態にある為、デユーティ比を最大値迄上昇させる
と一次側には大電流が流れ、トランジスタ２を破壊する
恐れが生ずる。かかる障害の発生を防止する為に、ＤＣ
−ＤＣコンバータには、起動直後は断続信号Ｖｄのデユ
ーティ比を制限する起動回路（以後ソフトスタート回路
と称する）が設けられている。
５ボルトに充電されているが、運転を停止している間は
、負荷等を経由して放電されている。かかる状態でＤＣ
−ＤＣコンバータを起動すると、変成器１の二次側が略
短絡状態にある為、デユーティ比を最大値迄上昇させる
と一次側には大電流が流れ、トランジスタ２を破壊する
恐れが生ずる。かかる障害の発生を防止する為に、ＤＣ
−ＤＣコンバータには、起動直後は断続信号Ｖｄのデユ
ーティ比を制限する起動回路（以後ソフトスタート回路
と称する）が設けられている。
この種のソフトスタート回路は、動作が確実で、経済性
に優れていることが望まれる。
に優れていることが望まれる。
第５図は従来あるソフトスタート回路の一例を示す図で
あり、第６図は第５図における最大デユーティ比制限過
程を例示する図である。
あり、第６図は第５図における最大デユーティ比制限過
程を例示する図である。
第５図および第６図において、増幅器１ｏは入力される
ＤＣ−ＤＣコンバータの出力電圧ｖｏと基準電圧Ｖｓと
を比較し、両者の差に比例した誤差電圧Ｖｅを比較器１
１に伝達する。比較器１１は、鋸歯状波発振器１２から
供給される鋸歯状波電圧Ｖｔと誤差電圧Ｖｅとを比較し
、ｖｔ＞ｖｅとなる期間だけパルスを発生し、ゲート１
３を介して断続信号Ｖｄとして出力する。
ＤＣ−ＤＣコンバータの出力電圧ｖｏと基準電圧Ｖｓと
を比較し、両者の差に比例した誤差電圧Ｖｅを比較器１
１に伝達する。比較器１１は、鋸歯状波発振器１２から
供給される鋸歯状波電圧Ｖｔと誤差電圧Ｖｅとを比較し
、ｖｔ＞ｖｅとなる期間だけパルスを発生し、ゲート１
３を介して断続信号Ｖｄとして出力する。
一方比較器１４は、抵抗１５および１６の比により定ま
る分圧ｖｂを、鋸歯状波発振器１２がら供給される鋸歯
状波電圧Ｖｔと比較し、Ｖｔ＞Ｖｂとなる期間だけ最大
デユーティ比決定パルスＶｐを発生し、ゲート１３を導
通状態に設定する。
る分圧ｖｂを、鋸歯状波発振器１２がら供給される鋸歯
状波電圧Ｖｔと比較し、Ｖｔ＞Ｖｂとなる期間だけ最大
デユーティ比決定パルスＶｐを発生し、ゲート１３を導
通状態に設定する。
従ってゲート１３から出力される断続信号Ｖｄの最大デ
ユーティ比は、比較器１４が出、力する最大デユーティ
比決定パルスＶｐにより制限される。
ユーティ比は、比較器１４が出、力する最大デユーティ
比決定パルスＶｐにより制限される。
なおりＣ−ＤＣコンバータが運転休止状態にある場合に
は、当該ソフトスタート回路の回路電圧−ＶＣＣは遮断
され、コンデンサ１７は放電状態にある。かかる状態で
、ＤＣ−ＤＣコンバータを運転開始すると、当該ソフト
スタート回路の回路電圧ＶＣＣが印加される。当初コン
デンサ１７は放電状態にある為、分圧ｖｂは略回路電圧
Ｖｃｃに等しくなるが、コンデンサ１７が回路電圧ＶＣ
Ｃにより充電されるに伴い、分圧ｖｂは第６図に示す如
く徐々に低下し、遂に抵抗１５および１６の分圧比によ
り定まる定常値に達する。その間比較器１４が出力する
最大デユーティ比決定パルスＶｐＯ幅は、第６図に示す
如く徐々に増加し、遂に定常値に達する。その結果ＤＣ
−ＤＣＣ一式−タの起動直後は、最大デユーティ比は定
常値より大幅に制限されることとなり、過大電流による
破損から防止する。
は、当該ソフトスタート回路の回路電圧−ＶＣＣは遮断
され、コンデンサ１７は放電状態にある。かかる状態で
、ＤＣ−ＤＣコンバータを運転開始すると、当該ソフト
スタート回路の回路電圧ＶＣＣが印加される。当初コン
デンサ１７は放電状態にある為、分圧ｖｂは略回路電圧
Ｖｃｃに等しくなるが、コンデンサ１７が回路電圧ＶＣ
Ｃにより充電されるに伴い、分圧ｖｂは第６図に示す如
く徐々に低下し、遂に抵抗１５および１６の分圧比によ
り定まる定常値に達する。その間比較器１４が出力する
最大デユーティ比決定パルスＶｐＯ幅は、第６図に示す
如く徐々に増加し、遂に定常値に達する。その結果ＤＣ
−ＤＣＣ一式−タの起動直後は、最大デユーティ比は定
常値より大幅に制限されることとなり、過大電流による
破損から防止する。
以上の説明から明らかな如く、従来あるソフトスタート
回路においては、コンデンサ１７の充電により起動の際
の最大デユーティ比を制限していた。従って充分な制限
期間を得る為にはコンデンサ１７を大容量とする必要が
あり、当該ソフトスタート回路の小形化および経済化を
損なう恐れがある。また短時間の間に起動・停止を繰返
すと、コンデンサ１７が放電されぬ状態で起動されるこ
ととなり、充分最大デユーティ比が確実に制限されぬ恐
れがある。
回路においては、コンデンサ１７の充電により起動の際
の最大デユーティ比を制限していた。従って充分な制限
期間を得る為にはコンデンサ１７を大容量とする必要が
あり、当該ソフトスタート回路の小形化および経済化を
損なう恐れがある。また短時間の間に起動・停止を繰返
すと、コンデンサ１７が放電されぬ状態で起動されるこ
ととなり、充分最大デユーティ比が確実に制限されぬ恐
れがある。
Ｃ問題点を解決するための手段〕
第１図は本発明の原理を示す図である。
第１図においては、出力電圧を監視する手段１００と、
出力電圧が予め定められた値に達する迄、断続信号の最
大デユーティ比を予め定められた値以下に制限する手段
２００とが設けられている。
出力電圧が予め定められた値に達する迄、断続信号の最
大デユーティ比を予め定められた値以下に制限する手段
２００とが設けられている。
即ち本発明によれば、出力電圧が予め定められた値に達
する迄、断続信号の最大デユーティ比が予め定められた
値に制限される。出力電圧監視手段１００および最大デ
ユーティ比制限手段２００は比較的単純な論理回路で構
成可能である為、当該ソフトスタート回路の小形化およ
び経済化が促進され、また最大デエーティ比制限効果も
確実となる。
する迄、断続信号の最大デユーティ比が予め定められた
値に制限される。出力電圧監視手段１００および最大デ
ユーティ比制限手段２００は比較的単純な論理回路で構
成可能である為、当該ソフトスタート回路の小形化およ
び経済化が促進され、また最大デエーティ比制限効果も
確実となる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例によるソフトスタート回路を
示す図であり、第３図は第２図における最大デユーティ
比制限過程を例示する図である。なお、全図を通じて同
一符号は同一対象物を示す。
示す図であり、第３図は第２図における最大デユーティ
比制限過程を例示する図である。なお、全図を通じて同
一符号は同一対象物を示す。
また対象とするＤＣ−ＤＣコンバータは第４図に示す通
りとする。
りとする。
第２図においては、出力電圧監視手段１００および最大
デユーティ比制限手段２００として、抵抗２０乃至２２
、ダイオード２３およびトランジスタ２４が設けられて
いる。
デユーティ比制限手段２００として、抵抗２０乃至２２
、ダイオード２３およびトランジスタ２４が設けられて
いる。
第２図乃至第４図において、運転を休止していたＤＣ−
ＤＣコンバータが起動され、回路電圧■ｃｃが印加され
た直後は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏは回路
電圧Ｖｃｃからトランジスタ２４のペースエミッタ間電
圧ＶｌｌｔおよびダイオードＤ３の順方向電圧■、を差
引いた所定値■０°より低い値を呈している。かかる状
態では、トランジスタ２４は導通状態となり、抵抗１５
に並列に抵抗２２を接続する。かかる状態では、分圧ｖ
ｂは抵抗Ｒ１およびＲ２により定まる定常値より高い値
（Ｖｂ’）に設定される為、比較器１４が鋸歯状波電圧
Ｖｔとの比較の結果出力する最大デユーティ比決定パル
スＶｐＯ幅（Ｔｏ）は、定常値（Ｔ）に比し大幅に制限
される。その結果ソフトスタート回路から出力される断
続信号Ｖｄのデユーティ比は、最大デユーティ比より小
さい値に制限され、ＤＣ−ＤＣコンバータを破損から保
護する。
ＤＣコンバータが起動され、回路電圧■ｃｃが印加され
た直後は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏは回路
電圧Ｖｃｃからトランジスタ２４のペースエミッタ間電
圧ＶｌｌｔおよびダイオードＤ３の順方向電圧■、を差
引いた所定値■０°より低い値を呈している。かかる状
態では、トランジスタ２４は導通状態となり、抵抗１５
に並列に抵抗２２を接続する。かかる状態では、分圧ｖ
ｂは抵抗Ｒ１およびＲ２により定まる定常値より高い値
（Ｖｂ’）に設定される為、比較器１４が鋸歯状波電圧
Ｖｔとの比較の結果出力する最大デユーティ比決定パル
スＶｐＯ幅（Ｔｏ）は、定常値（Ｔ）に比し大幅に制限
される。その結果ソフトスタート回路から出力される断
続信号Ｖｄのデユーティ比は、最大デユーティ比より小
さい値に制限され、ＤＣ−ＤＣコンバータを破損から保
護する。
やがて出力電圧ｖＯが、前記所定値ｖＯ“に達すると、
トランジスタ２４は遮断状態となり、抵抗２２は抵抗１
５に並列接続され無くなる。かかる状態においては、分
圧ｖｂは抵抗１５および１６により定まる定常値となり
、比較器１４が出力する最大デユーティ比決定パルスＶ
ｐＯ幅も定常値（Ｔ）となる。以後ソフトスタート回路
から出力される断続信号Ｖｄは、最大デユーティ比以下
で自由に変化可能となる。
トランジスタ２４は遮断状態となり、抵抗２２は抵抗１
５に並列接続され無くなる。かかる状態においては、分
圧ｖｂは抵抗１５および１６により定まる定常値となり
、比較器１４が出力する最大デユーティ比決定パルスＶ
ｐＯ幅も定常値（Ｔ）となる。以後ソフトスタート回路
から出力される断続信号Ｖｄは、最大デユーティ比以下
で自由に変化可能となる。
以上の説明から明らかな如く、本実施例によれば、抵抗
２０乃至２２、ダイオード２３およびトランジスタ２４
から構成される出力電圧監視手段１００および最大デユ
ーティ比制限手段２００を設けることにより、出力電圧
■０が前記所定値■０°に達する迄は、断続信号Ｖｄの
最大デユーティ比が定常値に比し大幅に制限され、ＤＣ
−ＤＣコンバータの破損が防止可能となる。
２０乃至２２、ダイオード２３およびトランジスタ２４
から構成される出力電圧監視手段１００および最大デユ
ーティ比制限手段２００を設けることにより、出力電圧
■０が前記所定値■０°に達する迄は、断続信号Ｖｄの
最大デユーティ比が定常値に比し大幅に制限され、ＤＣ
−ＤＣコンバータの破損が防止可能となる。
なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えば最大デユーティ比決定パルスＶｐの制限程
度は図示されるものに限定されることは無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。また出力電圧監視手段１００および最大デ
ユーティ比制限手段２００の構成は図示されるものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。更に本発明
の対象とするＤＣ−ＤＣコンバータは図示されるものに
限定されぬことは言う迄も無い。
ぎず、例えば最大デユーティ比決定パルスＶｐの制限程
度は図示されるものに限定されることは無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。また出力電圧監視手段１００および最大デ
ユーティ比制限手段２００の構成は図示されるものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。更に本発明
の対象とするＤＣ−ＤＣコンバータは図示されるものに
限定されぬことは言う迄も無い。
以上、本発明によれば、前記ＤＣ−ＤＣコンバータにお
いて、比較的構成の簡易な出力電圧監視手段および最大
デユーティ比制限手段を設けることにより、出力電圧が
予め定められた値に達する迄、断続信号の最大デユーテ
ィ比が予め定められた値に制限され為、当該ソフトスタ
ート回路の小形化および経済化が促進され、また最大デ
ユーティ比制限効果も確実となる。
いて、比較的構成の簡易な出力電圧監視手段および最大
デユーティ比制限手段を設けることにより、出力電圧が
予め定められた値に達する迄、断続信号の最大デユーテ
ィ比が予め定められた値に制限され為、当該ソフトスタ
ート回路の小形化および経済化が促進され、また最大デ
ユーティ比制限効果も確実となる。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるソフトスタート回路を示す図、第３図は第２
図における最大デユーティ比制限過程を例示する図、第
４図は本発明の対象となるＤＣ−ＤＣコンバータの一例
を示す図、第５図は提示 来あるソフトスタート回路の一例を蕩す図であり、第６
図は第５図における最大デユーティ比制限過程を例示す
る図である。 図において、１は変成器、２および２４はトランジスタ
、３は電圧制御回路、４．５および２３はダイオード、
６は塞流線輪、７および１７はコンデンサ、１０は増幅
器、１１および１４は比較器、１２は鋸歯状波発振器、
１３はゲート、１５．１６．２０乃至２２は抵抗、Ｔお
よびＴｏはパルス幅、ｖｂおよびｖｂ’は分圧、Ｖｃｃ
は回路電圧、Ｖｄは断続信号、Ｖｅは誤差電圧、Ｖｐは
最大デユーティ比決定パルス、Ｖｔは鋸歯状波電圧、を
第 １１ 了 事斃ｇ日に工３ソつにスタート回足各 風 ２ 図 １２、図ＩＺＺ＋ ｔ１３第大−一丹イ比挑う哉ユＬ穫
票 ３ 記 ９ミ宋方５ソ７１−スタート回Ｓ訴 第 サ図
施例によるソフトスタート回路を示す図、第３図は第２
図における最大デユーティ比制限過程を例示する図、第
４図は本発明の対象となるＤＣ−ＤＣコンバータの一例
を示す図、第５図は提示 来あるソフトスタート回路の一例を蕩す図であり、第６
図は第５図における最大デユーティ比制限過程を例示す
る図である。 図において、１は変成器、２および２４はトランジスタ
、３は電圧制御回路、４．５および２３はダイオード、
６は塞流線輪、７および１７はコンデンサ、１０は増幅
器、１１および１４は比較器、１２は鋸歯状波発振器、
１３はゲート、１５．１６．２０乃至２２は抵抗、Ｔお
よびＴｏはパルス幅、ｖｂおよびｖｂ’は分圧、Ｖｃｃ
は回路電圧、Ｖｄは断続信号、Ｖｅは誤差電圧、Ｖｐは
最大デユーティ比決定パルス、Ｖｔは鋸歯状波電圧、を
第 １１ 了 事斃ｇ日に工３ソつにスタート回足各 風 ２ 図 １２、図ＩＺＺ＋ ｔ１３第大−一丹イ比挑う哉ユＬ穫
票 ３ 記 ９ミ宋方５ソ７１−スタート回Ｓ訴 第 サ図
Claims (1)
- 【特許請求の範囲】 変成器の一次側に流れる直流電流を開閉素子により断続
し、二次側に発生する交流電圧を整流・平滑して直流電
圧を出力するＤＣ−ＤＣコンバータにおいて、 前記出力電圧を監視する手段（１００）と、該出力電圧
が予め定められた値に達する迄、前記開閉素子を駆動す
る断続信号の最大デューティ比を予め定められた値以下
に制限する手段（２００）とを設けることを特徴とする
ＤＣ−ＤＣコンバータの起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18220585A JPS6244070A (ja) | 1985-08-20 | 1985-08-20 | Ｄｃ−ｄｃコンバ−タの起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18220585A JPS6244070A (ja) | 1985-08-20 | 1985-08-20 | Ｄｃ−ｄｃコンバ−タの起動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6244070A true JPS6244070A (ja) | 1987-02-26 |
Family
ID=16114191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18220585A Pending JPS6244070A (ja) | 1985-08-20 | 1985-08-20 | Ｄｃ−ｄｃコンバ−タの起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6244070A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01150484U (ja) * | 1988-04-07 | 1989-10-18 | ||
| JPH02224517A (ja) * | 1989-02-27 | 1990-09-06 | Yokogawa Electric Corp | 無安定発振回路およびスイッチング電源 |
| WO2006102929A1 (en) * | 2005-04-01 | 2006-10-05 | Freescale Semiconductor, Inc. | Dc-dc converter soft start circuit using duty cycle limiting |
| CN108616209A (zh) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | 一种数字电源占空比最大值的动态调节方法 |
-
1985
- 1985-08-20 JP JP18220585A patent/JPS6244070A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01150484U (ja) * | 1988-04-07 | 1989-10-18 | ||
| JPH02224517A (ja) * | 1989-02-27 | 1990-09-06 | Yokogawa Electric Corp | 無安定発振回路およびスイッチング電源 |
| WO2006102929A1 (en) * | 2005-04-01 | 2006-10-05 | Freescale Semiconductor, Inc. | Dc-dc converter soft start circuit using duty cycle limiting |
| CN108616209A (zh) * | 2018-04-17 | 2018-10-02 | 华南理工大学 | 一种数字电源占空比最大值的动态调节方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519165B2 (en) | Dc-to-dc converter | |
| JP3450929B2 (ja) | スイッチング電源装置 | |
| US6980444B2 (en) | Switching power supply | |
| EP0377538A2 (en) | Current mode switching regulator with programmed offtime | |
| US4984145A (en) | Circuit arrangement for free-running blocking-oscillator type switched power pack | |
| JP6860118B2 (ja) | 力率改善回路及び半導体装置 | |
| US4148097A (en) | DC to DC converter utilizing current control for voltage regulation | |
| JPS6244070A (ja) | Ｄｃ−ｄｃコンバ−タの起動回路 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3387271B2 (ja) | スイッチング電源制御回路 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP3905076B2 (ja) | 電源装置 | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPH0318430B2 (ja) | ||
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JPH0474929B2 (ja) | ||
| JPS62178171A (ja) | 高圧電源装置 | |
| JPH0545111Y2 (ja) | ||
| JP4143153B2 (ja) | Ｄｃ／ｄｃコンバータの制御装置 | |
| JPH0213548B2 (ja) | ||
| JPH01315259A (ja) | 直流変換器 | |
| JPH0357711B2 (ja) | ||
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JPH0517787B2 (ja) | ||
| JPH04125058A (ja) | 電源装置 |