JPH0517787B2 - - Google Patents
Info
- Publication number
- JPH0517787B2 JPH0517787B2 JP27053185A JP27053185A JPH0517787B2 JP H0517787 B2 JPH0517787 B2 JP H0517787B2 JP 27053185 A JP27053185 A JP 27053185A JP 27053185 A JP27053185 A JP 27053185A JP H0517787 B2 JPH0517787 B2 JP H0517787B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- voltage
- comparator
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003079 width control Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スイツチング電源用制御回路に関
し、特に、異常動作に伴う過負荷からスイツチン
グ制御素子等を保護することができるスイツチン
グ電源用制御回路に関するものである。
し、特に、異常動作に伴う過負荷からスイツチン
グ制御素子等を保護することができるスイツチン
グ電源用制御回路に関するものである。
スイツチングレギユレータは低消費電力のため
に電源装置として多用されている。しかし、実際
の使用にあつては、電源電圧を供給すべき負荷に
異常が発生したりすることがあるので、かかる状
態から特にスイツチング制御用素子の破損を防止
する必要がある。
に電源装置として多用されている。しかし、実際
の使用にあつては、電源電圧を供給すべき負荷に
異常が発生したりすることがあるので、かかる状
態から特にスイツチング制御用素子の破損を防止
する必要がある。
従来の技術
そのような保護を講じたスイツチング電源用制
御回路の従来例として第４図に示すようなものが
あつた。これをステツプダウン形スイツチング電
源に適用した例を第５図に示す。
御回路の従来例として第４図に示すようなものが
あつた。これをステツプダウン形スイツチング電
源に適用した例を第５図に示す。
第４図および第５図において、従来のスイツチ
ング電源用制御回路４０は、発振器（OSC）４
１、パルス幅制御コンパレータ４２、出力電圧制
御用増幅器４３、過電流保護用増幅器４４、電圧
加算器４５および出力トランジスタ４６が図示す
る如く接続されて成つている。
ング電源用制御回路４０は、発振器（OSC）４
１、パルス幅制御コンパレータ４２、出力電圧制
御用増幅器４３、過電流保護用増幅器４４、電圧
加算器４５および出力トランジスタ４６が図示す
る如く接続されて成つている。
制御回路４０の出力端子４７から出力されるス
イツチング制御電圧VCONをスイツチングトラン
ジスタ５１のベースに供給することにより、当該
トランジスタ５１がオン、オフし、入力電圧VIN
が断続される。この断続電圧は、フアリホイール
ダイオード５３を介して送られチヨークコイル５
５およびコンデンサ５７によつて平滑される。従
つて、両出力端子５９OUTおよび５９GNDに安定化
された直流出力電圧VOUTが生じ、負荷６１に供
給される。
イツチング制御電圧VCONをスイツチングトラン
ジスタ５１のベースに供給することにより、当該
トランジスタ５１がオン、オフし、入力電圧VIN
が断続される。この断続電圧は、フアリホイール
ダイオード５３を介して送られチヨークコイル５
５およびコンデンサ５７によつて平滑される。従
つて、両出力端子５９OUTおよび５９GNDに安定化
された直流出力電圧VOUTが生じ、負荷６１に供
給される。
いま、例えば負荷６１に異常が生じて短絡した
ものとすると、出力電流IOUTが増大してしまう。
ただ、この出力電源IOUTは電流検出用抵抗器６３
に流れているので、その両端に生じる電圧降下が
過電流保護用増幅器４４に印加されている。その
反転入力端子６５の電位が非反転入力端子６７よ
りも低下すると、当該増幅器４４の出力電圧V44
は上昇する。
ものとすると、出力電流IOUTが増大してしまう。
ただ、この出力電源IOUTは電流検出用抵抗器６３
に流れているので、その両端に生じる電圧降下が
過電流保護用増幅器４４に印加されている。その
反転入力端子６５の電位が非反転入力端子６７よ
りも低下すると、当該増幅器４４の出力電圧V44
は上昇する。
一方、出力電圧制御用増幅器４３は、安定化出
力電圧VOUTと基準電圧Vrとの差電圧の増幅出力
電圧V43を発生している。電圧加算器４５によ
り、この出力電圧V43に増幅器４４の出力電圧
V44が加算されて得らえる加算出力電圧V45は、
上昇することになる。この出力電圧V45はコンパ
レータ４２の反転入力端子に供給されているの
で、当該コンパレータ４２の出力電圧のパルス幅
は短くなる。それにより、スイツチング制御電圧
VCONのパルスデユーテイ比が小さくなり、スイ
ツチングトランジスタ５１のオン期間が短くな
る。その結果、安定化出力電圧VOUTが低下する
こととなり、過電流に対する保護機能が発揮され
る。
力電圧VOUTと基準電圧Vrとの差電圧の増幅出力
電圧V43を発生している。電圧加算器４５によ
り、この出力電圧V43に増幅器４４の出力電圧
V44が加算されて得らえる加算出力電圧V45は、
上昇することになる。この出力電圧V45はコンパ
レータ４２の反転入力端子に供給されているの
で、当該コンパレータ４２の出力電圧のパルス幅
は短くなる。それにより、スイツチング制御電圧
VCONのパルスデユーテイ比が小さくなり、スイ
ツチングトランジスタ５１のオン期間が短くな
る。その結果、安定化出力電圧VOUTが低下する
こととなり、過電流に対する保護機能が発揮され
る。
発明が解決しようとする問題点
しかしながら、上述した従来例にあつては、過
電流保護用増幅器４４を用いており、そのために
２つの入力端子６５および６７の２端子を余分に
必要とする。また、第５図に示すような適用装置
にあつても、電流検出用抵抗器６３および両調整
用抵抗器６９および７１を外部接続する必要があ
る。
電流保護用増幅器４４を用いており、そのために
２つの入力端子６５および６７の２端子を余分に
必要とする。また、第５図に示すような適用装置
にあつても、電流検出用抵抗器６３および両調整
用抵抗器６９および７１を外部接続する必要があ
る。
更に、抵抗器６３には正常時においても常時電
流が流れているので、その電力損失が伴うなどの
問題点があつた。
流が流れているので、その電力損失が伴うなどの
問題点があつた。
本発明は、このような問題点に鑑みて為された
ものであり、外部接続端子を多くせず且つ接続関
係が簡易であると共に、余分な電力消費のないス
イツチング電源用制御回路を提供することを目的
としている。
ものであり、外部接続端子を多くせず且つ接続関
係が簡易であると共に、余分な電力消費のないス
イツチング電源用制御回路を提供することを目的
としている。
問題点を解決するための手段
本発明によるスイツチング電源用制御回路は、
スイツチング電源の直流出力信号と該直流出力信
号の大きさを制御するための外部制御信号との比
較を行う信号比較器と、その信号比較器の出力と
発振器の出力信号を受けて出力パルス信号のパル
ス幅を制御するパルス幅制御コンパレータと、前
記信号比較器の出力信号の所定レベルに応じて時
間信号を発生する信号発生手段と、その時間信号
が所定レベルになると遮断信号を発生してスイツ
チング制御信号供給手段に供給する遮断信号発生
手段とを具備している。
スイツチング電源の直流出力信号と該直流出力信
号の大きさを制御するための外部制御信号との比
較を行う信号比較器と、その信号比較器の出力と
発振器の出力信号を受けて出力パルス信号のパル
ス幅を制御するパルス幅制御コンパレータと、前
記信号比較器の出力信号の所定レベルに応じて時
間信号を発生する信号発生手段と、その時間信号
が所定レベルになると遮断信号を発生してスイツ
チング制御信号供給手段に供給する遮断信号発生
手段とを具備している。
作 用
上記構成においては、パルス幅制御コンパレー
タによりパルス幅制御されて得られる出力パルス
信号が、スイツチング電源に制御パルスとして供
給される。このパルス幅制御は、スイツチング電
源の直流出力信号に応じた比較出力信号の大きさ
によつて行われる。比較出力信号が所定レベルと
なると、時間の経過に対して信号レベルの変化す
る時間信号が発生される。この時間信号が所定レ
ベルになると遮断信号が発生されて、スイツチン
グ制御信号供給手段において、出力パルス信号が
スイツチング電源には供給されなくなる。
タによりパルス幅制御されて得られる出力パルス
信号が、スイツチング電源に制御パルスとして供
給される。このパルス幅制御は、スイツチング電
源の直流出力信号に応じた比較出力信号の大きさ
によつて行われる。比較出力信号が所定レベルと
なると、時間の経過に対して信号レベルの変化す
る時間信号が発生される。この時間信号が所定レ
ベルになると遮断信号が発生されて、スイツチン
グ制御信号供給手段において、出力パルス信号が
スイツチング電源には供給されなくなる。
従つて、スイツチング電源への出力パルス信号
の遮断に因り、当該スイツチング電源は本来の機
能を果さなくなるので異常に対する保護が計られ
ることとなる。
の遮断に因り、当該スイツチング電源は本来の機
能を果さなくなるので異常に対する保護が計られ
ることとなる。
実施例
第１図に本発明の一実施例を示す。なお、第４
図に示す従来例の部分と同一又は対応する部分に
は同一参照番号を付いて、説明は省略する。ここ
で、最大デユーテイ設定用の入力端子１１に印加
される最大デユーテイ設定電圧VDUTがコンパレ
ータ４２の別な反転入力端子および電圧比較器１
３の反転入力端子にそれぞれ供給される。また、
この電圧比較器１３の非反転入力端子には、出力
電圧制御用増幅器４３の出力電圧V43とレベルシ
フト用の電池電圧VR1との合成電圧（V43＋VR1）
が供給される。
図に示す従来例の部分と同一又は対応する部分に
は同一参照番号を付いて、説明は省略する。ここ
で、最大デユーテイ設定用の入力端子１１に印加
される最大デユーテイ設定電圧VDUTがコンパレ
ータ４２の別な反転入力端子および電圧比較器１
３の反転入力端子にそれぞれ供給される。また、
この電圧比較器１３の非反転入力端子には、出力
電圧制御用増幅器４３の出力電圧V43とレベルシ
フト用の電池電圧VR1との合成電圧（V43＋VR1）
が供給される。
電圧比較器１３の出力電圧V13はトランジスタ
１５のベースに印加されるようになつており、当
該トランジスタ１５のエミツタは接地されて、コ
レクタには定電流源１７が接続されている。ま
た、このコレクタは、コンデンサＣが接続されて
いる出力端子１９およびＲ−Ｓフリツプフロツプ
２１のリセツト入力端子Ｒにそれぞれ接続されて
いる。このフリツプフロツプ２１のセツト入力端
子Ｓはプルアツプされており、そのＱ出力信号は
コンパレータ４２の出力電圧V42と共にアンドゲ
ート２３に供給されている。その論理積出力信号
である出力電圧V23が出力トランジスタ４６のベ
ースに供給される。
１５のベースに印加されるようになつており、当
該トランジスタ１５のエミツタは接地されて、コ
レクタには定電流源１７が接続されている。ま
た、このコレクタは、コンデンサＣが接続されて
いる出力端子１９およびＲ−Ｓフリツプフロツプ
２１のリセツト入力端子Ｒにそれぞれ接続されて
いる。このフリツプフロツプ２１のセツト入力端
子Ｓはプルアツプされており、そのＱ出力信号は
コンパレータ４２の出力電圧V42と共にアンドゲ
ート２３に供給されている。その論理積出力信号
である出力電圧V23が出力トランジスタ４６のベ
ースに供給される。
このように構成した本発明実施例の動作を、そ
の各部における信号波形を示す第２図ａ〜ｆを参
照しながら以下に説明する。
の各部における信号波形を示す第２図ａ〜ｆを参
照しながら以下に説明する。
先ず通常動作を見ておく。発振器４１から連続
的に発生されている三角波電圧V41が、出力電圧
制御用増幅器４３の出力電圧V43より“高”レベ
ルをとる期間に亘つて“高”レベルとなる出力電
圧V42をコンパレータ４２は発生する（第２図
ａ，ｂ参照）。従つて、電圧V42のパルス幅は電
圧V43の大きさによつて制御される。
的に発生されている三角波電圧V41が、出力電圧
制御用増幅器４３の出力電圧V43より“高”レベ
ルをとる期間に亘つて“高”レベルとなる出力電
圧V42をコンパレータ４２は発生する（第２図
ａ，ｂ参照）。従つて、電圧V42のパルス幅は電
圧V43の大きさによつて制御される。
Ｒ−Ｓフリツプフロツプ２１は通常セツト状態
になつているので、アンドゲート２３はコンパレ
ータ４２の出力電圧V42をそのまま通過させるの
で、これが出力トランジスタ４６で増幅されて、
第２図ｆに示すようなスイツチング制御電圧
VCONとなつて出力される。これを例えば第５図
に示すようなPNP形のスイツチングトランジス
タ５１に供給するならば、制御電圧VCONの“低”
レベルおよび“高”レベルでスイツチングトラン
ジスタは”オン”および“オフ”となる。
になつているので、アンドゲート２３はコンパレ
ータ４２の出力電圧V42をそのまま通過させるの
で、これが出力トランジスタ４６で増幅されて、
第２図ｆに示すようなスイツチング制御電圧
VCONとなつて出力される。これを例えば第５図
に示すようなPNP形のスイツチングトランジス
タ５１に供給するならば、制御電圧VCONの“低”
レベルおよび“高”レベルでスイツチングトラン
ジスタは”オン”および“オフ”となる。
スイツチング電源の安定化出力電圧VOUTおよ
びその大きさを制御するための電圧Vrが出力電
圧制御用増幅器４３の非反転入力端子および反転
入力端子に供給されるようになつている。
びその大きさを制御するための電圧Vrが出力電
圧制御用増幅器４３の非反転入力端子および反転
入力端子に供給されるようになつている。
電圧比較器１３は、最大デユーテイ設定用入力
端子１１に印加される最大デユーテイ設定電圧
VDUTと電圧（V43＋VR1）とを比較する。通常は、 VDUT＜（V43＋VR1） ……(1) となつているので、電圧比較器１３の出力電圧
V13は“高”レベルにある（第２図ｃ参照）。従
つて、トランジスタ１５はオン状態となつてお
り、端子１９は接地電位に維持され、コンデンサ
Ｃは充電されない。
端子１１に印加される最大デユーテイ設定電圧
VDUTと電圧（V43＋VR1）とを比較する。通常は、 VDUT＜（V43＋VR1） ……(1) となつているので、電圧比較器１３の出力電圧
V13は“高”レベルにある（第２図ｃ参照）。従
つて、トランジスタ１５はオン状態となつてお
り、端子１９は接地電位に維持され、コンデンサ
Ｃは充電されない。
次に、過負荷の異常状態となつた場合をみる。
通常動作を行つていた時点T1で過負荷になつ
たものとする。それに因り、安定化出力電圧
（VOUT）が帰還されている出力電圧制御用増幅器
４３の出力電圧V43が低下する。ここで、 VDUT＞（V43＋VR1） ……(2) の関係が成立するようになるまで出力電圧V43が
下ると、電圧比較器１３の出力電圧V13は低レベ
ルとなり、トランジスタ１５がオフとなる（時点
T2）。すると、定電流源１７の定電流は端子１９
に接続されたコンデンサＣの充電を開始する（第
２図ｃ，ｄ参照）。
たものとする。それに因り、安定化出力電圧
（VOUT）が帰還されている出力電圧制御用増幅器
４３の出力電圧V43が低下する。ここで、 VDUT＞（V43＋VR1） ……(2) の関係が成立するようになるまで出力電圧V43が
下ると、電圧比較器１３の出力電圧V13は低レベ
ルとなり、トランジスタ１５がオフとなる（時点
T2）。すると、定電流源１７の定電流は端子１９
に接続されたコンデンサＣの充電を開始する（第
２図ｃ，ｄ参照）。
このコンデンサＣの充電電圧VCは時間と共に
変化する積分電圧であり、該電圧VcがＲ−Ｓフ
リツプフロツプ２１の高レベル閾値電圧Vthを上
まわると（時点T3）、該フリツプフロツプ２１は
リセツトされる。これにより、フリツプフロツプ
２１のＱ出力信号は“低”レベルとなり（第２図
ｅ参照）、アンドゲート２３のゲーテイング動作
を禁止する。従つて、出力端子４７からスイツチ
ング制御電圧VCONのスイツチングトランジスタ
への供給が遮断されるので（第２図ｆ参照）、保
護が計られることとなる。
変化する積分電圧であり、該電圧VcがＲ−Ｓフ
リツプフロツプ２１の高レベル閾値電圧Vthを上
まわると（時点T3）、該フリツプフロツプ２１は
リセツトされる。これにより、フリツプフロツプ
２１のＱ出力信号は“低”レベルとなり（第２図
ｅ参照）、アンドゲート２３のゲーテイング動作
を禁止する。従つて、出力端子４７からスイツチ
ング制御電圧VCONのスイツチングトランジスタ
への供給が遮断されるので（第２図ｆ参照）、保
護が計られることとなる。
第３図は本発明の別実施例を示す。本実施例
は、所謂デユアルスイツチング電源用制御回路で
ある。ここで、同一構成の２つの制御回路３０Ａ
および３０Ｂのそれぞれ第１図に示したものと略
同様である。つまり、１つの発振器４１を共用し
ており、電圧比較器１３Ａおよび１３Ｂの両出力
電圧を１つのアンドゲート３１で論理積をとり、
その出力電圧31によつてコンデンサＣの充電を制
御するようにしている。この充電電圧VCによつ
て共通のＲ−Ｓフリツプフロツプ２１をリセツト
されると、その“低”レベルとなるＱ出力信号に
よつて両アンドゲート２３Ａおよび２３Ｂを共通
に非導通とさせる。従つて、過負荷などの異常状
態が発生すると、出力端子４７Ａおよび４７Ｂか
ら出力されていたデユアルのスイツチング制御電
圧VCONAおよびVCONBのスイツチングトランジスタ
（図示せず）への供給が遮断されることとなる。
それに因り、回路の保護が計られる。
は、所謂デユアルスイツチング電源用制御回路で
ある。ここで、同一構成の２つの制御回路３０Ａ
および３０Ｂのそれぞれ第１図に示したものと略
同様である。つまり、１つの発振器４１を共用し
ており、電圧比較器１３Ａおよび１３Ｂの両出力
電圧を１つのアンドゲート３１で論理積をとり、
その出力電圧31によつてコンデンサＣの充電を制
御するようにしている。この充電電圧VCによつ
て共通のＲ−Ｓフリツプフロツプ２１をリセツト
されると、その“低”レベルとなるＱ出力信号に
よつて両アンドゲート２３Ａおよび２３Ｂを共通
に非導通とさせる。従つて、過負荷などの異常状
態が発生すると、出力端子４７Ａおよび４７Ｂか
ら出力されていたデユアルのスイツチング制御電
圧VCONAおよびVCONBのスイツチングトランジスタ
（図示せず）への供給が遮断されることとなる。
それに因り、回路の保護が計られる。
このように構成することにより、スイツチング
制御回路としてわずかに１端子増すのみで保護機
能を持たせることができる。また、過電流保護の
ための特別な検出手段を講ずる必要がないため
に、スイツチング電源に適用する場合に外部接続
回路が極めて簡単となる。従来あつた電流検出用
抵抗器６３が不要となるため、不要な電力消費が
失くなるので、消費電力の点からして効率的とい
える。
制御回路としてわずかに１端子増すのみで保護機
能を持たせることができる。また、過電流保護の
ための特別な検出手段を講ずる必要がないため
に、スイツチング電源に適用する場合に外部接続
回路が極めて簡単となる。従来あつた電流検出用
抵抗器６３が不要となるため、不要な電力消費が
失くなるので、消費電力の点からして効率的とい
える。
更に、第３図に示すようにデユアルスイツチン
グ電源用制御回路を形成しても、保護機能を有す
る回路部は制御回路全体の中でわずかに１端子設
けるのみで実現できる。従つて、外部接続上極め
て構成簡単となる。
グ電源用制御回路を形成しても、保護機能を有す
る回路部は制御回路全体の中でわずかに１端子設
けるのみで実現できる。従つて、外部接続上極め
て構成簡単となる。
発明の効果
以上詳述した如く本発明によれば、外部接続端
子が少なく接続構成が簡易であり、無駄な消費電
力がなく且つ保護機能を有するスイツチング電源
用制御回路を実現することかできる。
子が少なく接続構成が簡易であり、無駄な消費電
力がなく且つ保護機能を有するスイツチング電源
用制御回路を実現することかできる。
第１図は本発明の一実施例によるスイツチング
電源用制御回路の構成を示すブロツク図である。
第２図ａ〜ｆは第１図の動作を説明するための各
部の信号波形図である。第３図は本発明の別実施
例を示す構成図である。第４図は従来例を示す構
成ブロツク図である。第５図は従来例を適用した
スイツチング電源の構成を示す結線図である。 （主な参照番号）、１３，１３Ａ，１３Ｂ……
電圧比較器、１７……定電流源、２１……Ｒ−Ｓ
フリツプフロツプ、２３，２３Ａ，２３Ｂ……ア
ンドゲート、４１……発振器、４２，４２Ａ，４
２Ｂ……パルス幅制御コンパレータ、４３，４３
Ａ，４３Ｂ……出力電圧制御用増幅器、４６，４
６Ａ，４６Ｂ……出力トランジスタ、５１……ス
イツチングトランジスタ、Ｃ……コンデンサ、
VOUT……安定化出力電圧。
電源用制御回路の構成を示すブロツク図である。
第２図ａ〜ｆは第１図の動作を説明するための各
部の信号波形図である。第３図は本発明の別実施
例を示す構成図である。第４図は従来例を示す構
成ブロツク図である。第５図は従来例を適用した
スイツチング電源の構成を示す結線図である。 （主な参照番号）、１３，１３Ａ，１３Ｂ……
電圧比較器、１７……定電流源、２１……Ｒ−Ｓ
フリツプフロツプ、２３，２３Ａ，２３Ｂ……ア
ンドゲート、４１……発振器、４２，４２Ａ，４
２Ｂ……パルス幅制御コンパレータ、４３，４３
Ａ，４３Ｂ……出力電圧制御用増幅器、４６，４
６Ａ，４６Ｂ……出力トランジスタ、５１……ス
イツチングトランジスタ、Ｃ……コンデンサ、
VOUT……安定化出力電圧。
Claims (1)
- 【特許請求の範囲】 １ 発振器と、 スイツチング電源の直流出力信号と該直流出力
信号の大きさを制御するための外部制御信号との
比較を行う信号比較器と、 前記発振器の出力信号と前記信号比較器の出力
を受けるパルス幅制御コンパレータと、 該コンパレータの出力パルス信号の通過を制御
してスイツチング電源に供給するスイツチング制
御信号供給手段と、 前記信号比較器の出力信号の所定レベルでオ
ン、オフする状態切換素子と、 該状態切換素子が一方の状態をとるときに時間
に対して信号レベルが変化する時間信号を発生す
る手段と、 前記時間信号が所定のレベルに達すると遮断信
号を発生して前記スイツチング制御信号供給手段
に供給する遮断信号発生手段と、 を有し、前記遮断信号が発生されると、前記スイ
ツチング制御信号供給手段は前記パルス幅制御コ
ンパレータからの出力パルス信号の通過を遮断す
るように構成したことを特徴とするスイツチング
電源用制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27053185A JPS62131759A (ja) | 1985-11-30 | 1985-11-30 | スイツチング電源用制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27053185A JPS62131759A (ja) | 1985-11-30 | 1985-11-30 | スイツチング電源用制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131759A JPS62131759A (ja) | 1987-06-15 |
| JPH0517787B2 true JPH0517787B2 (ja) | 1993-03-10 |
Family
ID=17487512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27053185A Granted JPS62131759A (ja) | 1985-11-30 | 1985-11-30 | スイツチング電源用制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131759A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496014B2 (ja) * | 2004-06-04 | 2010-07-07 | 株式会社日立ハイテクノロジーズ | 電圧源回路 |
| JP6075089B2 (ja) * | 2013-01-31 | 2017-02-08 | ミツミ電機株式会社 | スイッチング電源回路、スイッチング電源装置 |
-
1985
- 1985-11-30 JP JP27053185A patent/JPS62131759A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131759A (ja) | 1987-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157176A (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
| US4949028A (en) | Multiple voltage battery charge balancing and load protecting device | |
| JPH02223672A (ja) | 半導体電力装置における過度の熱散逸に対して電流制御及び防護を与えるユニットのための診断回路 | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| JPH0695830B2 (ja) | 直流―直流変換器 | |
| US5991175A (en) | Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same | |
| JPH0120808B2 (ja) | ||
| JPH0517787B2 (ja) | ||
| JPH09149631A (ja) | 電源装置 | |
| JPS61244269A (ja) | スイツチング電源 | |
| JPH0844444A (ja) | レギュレータ装置 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP3129811B2 (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路 | |
| KR200142710Y1 (ko) | 스위칭모드 전원 공급장치의 시간 지연회로 | |
| US5949275A (en) | Dual output voltage boost circuit | |
| JPH01270118A (ja) | 定電圧電源回路 | |
| JPH0441371Y2 (ja) | ||
| JP2811904B2 (ja) | 電源保護装置 | |
| JPS6244070A (ja) | Ｄｃ−ｄｃコンバ−タの起動回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| US3200322A (en) | Transistor switching circuit | |
| JPH06276734A (ja) | 過電流保護回路 | |
| KR100431336B1 (ko) | 히스테리시스형전압감시회로 | |
| JP2625687B2 (ja) | 電源回路 | |
| JPH0744248A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |