JPH0213548B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、例えば通信機器及び電子機器等の直
流安定化電源装置として使用され、パルス幅制御
された駆動パルスにより駆動トランスを介して一
対の主スイツチング素子を交互にオン、オフ制御
するスイツチング・レギユレータにおいて、この
一対のスイツチング素子の破損の一因となる駆動
パルス中のダブルパルスの発生を検出する回路に
関するものである。

(b) 技術の背景 この種のスイツチング・レギユレータに使用さ
れる駆動トランスは、電源容量に応じたものが使
用されなければならないが、外部からの雑音、そ
の他による過渡的な現象に対しても十分耐えるも
のでなければならない。

(c) 従来技術と問題点 従来のスイツチング・レギユレータの動作及び
ダブルパルス発生について、以下、図面を用いて
説明する。

第１図は従来例のスイツチング・レギユレータ
の回路図、第２図及び第３図は第１図の回路図各
部の動作波形図である。

第２図は正常動作時の波形であり、Ａの１、Ａ
の２、Ｂ〜Ｅは、第１図のａ−１，ａ−２，ｂ〜
ｅ各点の電圧波形、Ｆは駆動トランスＴ１に印加
される駆動パルス電圧Ｖ１、Ｇはトランジスタ
Tr５のコレクタ・エミツタ間の電圧Ｖ２を示す。

第３図はダブルパルス発生時の波形であり、Ａ
〜Ｃ，Ｆ，Ｇはそれぞれ第２図と同等点の電圧波
形を示す。

まず、正常な場合の動作を第１図と第２図によ
り説明すると、出力電圧Eoは、演算増幅器１に
おいて基準電圧Vrefと比較され、誤差増幅電圧
ａ−２として第２図Ａの２に示す電圧として比較
器２へ出力される。

比較器２は、この誤差増幅電圧ａ−２と、鋸歯
状発生器３よりの第２図Ａの１に示すような鋸歯
状波電圧ａ−１とを比較し、矩形波パルスを出力
する。

この矩形波パルスは、フリツプフロツプ回路４
とナンド回路５，６とにより分離されて、第２図
Ｂ，Ｃに示すような互いに半周期ずれたパルスと
なる。

この一対のパルスは、それぞれノツト回路７，
８において反転され、第２図Ｄ，Ｅに示すパルス
となり、駆動トランジスタTr３，Tr４のベース
に印加されることにより、交互にスイツチング動
作をする。

一方、ナンド回路５，６の出力パルスは、それ
ぞれがＬレベルの時に、トランジスタTr５のベ
ース電源としての電源電圧Vs１を抵抗Ｒ６及び
ダイオードＤ３，Ｄ４を介してトランジスタTr
５のベース電位をＬレベルに引き込み、第２図Ｇ
のトランジスタTr５のコレクタ・エミツタ間の
電圧Ｖ２で示すようにオン（0V）からオフ（Ｈ
レベル）とする。

駆動トランジスタTr３，Tr４のスイツチング
動作により、駆動トランスＴ１には、第２図Ｆに
示すような休止期間を挟んで正負の電源電圧Vcc
の駆動パルス電圧Ｖ１が印加され、二次捲線に誘
起された一対の駆動パルスにより抵抗Ｒ１，Ｒ２
を介して主トランジスタTr１，Tr２が交互にオ
ン、オフ制御される。

ハーフブリツジ型インバータ構成とした主トラ
ンジスタTr１，Tr２は、コンデンサＣ１，Ｃ２
を介して直流入力電圧Eiをスイツチング制御する
ことにより主トランスＴ２の一次捲線に矩形波交
流を印加し、二次捲線に誘起された電圧をダイオ
ードＤ１，Ｄ２、チヨークコイルＬ及びコンデン
サＣ３により整流平滑して安定化された直流出力
電圧Eoを負荷１０に供給する。

尚、第２図Ｆに示す駆動パルス電圧Ｖ１が0V
の時、駆動トランスＴ１の捲線Ｎは、全波整流回
路９を介して第２図ＧのトランジスタTr５のコ
レクタ・エミツタ間の電圧Ｖ２のようにトランジ
スタTr５のオンにより短絡状態（0V）であるた
め、この期間は主トランジスタTr１，Tr２の駆
動が禁止される。

以上が正常時の動作である。

ここで、第３図Ａの誤差増幅電圧２の〜に
示すような雑音が演算増幅器１の出力に重畳され
ると、点では鋸歯状波電圧１より高く、点で
は低くなり、点では再び高くなることになる。

このような状態になると、ナンド回路５，６の
出力は第３図Ｂ，Ｃに示すようなパルスとなり、
ナンド回路５の出力パルスは、１つ飛びの鋸歯状
波電圧毎に出力していたものが、２つの連続した
鋸歯状波電圧毎に出力される。

一方、ナンド回路６の出力パルスも２つの連続
した鋸歯状波電圧毎に出力されるようになるが、
この場合の雑音による第３図Ｃのに示すパルス
は、駆動可能な幅のパルスに比べ、その幅は非常
に狭いものであり、主トランジスタTr１，Tr２
は駆動できず、無視することができる。

このようなパルスにより駆動トランジスタTr
３，Tr４をスイツチングすると駆動トランスＴ
１に印加される駆動パルス電圧Ｖ１は、第３図Ｆ
に示すようになり、に示すパルスは極めて細幅
であり駆動トランスＴ１の磁束をリセツトするこ
とができず、、に示す同極性の連続したパル
スの電流により駆動トランスＴ１は偏励磁される
ことになる。

この、に示す同極性の連続したパルスをダ
ブルパルスと呼び、このダブルパルスにより駆動
トランスＴ１が偏励磁されて飽和すると、主トラ
ンジスタTr１，Tr２に大電流が流れて破損する
原因となる。

これを防ぐためには、駆動トランスＴ１を大型
化して容量を大きくし、偏励磁しにくくすること
が考えられるが、このような異常時のために駆動
トランスＴ１を大型化することは不経済であり、
また電源装置の小型化に逆行することになる。

尚、ダブルパルス発生時のトランジスタTr５
のコレクタ・エミツタ間の電圧Ｖ２は、第３図Ｇ
に示すようになる。

このような主スイツチング素子の破損等の原因
となるダブルパルス発生は、この発生を検出でき
れば、スイツチング動作を停止すること等により
スイツチング・レギユレータの致命的な破損を防
止できるものであり、このダブルパルスの発生を
検出することが強く要望されている。

(d) 発明の目的 本発明は、上記の要望に鑑み、スイツチング・
レギユレータにおけるダブルパルス発生検出回路
の提供を目的とするものである。

(e) 発明の構成 上記の目的は、休止期間を挟んで交互に正負両
極性の幅制御されたパルスで構成された駆動パル
スにより駆動トランスを介して一対の主スイツチ
ング素子を交互にオン、オフ制御して出力電圧を
安定化するパルス幅制御方式のスイツチング・レ
ギユレータにおいて、前記駆動パルスが印加さ
れ、この駆動パルス中の一方の極性で駆動可能な
幅の１個のパルスによる電流で飽和領域まで達す
る飽和トランスと、この飽和トランスの出力に接
続され、出力のパルス中の少なくとも１個のパル
スの欠落を検出して検出信号を発生するパルス検
出回路とを具備し、駆動パルス中の同極性のパル
スが連続するダブルパルスの発生を検出すること
を特徴とするダブルパルス発生検出回路によつて
達成される。

即ち、この飽和トランスは駆動パルスの一方の
極性で駆動可能な幅の１個のパルスによる電流で
飽和領域まで達するので、ダブルパルス発生時に
は先のパルスにより飽和トランスに流れた電流と
同極性の電流が、後のパルスで流れても飽和トラ
ンスは既に飽和しており、飽和トランスの出力捲
線にはパルスが出力されない点に着目してダブル
パルス発生を検出するようにしたものである。

(f) 発明の実施例 以下、本発明の一実施例について図に従つて説
明する。

第４図の本発明の実施例のスイツチング・レギ
ユレータの回路図、第５図はダブルパルス発生時
の第４図の回路図各部の動作波形図であり、第５
図のＡはトランジスタTr５のコレクタ・エミツ
タ間の電圧Ｖ２、Ｂは駆動トランスＴ１に印加さ
れる駆動パルス電圧Ｖ１、Ｃは全波整流回路１１
の出力電圧Ｖ３、ＤはトランジスタTr７のコレ
クタ・エミツタ間の電圧Ｖ４を示すものである。

第４図は本発明の実施例の回路図において第１
図の従来の回路図と異なる点は、駆動トランジス
タTr３，Tr４のコレクタ間に、飽和トランスＴ
３を電流制限用の抵抗Ｒ３を介して接続し、この
飽和トランスＴ３の出力パルスを全波整流回路１
１にて全波整流し、この整流されたパルス電圧を
ダイオードＤ５を介してトランジスタTr７のベ
ースに印加し、また主トランジスタTr１，Tr２
の駆動禁止期間を設定するトランジスタTr５の
コレクタ電圧をトランジスタTr６のベースに印
加し、このトランジスタTr６のコレクタ電圧を
ダイオードＤ６を介してトランジスタTr７のベ
ースに印加し、トランジスタTr７のコレクタ電
圧を出力としてダブルパルスを検出するようにし
たダブルパルス発生検出回路を付加した点であ
る。

尚、電源電圧Vs２はトランジスタの動作電源
として、抵抗Ｒ４，Ｒ５を介してトランジスタ
Tr６，Tr７のコレクタに印加するものである。

このような構成のダブルパルス発生検出回路は
正常動作時においては、先に説明したようにトラ
ンジスタTr５のコレクタ・エミツタ間の電圧Ｖ
２が、第５図Ａに示すようになり、駆動トランス
Ｔ１に印加される駆動パルス電圧Ｖ１は第５図Ｂ
に示すような波形となる。

この駆動トランスＴ１に印加される駆動パルス
電圧Ｖ１が飽和トランスＴ３に印加され、出力さ
れて全波整流回路１１で全波整流された電圧Ｖ３
は、第５図Ｃに示すように駆動パルス電圧Ｖ１が
正極性または負極性のパルス期間に電圧を発生す
るパルスとなる。

このパルス電圧は、ダイオードＤ５を介してト
ランジスタTr７のベースに印加され、この期間
にトランジスタTr７はオンとなり、コレクタ・
エミツタ間の電圧Ｖ４は0Vとなる。

一方、第５図Ａに示すトランジスタTr５のコ
レクタ・エミツタ間の電圧Ｖ２が、0Vの期間
（駆動パルスの禁止期間）にはトランジスタTr６
はオフであるので、このトランジスタTr６のコ
レクタ側には電源電圧Vs２が発生しており、ダ
イオードＤ６を介してトランジスタTr７にベー
ス電流が流れて、この期間はトランジスタTr７
はオンとなり、コレクタ・エミツタ間の電圧Ｖ４
は0Vとなる。

従つてダブルパルスのない正常動作時には、ト
ランジスタTr７が常時オンしており、コレク
タ・エミツタ間の電圧Ｖ４は常に0Vである。

しかし、第５図Ａの〜及びＢの〜に示
すようにダブルパルスが発生すると、飽和トラン
スＴ３は第５図Ｂのに示すパルス電流で飽和領
域に達し、次にに示す逆極性のパルス電流が流
れるが、これは無視できる程度の極めて短い期間
であるので、磁束をリセツトすることができず、
次にに示すと同極性のパルス電流が流れて
も、飽和トランスＴ３は既に飽和しているのでパ
ルスは発生しない。

従つて、第５図Ｂの、で示されるダブルパ
ルスのうちのパルス期間では、飽和トランスＴ
３の出力の全波整流電圧Ｖ３は、ほぼ0Vのまま
であり、この期間はトランジスタTr７がオフと
なり、コレクタ・エミツタ間の電圧Ｖ４は第５図
Ｄに示すようなＨレベル（電源電圧Vs２とほぼ
同電圧）の電圧となる。

このＨレベルの電圧をダブルパルスの発生検出
信号とすることができることになる。

(g) 発明の効果 以上説明したように本発明によれば、ダブルパ
ルスの発生を確実に検出することができ、この検
出信号により例えばスイツチング動作を停止させ
る等の緊急処置を行うことによりスイツチング・
レギユレータの破損を防止することができる。

また、本発明のダブルパルス発生検出回路は、
従来の駆動トランスを大型化する等の対策方法に
比べ、小型の部品により簡易に構成でき、安価に
製作できるものである。

さらに、本発明のダブルパルス発生検出回路
は、例えば一対の駆動トランジスタの一方が何ら
かの原因で破損あるいは劣化等により、一方の極
性だけの駆動パルスとなつた場合にも飽和トラン
スの飽和特性により、これを検出することがで
き、スイツチング・レギユレータの駆動制御回路
の異常検出回路としても利用でき、実用上極めて
有用なものである。

【図面の簡単な説明】

第１図は従来例のスイツチング・レギユレータ
の回路図、第２図は正常動作時の第１図の回路図
各部の動作波形図、第３図はダブルパルス発生時
の第１図の回路図各部の動作波形図、第４図は本
発明の実施例のスイツチング・レギユレータの回
路図、第５図は正常動作時及びダブルパルス発生
時の第４図の回路図各部の動作波形図である。 図中、１は演算増幅器、２は比較器、３は鋸歯
状波発生器、４はフリツプフロツプ回路、５，６
はナンド回路、７，８はノツト回路、９，１１は
全波整流回路、１０は負荷、Tr１〜Tr７はトラ
ンジスタ、Ｄ１〜Ｄ６はダイオード、Ｒ１〜Ｒ６
は抵抗、Ｃ１〜Ｃ３はコンデンサ、Ｔ１は駆動ト
ランス、Ｔ２は主トランス、Ｔ３は飽和トラン
ス、Eiは直流入力電源、Eoは直流出力電圧、
Vcc，Vs１，Vs２は電源電圧をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ 休止期間を挾んで交互に正負両極性の幅制御
   されたパルスで構成された駆動パルスにより駆動
   トランスを介して一対の主スイツチング素子を交
   互にオン、オフ制御して出力電圧を安定化するパ
   ルス幅制御方式のスイツチング・レギユレータに
   おいて、前記駆動パルスが印加され該駆動パルス
   中の一方の極性で駆動可能な幅の１個のパルスに
   よる電流で飽和領域まで達する飽和トランスと、
   該飽和トランスの出力に接続され該出力のパルス
   中の少なくとも１個のパルスの欠落を検出して検
   出信号を発生するパルス検出回路とを具備し、前
   記駆動パルス中の同極性のパルスが連続するダブ
   ルパルスの発生を検出することを特徴とするダブ
   ルパルス発生検出回路。