JPH0226228Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は、スイツチング方式直流電源の制御回
路に関するものである。

＜従来技術＞ 第１図は従来のスイツチング方式直流電源を示
す。交流電源１から供給される電力は整流器２で
整流、コンデンサ３で平滑されてFET等のスイ
ツチング素子４と直列のスイツチングトランス５
の一次巻線５１に供給される。スイツチング素子
４のオン・オフによつてトランス５の二次巻線５
２に発生したパルス電流はダイオード６１，６２
とリアクトル６３とコンデンサ６４で構成される
直流フイルタ回路６で平滑されて負荷７に供給さ
れる。

負荷７への供給電圧を一定にするためスイツチ
ング素子４のオン・オフ比が制御される。この制
御に定電圧制御回路８で負荷電圧E₀の変化に応
じてパルス幅制御回路９のゲート出力パルス幅を
制御し、パルス幅制御回路９のパルス出力でスイ
ツチング素子４をオン・オフ制御する自動制御回
路が設けられる。抵抗１０１、ダイオード１０２
及びコンデンサ１０３からなる励磁エネルギー吸
収回路１０は、スイツチング素子４のオフ時にト
ランス５の励磁エネルギーを吸収する。

このような従来構成において、パルス幅制御回
路９から発生するゲートパルス波形の立上りや立
下りの速度（傾斜）はその内部構成によつてほぼ
決定される。そして、スイツチング素子４に電界
効果トランジスタを用いる場合には、スイツチン
グ素子のオン・オフ遅れ時間が極めて少なく、ゲ
ート波形の傾斜とほぼ同じ傾斜でオン・オフする
ため、コンデンサ３からトランス５の一次巻線５
１を介して流れる電流i₁の立上り、立下りの傾斜
もほぼゲート波形によつて決る。

ところで、スイツチング方式直流電源が発生す
る高周波雑音の大きさは電流i₁の立上り、立下り
の傾斜に大きく影響され、その傾斜を緩やかにす
ることによつてある程度まで減少させることがで
きる。しかし、第１図の構成におけるパルス幅制
御回路９が通常ハイブリツドIC等で構成される
ため、その内部構成を変更できないもので、高周
波雑音が問題になる装置の直流電源としては不適
切なものであつた。なお、スイツチング素子４に
トランジスタを使う場合にはトランジスタ自体で
の立上り、立下りの時間が比較的緩やかで高周波
雑音の問題はあまり起きないが、トランジスタの
ドライブのためにはパルス幅制御回路９の出力部
に比較的大きな電流出力性能を必要とする問題が
ある。

また、スイツチング素子４として電界効果トラ
ンジスタを用いる場合、その故障態様はドレー
ン・ゲート間の短絡が全故障数の９割以上を占
め、この故障時にトランス５側の高電圧がパルス
幅制御回路９の出力部（一般に耐圧40V）に印加
されて該制御回路９の故障にまで波及することが
多かつた。なお、トランジスタの故障態様はエミ
ツタ・コレクタ間の短絡でベース開放の故障が８
割以上になり、パルス幅制御回路９への故障波及
は少ないものであつた。

＜考案の目的＞ 本考案は上述までの事情に鑑みてなされたもの
で、スイツチング素子として電界効果トランジス
タを使い、パルス幅制御回路としてIC素子を使
うスイツチング方式直流電源において、高周波雑
音発生を抑制しながらスイツチング素子の破損が
パルス幅制御回路に故障波及しないようにした制
御回路を提供するにある。

＜考案の構成＞ 本考案はパルス幅制御回路のパルス出力をその
立上り、立下りの傾斜を個別に調整可能にし、さ
らにスイツチング素子側からの高電圧がパルス幅
制御回路に印加されるのを阻止する補正回路を電
界効果トランジスタとIC化パルス幅制御回路の
間に設けたことを特徴とする。

＜実施例＞ 第２図は本考案の一実施例を示し、第１図と同
じものあるいは同じ機能を有するものは同一符号
で示す。スイツチング素子４として電界効果トラ
ンジスタを設け、パルス幅制御回路９としてハイ
ブリツドIC素子などその内部構成を変更できな
いIC素子で電界効果トランジスタをドライブで
きるパルス電圧出力になる構成において、パルス
幅制御回路９とスイツチング素子４との間に補正
回路１１を設ける。補正回路１１は、パルス幅制
御回路９の出力端子Ｐから逆電圧阻止用ダイオー
ド１１１を介して抵抗１１２とダイオード１１３
と抵抗１１４の直列回路を経てスイツチング素子
４のゲートＧに接続される。また、ダイオード１
１１を介してPNP型トランジスタ１１５のベー
ス及びベース抵抗１１６に接続される。トランジ
スタ１１５はそのエミツタをダイオード１１３と
抵抗１１４の直列接続点に接続し、コレクタを基
準電位側に接続する。スイツチング素子４のゲー
トＧとソースＳ間には抵抗１１７を介装する。

こうした構成の補正回路１１において、パルス
幅制御回路９の出力が立上るとき（スイツチング
素子４をオン）、トランジスタ１１５はオフにな
り、その立上り電圧はダイオード１１１→抵抗１
１２→ダイオード１１３→抵抗１１４を通してス
イツチング素子４のゲート・ソース間に印加され
る。このときの等価回路は第３図Ａに示すように
なり、抵抗１１７に並列にスイツチング素子４の
ゲート・ソース間静電容量Cgsが存在して抵抗１
１２，１１４とによる時定数を持つ積分波形にな
り、立上り電圧の傾斜が抵抗１１２，１１４と静
電容量Cgsによつて調整できることになる。

逆に、パルス幅制御回路９の出力が立下ると
き、トランジスタ１１５は静電容量Cgsの蓄積電
荷でオン状態になり、その等価回路は第３図Ｂに
示すようになつて静電容量Cgsの電荷が主に抵抗
１１４→トランジスタ１１５を通して放電され、
スイツチング素子４のゲート電圧の立下り傾斜が
抵抗１１４及び抵抗１１６によつて調整できるこ
とになる。

従つて、パルス幅制御回路９からの早い立上
り、立下りのパルス出力にもスイツチング素子４
のゲートパルスには高周波雑音を低減した立上
り、立下りの波形を得ることができ、しかも立上
りと立下りの傾斜を個別に調整できる。

次に、スイツチング素子４のドレイン・ゲート
間の短絡故障のとき、この高電圧はダイオード１
１１で阻止されてパルス幅制御回路９の出力部を
破損させることがない。なお、トランジスタ１１
５のコレクタ・エミツタ間耐圧及びダイオード１
１１の逆耐圧はトランス５の印加電圧（140Vや
280V）以上にされ、この程度のものは容易に得
られるし安価なものである。

＜考案の効果＞ 本考案によれば、低い耐圧及び電圧駆動のパル
ス幅制御回路で電界効果トランジスタをドライブ
してスイツチングトランスを駆動する直流電源に
おいて、少しの回路素子構成の補正回路を設ける
のみで高周波雑音を低減し、しかもスイツチング
素子の破損にパルス幅制御回路の故障波及を無く
すことができ、安価で汎用性の高い直流電源にで
きる効果がある。

【図面の簡単な説明】

第１図は従来のスイツチング方式直流電源の回
路図、第２図は本考案の一実施例を示す回路図、
第３図は第２図の動作を説明するための等価回路
図である。 ４……スイツチング素子、５……スイツチング
トランス、７……負荷、８……定電圧制御回路、
９……パルス幅制御回路、１１……補正回路。

Claims (1)

【実用新案登録請求の範囲】
1. 交流から整流平滑した直流入力をスイツチング
   トランスと電界効果トランジスタにしたスイツチ
   ング素子の直列回路に与え、該トランスの出力を
   整流平滑して負荷に直流電力を供給し、出力電圧
   制御信号に応じたオン・オフ比のパルスを得る
   IC化パルス幅制御回路の出力を該スイツチング
   素子のゲートドライブ信号とするスイツチング方
   式直流電源において、前記パルス幅制御回路の出
   力端から逆電圧阻止用ダイオード１１１とオンパ
   ルス積分時定数用抵抗１１２とオフパルス放電路
   阻止用ダイオード１１３とオンオフパルス積分時
   定数用抵抗１１４の直列回路を経て前記スイツチ
   ング素子のゲートに接続され、該ダイオード１１
   １と抵抗１１２の接続点にベースが接続されるオ
   フパルス放電路形成用PNP型トランジスタ１１
   ５のエミツタが前記オフパルス放電路阻止用ダイ
   オード１１３と抵抗１１４の接続点にかつコレク
   タが基準電位側に接続され、該トランジスタ１１
   ５のベースと基準電位間に該トランジスタのオン
   バイアス兼オフパルス積分時定数用抵抗１１６が
   接続された補正回路を備えたことを特徴とするス
   イツチング方式直流電源の制御回路。