JPH0246231Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、スイツチングレギユレータ、特に起
動時に発生する突入電流によるスイツチングトラ
ンジスタの破壊を防止できるスイツチングレギユ
レータに関連する。

従来の技術 一般にスイツチングレギユレータは、入力側に
整流回路とコンデンサとからなるコンデンサイン
プツト型の整流平滑回路を設け、この整流平滑回
路の直流ライン間に出力変圧器の１次巻線とスイ
ツチングトランジスタとを直列に接続し、このス
イツチングトランジスタをオン・オフ動作させる
ことにより出力変圧器の２次巻線に接続された負
荷に直流電流を供給する。しかし、このスイツチ
ングレギユレータでは、負荷がランプ負荷やコン
デンサを含む負荷であると、起動時にスイツチン
グトランジスタに突入電流が流れるためスイツチ
ングトランジスタが破壊することがあつた。

考案が解決しようとする問題 このようなスイツチングトランジスタの破壊を
防止するため、従来スイツチングトランジスタの
ベースにパルス幅が徐々に広くなるパルスを印加
してスイツチングトランジスタの導通時間を徐々
に拡大する方法が採用されている。この方法でも
突入電流によるスイツチングトランジスタの破壊
を防止できるが、負荷に定常電流が供給されるま
での時間がかかり、また上記の方法を用いてパル
ス幅を急激に広げて負荷に定常電流が供給される
までの時間を短くすると、スイツチングトランジ
スタが安全動作領域を越えて破壊する欠点があつ
た。

考案の概要 本考案は、入力側の整流平滑回路の整流回路と
コンデンサとの間に、第１の抵抗と第１のダイオ
ードとからなる第１の平滑回路を接続し、またコ
ンデンサとスイツチングトランジスタとの間に第
１の並列回路と直列に第２のダイオードとからな
る第２の並列回路を接続し、第１の並列回路と第
２の並列回路とからなる直列回路と並列にサイリ
スタを接続すると共に、スイツチングトランジス
タが起動してから所定時間後にサイリスタにゲー
ト信号を付与する遅延回路をサイリスタのゲート
に接続することにより、上記欠点を解消したもの
で、ランプ負荷やコンデンサを含む負荷に電力を
供給する場合にスイツチングトランジスタを破壊
せず、かつ負荷に定常電流が供給されるまでの時
間を短縮化できるスイツチングレギユレータを提
供するものである。

実施例 以下、本考案の実施例を第１図ないし第３図に
ついて説明する。これらの図面では、同一構成要
素に同一参照番号を付与する。

第１図の実施例は自励式のスイツチングレギユ
レータであり、全波整流回路１の直流ライン間に
入力平滑用のコンデンサ２と、抵抗３２及びダイ
オード３４からなる第１の並列回路が直列に接続
され、コンデンサ２の両端に、出力変圧器６の１
次巻線７とスイツチングトランジスタ３、抵抗３
３及びダイオード３５からなる第２の並列回路が
接続され、第１の並列回路と第２の並列回路とか
らなる直列回路と並列にトライアツク（双方向性
三端子サイリスタ）５が接続されている。出力変
圧器６には２次巻線８、３次巻線２５及び４次巻
線２６が設けられ、２次巻線８には、ダイオード
１０とコンデンサ１１からなる整流平滑回路９が
接続され、整流平滑回路９の出力端子に負荷１２
が接続されている。また、３次巻線２５の一端は
抵抗３１を介してトランジスタ３のベースに接続
され、他端はエミツタに接続される。さらに３次
巻線２５には、コンデンサ２７とダイオード２８
の直列回路が並列接続され、コンデンサ２７とト
ランジスタ３のベースとの間に定電圧ダイオード
２９が接続されている。トランジスタ３のベース
に接続された抵抗３０は起動電流を供給するもの
である。また、４次巻線２６の一端はトランジス
タ３のエミツタに接続され、他端はダイオード１
８を介して遅延回路１９に接続されている。遅延
回路１９は抵抗２２とコンデンサ２３とからなる
積分回路と、コンデンサ２３が所定レベルに充電
されたときに導通する定電圧ダイオード２４と、
トライアツク５の主電極T₁とゲートＧ間に並列
に接続されたコンデンサ２５と抵抗２６からなる
ノイズ除去回路とを備えている。

上記回路において、交流電源（図示せず）が全
波整流回路に印加されると交流電圧は、全波整流
回路１で整流され、平滑用のコンデンサ２と抵抗
３２の回路で、コンデンサ２を充電する。コンデ
ンサ２が充電されると抵抗３０を通じてトランジ
スタ３のベース・エミツタ間にベース電流が流
れ、トランジスタ３がオンになる。トランジスタ
３がオンになると、１次巻線７、トランジスタ
３、抵抗３３を介して電流が流れ、２次巻線８、
３次巻線２５及び４次巻線２６に巻数に応じて電
圧が誘起する。３次巻線２５はトランジスタ３が
オンの時に、トランジスタ３にベース電流を供給
する極性に設けられているので、３次巻線２５か
ら抵抗３１を介してベース電流が供給される。こ
れに伴つてトランジスタ３のコレクタ電流は除々
に増大するが、コレクタ電流がベース電流の電流
増幅率倍まで増大すると、最早それ以上増大する
ことが不可能となり、トランジスタ３は未飽和状
態に移行し、トランジスタ３は急速にオフ状態と
なる。トランジスタ３がオフ状態になると、２次
巻線８にダイオード１０をオンにする向きの電圧
が発生し、トランジスタ３がオンの期間に出力変
圧器６に蓄積されたエネルギーが、整流平滑回路
９を介して負荷に放出される。なお、トランジス
タ３がオフの期間には３次巻線２５にトランジス
タ３を逆バイアスする向きの電圧が発生する。出
力変圧器６に蓄積されたエネルギーの放出が終了
すると、再びトランジスタ３がオンになり、同様
な動作を繰り返す。

一方、トランジスタ３のオフ期間に４次巻線２
６に誘起された電圧は直ちにはトライアツク５の
ゲートに印加されず、ダイオード１８で整流さ
れ、抵抗２２を通じて、コンデンサ２３が充電さ
れ、コンデンサ２３の充電電圧が定電圧ダイオー
ド２４のレベルを越える電圧に達した後にトライ
アツク５のゲートＧに印加される。すなわち、ト
ランジスタ３が起動してから所定時間の遅延を伴
つてトライアツク５が駆動される。このとき、コ
ンデンサ２の充電電流はダイオード３５、トライ
アツク５を通して流れ、またこの放電電流は１次
巻線７、トランジスタ３、トライアツク５及びダ
イオード３４を通して流れる。なお、遅延時間は
トライアツク５がオンしたとき、トランジスタ３
が破壊しない最短時間になるように設定されてい
る。したがつて、トライアツク５がオンになると
きには、既に負荷１２に制限された電流が供給さ
れているので、トランジスタ３に過大な電流が流
れることはない。

なお、この回路の電圧制御は次のように行われ
る。出力電圧が上昇したとすれば、トランジスタ
３のオフ期間に３次巻線２５に誘起される電圧も
上昇し、コンデンサ２７が今までよりも高い電圧
に充電される。このため、トランジスタ３のオン
期間にトランジスタ３に供給しようとするベース
電流の一部が定電圧ダイオード２９に今までより
も多く分流し、トランジスタ３のベース電流が減
少し、コレクタ電流も低い値に抑えられて出力電
圧が低下する。出力電圧が所定値よりも低下した
場合には上記と逆の動作で出力電圧が上昇する。

以上の通り、本考案の回路では、起動時に抵抗
３２を介してコンデンサ２が充電されるととも
に、抵抗３２，３３を介してトランジスタ３に電
流が流れ、負荷１２に制限された電流が供給さ
れ、その所定時間後に抵抗３２，３３がトライア
ツク５により短絡されて負荷に定常電流が供給さ
れるようになつているので、負荷１２への突入電
流からトランジスタ３の破壊を防止できる。ま
た、コンデンサ２を充電する際の突入電流から整
流回路１を構成する素子の破壊を防止できる。ま
た、負荷に定常電流が供給されるまでの時間を短
縮することができる。

次に、第２の実施例を第２図について説明す
る。

この回路は他励式のスイツチングレギユレータ
であり、トランジスタ３を駆動するために駆動変
圧器１３と負荷１２の両端に接続された制御回路
１７が設けられている。駆動変圧器１３は制御回
路１７に接続された１次巻線１４と、トランジス
タ３のベース・エミツタ間に接続された２次巻線
１５とトライアツク５にゲート信号を付与するた
めの３次巻線１６とからなる。制御回路１７には
パルス幅制御回路が含まれており、出力電圧に応
じたパルスが出力される。トランジスタ３が制御
回路１７によつて強制的に駆動される点を除い
て、動作は第１図とほぼ同じである。したがつ
て、この実施例によつても、第１図の実施例と同
様な効果を得ることができる。

次に、第３の実施例を第３図について説明す
る。

この回路においては、第２図に示す３次巻線１
６を省略し、かつ遅延回路１９を抵抗３３の両端
に接続した構成となつている。すなわち、遅延回
路１９の抵抗２２とコンデンサ２３の直列回路は
抵抗３３と並列に接続され、コンデンサ２３と抵
抗２２との接続点に定電圧ダイオード２４の一端
が接続される。定電圧ダイオード２４の他端は、
トライアツク５のゲートＧに接続され、ゲートＧ
と主電極T₁間にノイズ除去用のコンデンサ２５
と抵抗２６が接続されている。この回路の動作
は、トランジスタ３に流れる電流の一部が遅延回
路１９に分流し、ゲート信号が形成されトライア
ツク５のゲートＧに印加される点で第１図，第２
図の回路と異なるが、第１図，第２図の実施例と
同様な効果を得ることができる。

本考案は、上記実施例に限定されず、さらに変
形が可能である。上記実施例では、トランジスタ
３のオフ時に出力変圧器６に蓄えられたエネルギ
ーを負荷１２に供給するフライバツク方式のレギ
ユレータを示したが、トランジスタ３のオン時に
エネルギーを負荷に供給するフオワード方式のレ
ギユレータにも適用できる。また、抵抗３２、ダ
イオード３４からなる第１の並列回路、抵抗３
３、ダイオード３５からなる第２の並列回路、ト
ライアツク５、遅延回路１９等は、トランジスタ
３のコレクタと入力側の整流回路１を接続するラ
インに設けることもできる。また、トライアツク
５は１個又は並列に接続した逆阻止三端子サイリ
スタで構成することもできる。また、遅延回路１
９は種々変更することが可能である。

考案の効果 本考案は、入力側の整流平滑回路の整流回路と
コンデンサ２との間に第１の抵抗３２と第１のダ
イオード３４からなる第１の並列回路を接続し、
またコンデンサ２とスイツチングトランジスタ３
との間に第１の並列回路と直列に第２の抵抗３３
と第２のダイオード３５とからなる第２の並列回
路を接続し、第１の並列回路と第２の並列回路と
からなる直列回路と並列にサイリスタ５を接続す
ると共に、遅延回路１９をトライアツク５のゲー
トに接続したので、起動時における突入電流から
スイツチングトランジスタ３と整流回路１を構成
する素子の破壊を防止でき、かつ負荷に定常電流
が供給されるまでの時間を短縮化できる利点を有
する。また、コンデンサ２への突入電流と負荷１
２への突入電流の防止とを簡単な回路で実現する
ことができる。

【図面の簡単な説明】

第１図は本考案の第１実施例を示す自励フライ
バツク方式のスイツチングレギユレータの回路
図、第２図は第２実施例を示す他励フライバツク
方式のスイツチングレギユレータの回路図、第３
図は第３実施例を示す他励フライバツク方式のス
イツチングレギユレータの回路図である。 １……全波整流回路、２……コンデンサ、３…
…スイツチングトランジスタ、５……サイリス
タ、６……出力変圧器、７……１次巻線、８……
２次巻線、１２……負荷、１９……遅延回路、３
２……第１の抵抗、３３……第２の抵抗、３４…
…第１のダイオード、３５……第２のダイオー
ド、Ｇ……ゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 整流回路とコンデンサとからなるコンデンサイ
   ンプツト型整流回路の直流ライン間に、出力変圧
   器の１次巻線とスイツチングトランジスタとを直
   列に接続し、該スイツチングトランジスタをオ
   ン・オフ動作させることにより、前記出力変圧器
   の２次巻線から直流に変換した出力を負荷に供給
   するスイツチングレギユレータにおいて、前記整
   流回路と前記コンデンサとの間に第１の抵抗と第
   １のダイオードからなる第１の並列回路を接続
   し、また前記コンデンサと前記スイツチングトラ
   ンジスタとの間に前記第１の並列回路と直列に第
   ２の抵抗と第２のダイオードからなる第２の並列
   回路を接続し、前記第１の並列回路と前記第２の
   並列回路とからなる直列回路と並列にサイリスタ
   を接続すると共に、前記スイツチングトランジス
   タが起動してから所定時間後にサイリスタにゲー
   ト信号を付与する遅延回路を前記サイリスタのゲ
   ートに接続し、第１のダイオードは第１の抵抗に
   流れる電流の方向とは逆方向の極性に接続し、第
   ２のダイオードは第２の抵抗に流れる電流方向と
   は逆の方向の極性に接続したことを特徴とするス
   イツチングレギユレータ。