JP2511430B2 - 負荷制御装置 - Google Patents
負荷制御装置Info
- Publication number
- JP2511430B2 JP2511430B2 JP28131686A JP28131686A JP2511430B2 JP 2511430 B2 JP2511430 B2 JP 2511430B2 JP 28131686 A JP28131686 A JP 28131686A JP 28131686 A JP28131686 A JP 28131686A JP 2511430 B2 JP2511430 B2 JP 2511430B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- capacitor
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は、半導体スイッチを用いた負荷制御装置に関
するものである。
するものである。
（背景技術） 第６図に従来の負荷制御装置の回路図を示す。負荷制
御回路５は、交流電源１をダイオードブリッジDB1で全
波整流し、コンデンサC1によって平滑して直流電圧を作
成しており、この直流電圧をトランジスタQ1とインダク
タンスL1及びダイオードD1を含む降圧型チョッパーによ
り降圧して放電灯２に供給している。放電灯２には電流
検出用の検出抵抗Rsが直列接続されており、この放電灯
２と検出抵抗Rsとの直列回路の両端には、直流的な動作
を行うコンデンサC2が並列接続されている。トランジス
タQ1は高周波でオン・オフ動作する。トランジスタQ1が
オンしたときには、コンデンサC1から、トランジスタ
Q1、インダクタンスL1、放電灯２と抵抗Rsとの直列回路
及びコンデンサC2の並列回路を介して、コンデンサC1に
戻る経路で電流が流れる。トランジスタQ1がオフしたと
きには、インダクタンスL1に蓄積されたエネルギーによ
って、インダクタンスL1から、放電灯２と抵抗Rsとの直
列回路及びコンデンサC2の並列回路、ダイオードD1を介
して、インダクタンスL1に戻る経路で電流が流れる。負
荷制御回路５におけるトランジスタQ1のオンオフ動作
は、制御回路６によりPWM制御されている。この制御回
路６はPWM制御回路３とベース駆動回路４とからなる。P
WM制御回路３は、放電灯２のランプ電流を抵抗Rsで検出
し、その検出電流の大小に応じて、トランジスタQ1のオ
ン時間を制御し、放電灯２に安定な電力を供給するもの
である。PWM制御回路３は、フリップフロップFFと、こ
のフリップフロップFFをセット／リセットする信号を与
えるためのコンパレータCP1,CP2と、このコンパレータC
P1,CP2に比較電圧として三角波電圧を与える三角波発生
回路OSCとを有する。コンパレータCP1には、電流検出用
の抵抗Rsにて検出された電圧が入力されて、前記三角波
電圧と比較されている。コンパレータCP2には、基準電
圧VREFを分圧した電圧が入力されて、前記三角波電圧と
比較されている。フリップフロップFFの出力は、ベース
駆動回路４におけるトランジスタQ0のベースに入力され
ている。ベース駆動回路４はトランジスタQ0の出力電流
をトランスTfを介して、トランジスタQ1のベース・エミ
ッタ間に供給する。
御回路５は、交流電源１をダイオードブリッジDB1で全
波整流し、コンデンサC1によって平滑して直流電圧を作
成しており、この直流電圧をトランジスタQ1とインダク
タンスL1及びダイオードD1を含む降圧型チョッパーによ
り降圧して放電灯２に供給している。放電灯２には電流
検出用の検出抵抗Rsが直列接続されており、この放電灯
２と検出抵抗Rsとの直列回路の両端には、直流的な動作
を行うコンデンサC2が並列接続されている。トランジス
タQ1は高周波でオン・オフ動作する。トランジスタQ1が
オンしたときには、コンデンサC1から、トランジスタ
Q1、インダクタンスL1、放電灯２と抵抗Rsとの直列回路
及びコンデンサC2の並列回路を介して、コンデンサC1に
戻る経路で電流が流れる。トランジスタQ1がオフしたと
きには、インダクタンスL1に蓄積されたエネルギーによ
って、インダクタンスL1から、放電灯２と抵抗Rsとの直
列回路及びコンデンサC2の並列回路、ダイオードD1を介
して、インダクタンスL1に戻る経路で電流が流れる。負
荷制御回路５におけるトランジスタQ1のオンオフ動作
は、制御回路６によりPWM制御されている。この制御回
路６はPWM制御回路３とベース駆動回路４とからなる。P
WM制御回路３は、放電灯２のランプ電流を抵抗Rsで検出
し、その検出電流の大小に応じて、トランジスタQ1のオ
ン時間を制御し、放電灯２に安定な電力を供給するもの
である。PWM制御回路３は、フリップフロップFFと、こ
のフリップフロップFFをセット／リセットする信号を与
えるためのコンパレータCP1,CP2と、このコンパレータC
P1,CP2に比較電圧として三角波電圧を与える三角波発生
回路OSCとを有する。コンパレータCP1には、電流検出用
の抵抗Rsにて検出された電圧が入力されて、前記三角波
電圧と比較されている。コンパレータCP2には、基準電
圧VREFを分圧した電圧が入力されて、前記三角波電圧と
比較されている。フリップフロップFFの出力は、ベース
駆動回路４におけるトランジスタQ0のベースに入力され
ている。ベース駆動回路４はトランジスタQ0の出力電流
をトランスTfを介して、トランジスタQ1のベース・エミ
ッタ間に供給する。
交流電源１が投入されると、トランジスタQ1が高周波
でオンオフ駆動されるが、放電灯２はまだ放電を開始し
ていないので、コンデンサC2の電圧が急激に上昇してい
く。コンデンサC2の電圧V2が放電灯２の放電開始電圧ま
で高くなると、放電灯２は放電を開始し、ランプ電流が
流れる。このランプ電流を所定の値に保つように、PWM
制御回路３によってトランジスタQ1のオン時間が制御さ
れる。つまり、ランプ電流が上昇すると、トランジスタ
Q1のオン時間を短くし、ランプ電流が低下すれば、逆の
動作を行う。
でオンオフ駆動されるが、放電灯２はまだ放電を開始し
ていないので、コンデンサC2の電圧が急激に上昇してい
く。コンデンサC2の電圧V2が放電灯２の放電開始電圧ま
で高くなると、放電灯２は放電を開始し、ランプ電流が
流れる。このランプ電流を所定の値に保つように、PWM
制御回路３によってトランジスタQ1のオン時間が制御さ
れる。つまり、ランプ電流が上昇すると、トランジスタ
Q1のオン時間を短くし、ランプ電流が低下すれば、逆の
動作を行う。
このような動作において、放電灯２が取り付けられて
いない場合のように、無負荷状態になると、コンデンサ
C2の電圧V2は高い電圧を維持したままの状態となる。第
７図は無負荷時及び点灯時におけるコンデンサC2の電圧
V2を示したものである。図から明らかなように、無負荷
時において、コンデンサC2の電圧V2が高くなって、その
ままの電圧を維持すると、無負荷時の出力電圧が高いた
めに、放電灯２の交換時などにおいて非常に危険であ
る。また、電源１をオフしてもコンデンサC2の電荷は蓄
積されたままの状態であるので、安全上好ましくない。
いない場合のように、無負荷状態になると、コンデンサ
C2の電圧V2は高い電圧を維持したままの状態となる。第
７図は無負荷時及び点灯時におけるコンデンサC2の電圧
V2を示したものである。図から明らかなように、無負荷
時において、コンデンサC2の電圧V2が高くなって、その
ままの電圧を維持すると、無負荷時の出力電圧が高いた
めに、放電灯２の交換時などにおいて非常に危険であ
る。また、電源１をオフしてもコンデンサC2の電荷は蓄
積されたままの状態であるので、安全上好ましくない。
（発明の目的） 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、無負荷時の出力電圧を低
減できるようにした負荷制御装置を提供するにある。
り、その目的とするところは、無負荷時の出力電圧を低
減できるようにした負荷制御装置を提供するにある。
（発明の開示） 基本構成 第１図は本発明の基本構成図である。同図に示すよう
に、本発明の負荷制御装置にあっては、半導体スイッチ
Ｑを有する負荷制御回路５と、負荷制御回路５の出力平
滑用のコンデンサC2と、無負荷状態を検出する無負荷検
出回路７と、無負荷検出回路７による無負荷状態の検出
によりオフされて前記コンデンサC2と負荷2aとを切り離
すスイッチ要素Ｓとを備えるものであり、無負荷時には
コンデンサC2を負荷2aから切り離すことにより、実質的
に無負荷時の出力電圧を低減させるようにしたものであ
る。
に、本発明の負荷制御装置にあっては、半導体スイッチ
Ｑを有する負荷制御回路５と、負荷制御回路５の出力平
滑用のコンデンサC2と、無負荷状態を検出する無負荷検
出回路７と、無負荷検出回路７による無負荷状態の検出
によりオフされて前記コンデンサC2と負荷2aとを切り離
すスイッチ要素Ｓとを備えるものであり、無負荷時には
コンデンサC2を負荷2aから切り離すことにより、実質的
に無負荷時の出力電圧を低減させるようにしたものであ
る。
以下、実施例について説明する。なお、実施例回路に
おいて、従来例回路と同一の機能を有する部分には同一
の符号を付して重複する説明は省略する。
おいて、従来例回路と同一の機能を有する部分には同一
の符号を付して重複する説明は省略する。
実施例１ 第２図は本発明の第１実施例の回路図である。本実施
例においては、コンデンサC2と直列にトランジスタQ2と
ダイオードD2との逆並列回路を接続している。ダイオー
ドD2はコンデンサC2の充電経路を確保しており、トラン
ジスタQ2は導通時にはコンデンサC2の放電経路を提供す
るものである。
例においては、コンデンサC2と直列にトランジスタQ2と
ダイオードD2との逆並列回路を接続している。ダイオー
ドD2はコンデンサC2の充電経路を確保しており、トラン
ジスタQ2は導通時にはコンデンサC2の放電経路を提供す
るものである。
無負荷状態を検出するための無負荷検出回路７は、PW
M制御用の検出抵抗Rsと、コンパレータCMPとからなり、
検出抵抗Rsの両端電圧の有無によって無負荷状態を判別
している。このように、本実施例においては、PWM制御
用の検出抵抗Rsを無負荷状態検出用の抵抗としても兼用
しているので、簡単な構成で無負荷検出を行うことがで
きる。
M制御用の検出抵抗Rsと、コンパレータCMPとからなり、
検出抵抗Rsの両端電圧の有無によって無負荷状態を判別
している。このように、本実施例においては、PWM制御
用の検出抵抗Rsを無負荷状態検出用の抵抗としても兼用
しているので、簡単な構成で無負荷検出を行うことがで
きる。
第３図はコンパレータCMPの内部構成の一例を示して
おり、また、第４図はその動作説明図である。コンパレ
ータCP3は検出抵抗Rsの検出電圧VRSと基準電圧Vr2とを
比較しており、VRS＞Vr2のときには、点灯状態であると
判断し、VRS＜Vr2のときには、無負荷状態であると判断
する（第４図（ａ）参照）。
おり、また、第４図はその動作説明図である。コンパレ
ータCP3は検出抵抗Rsの検出電圧VRSと基準電圧Vr2とを
比較しており、VRS＞Vr2のときには、点灯状態であると
判断し、VRS＜Vr2のときには、無負荷状態であると判断
する（第４図（ａ）参照）。
VRS＞Vr2のときには、コンパレータCP3の出力は“H"
レベルとなり、トランジスタQ3,Q4のベース電位は上昇
する。このため、トランジスタQ3はオフとなり、トラン
ジスタQ4はオンとなって、コンデンサCtの電圧Vcはほぼ
ゼロになる。また、VRS＜Vr2のときには、コンパレータ
CP3の出力が“L"レベルとなり、トランジスタQ3,Q4のベ
ース電位を低下させる。これによって、トランジスタQ3
はオンとなり、トランジスタQ4はオフとなって、コンデ
ンサCtは、トランジスタQ3と抵抗Rtを介して電源電圧Vc
cにより充電させる。したがって、コンデンサCtの電圧V
cが上昇する（第４図（ｂ）参照）。
レベルとなり、トランジスタQ3,Q4のベース電位は上昇
する。このため、トランジスタQ3はオフとなり、トラン
ジスタQ4はオンとなって、コンデンサCtの電圧Vcはほぼ
ゼロになる。また、VRS＜Vr2のときには、コンパレータ
CP3の出力が“L"レベルとなり、トランジスタQ3,Q4のベ
ース電位を低下させる。これによって、トランジスタQ3
はオンとなり、トランジスタQ4はオフとなって、コンデ
ンサCtは、トランジスタQ3と抵抗Rtを介して電源電圧Vc
cにより充電させる。したがって、コンデンサCtの電圧V
cが上昇する（第４図（ｂ）参照）。
コンデンサCtの電圧VcはコンパレータCP4に入力され
て基準電圧Vr3と比較されており、Vc＞Vr3となった時点
でコンパレータCP4の出力は“H"レベルから“L"レベル
に変化する（第４図（ｃ）参照）。
て基準電圧Vr3と比較されており、Vc＞Vr3となった時点
でコンパレータCP4の出力は“H"レベルから“L"レベル
に変化する（第４図（ｃ）参照）。
この無負荷検出回路７におけるコンパレータCMPの出
力は、アンド回路A1の一方の入力に印加されている。こ
のアンド回路A1の他方の入力には、PWM制御回路３にお
けるフリップフロップFFの出力が入力されており、アン
ド回路A1の出力は、トランジスタQ1のベース駆動回路４
に入力されている。また、コンパレータCMPの出力は、
トランジスタQ2のベースに入力されている。
力は、アンド回路A1の一方の入力に印加されている。こ
のアンド回路A1の他方の入力には、PWM制御回路３にお
けるフリップフロップFFの出力が入力されており、アン
ド回路A1の出力は、トランジスタQ1のベース駆動回路４
に入力されている。また、コンパレータCMPの出力は、
トランジスタQ2のベースに入力されている。
而して、定常点灯時においては、放電灯２に電流が流
れ、電流検出用の抵抗Rsに電圧が発生し、コンパレータ
CMPの出力が“H"レベルとなるので、トランジスタQ2は
オン状態となり、コンデンサC2は負荷制御回路５の出力
に完全に接続された状態となっており、負荷制御回路５
の出力にて充電されると共に、その充電された電荷を放
電灯２に放電するものである。また、このときアンド回
路A1からは、PWM制御回路３の出力がそのまま出力され
て、トランジスタQ1のベース駆動回路４を動かす。PWM
制御回路３及びベース駆動回路４の構成及び動作につい
ては、従来例の場合と同じであるので、本実施例におけ
る定常時の動作は従来例と同じである。
れ、電流検出用の抵抗Rsに電圧が発生し、コンパレータ
CMPの出力が“H"レベルとなるので、トランジスタQ2は
オン状態となり、コンデンサC2は負荷制御回路５の出力
に完全に接続された状態となっており、負荷制御回路５
の出力にて充電されると共に、その充電された電荷を放
電灯２に放電するものである。また、このときアンド回
路A1からは、PWM制御回路３の出力がそのまま出力され
て、トランジスタQ1のベース駆動回路４を動かす。PWM
制御回路３及びベース駆動回路４の構成及び動作につい
ては、従来例の場合と同じであるので、本実施例におけ
る定常時の動作は従来例と同じである。
次に、放電灯２が無負荷状態になると、電圧検出用の
抵抗Rsには電圧が発生しないので、コンパレータCMPの
出力は抵抗RtとコンデンサCtの時定数に応じて決まる所
定時間後に“L"レベルとなり、アンド回路A1の出力は常
に“L"レベルとなる。したがって、トランジスタQ1のベ
ース駆動回路４には駆動信号が入力されなくなり、トラ
ンジスタQ1はオンされない。また、このとき、トランジ
スタQ2がオフされるので、コンデンサC2は充電された電
荷の放電経路を失う。したがって、放電灯２の両端には
コンデンサC2の電圧V2が現れることはなく、無負荷時の
出力電圧が低減される。
抵抗Rsには電圧が発生しないので、コンパレータCMPの
出力は抵抗RtとコンデンサCtの時定数に応じて決まる所
定時間後に“L"レベルとなり、アンド回路A1の出力は常
に“L"レベルとなる。したがって、トランジスタQ1のベ
ース駆動回路４には駆動信号が入力されなくなり、トラ
ンジスタQ1はオンされない。また、このとき、トランジ
スタQ2がオフされるので、コンデンサC2は充電された電
荷の放電経路を失う。したがって、放電灯２の両端には
コンデンサC2の電圧V2が現れることはなく、無負荷時の
出力電圧が低減される。
尚、電源投入時において、放電灯２は一時的に無負荷
状態となるが、このときにコンパレータCMPの出力が即
座に“L"レベルになると、トランジスタQ1がオンされ
ず、出力電圧が放電灯２の始動に必要な電圧まで上昇し
ないため、コンパレータCMPの内部において、抵抗Rtと
コンデンサCtの時定数によって決まる所定の時間遅れを
持たせており、電源投入後の所定期間は、出力電圧は高
い値となり、放電灯２の始動に必要な高電圧を印加し
て、定常点灯状態にスムーズに移行できるようにしてい
る。
状態となるが、このときにコンパレータCMPの出力が即
座に“L"レベルになると、トランジスタQ1がオンされ
ず、出力電圧が放電灯２の始動に必要な電圧まで上昇し
ないため、コンパレータCMPの内部において、抵抗Rtと
コンデンサCtの時定数によって決まる所定の時間遅れを
持たせており、電源投入後の所定期間は、出力電圧は高
い値となり、放電灯２の始動に必要な高電圧を印加し
て、定常点灯状態にスムーズに移行できるようにしてい
る。
実施例２ 第５図は本発明の第２実施例の回路図である。本実施
例にあっては、負荷となる放電灯２と直列に逆阻止３端
子型のサイリスタQ5を接続し、無負荷検出回路７におけ
るコンパレータCMPの出力を、前記サイリスタQ5のゲー
トに印加したものであり、無負荷において、抵抗Rsを介
して流れる電流が無くなると、コンパレータCMPの出力
が“L"レベルとなり、しかも、サイリスタQ5に保持電流
が流れなくなることにより、サイリスタQ5がターンオフ
され、その後もサイリスタQ5はオフ状態に保たれるよう
になっている。無負荷検出回路７におけるコンパレータ
CMPについては、前の実施例において用いたものと同様
の構成を用いている。
例にあっては、負荷となる放電灯２と直列に逆阻止３端
子型のサイリスタQ5を接続し、無負荷検出回路７におけ
るコンパレータCMPの出力を、前記サイリスタQ5のゲー
トに印加したものであり、無負荷において、抵抗Rsを介
して流れる電流が無くなると、コンパレータCMPの出力
が“L"レベルとなり、しかも、サイリスタQ5に保持電流
が流れなくなることにより、サイリスタQ5がターンオフ
され、その後もサイリスタQ5はオフ状態に保たれるよう
になっている。無負荷検出回路７におけるコンパレータ
CMPについては、前の実施例において用いたものと同様
の構成を用いている。
定常点灯時においては、コンパレータCMPの出力が
“H"レベルとなり、サイリスタQ5のゲート電位が高くな
るので、サイリスタQ5はトリガされ、ターンオンする。
PWM制御回路３は抵抗Rsにより検出される負荷電流の大
小に応じてベース駆動回路４の駆動信号を与え、負荷電
流の平均値が略一定になるようにトランジスタQ1のオン
期間を制御する。
“H"レベルとなり、サイリスタQ5のゲート電位が高くな
るので、サイリスタQ5はトリガされ、ターンオンする。
PWM制御回路３は抵抗Rsにより検出される負荷電流の大
小に応じてベース駆動回路４の駆動信号を与え、負荷電
流の平均値が略一定になるようにトランジスタQ1のオン
期間を制御する。
放電灯２が無負荷状態になると、抵抗Rsによる検出電
圧が無くなり、コンパレータCMPの出力が所定時間後に
“L"レベルとなる。したがって、サイリスタQ5のゲート
電位は低くなり、また、このとき、サイリスタQ5には保
持電流が流れていないので、サイリスタQ5は自然にター
ンオフする。したがって、放電灯２の両端にはコンデン
サC2の電圧V2が現れることはなく、無負荷時の出力電圧
が低減される。
圧が無くなり、コンパレータCMPの出力が所定時間後に
“L"レベルとなる。したがって、サイリスタQ5のゲート
電位は低くなり、また、このとき、サイリスタQ5には保
持電流が流れていないので、サイリスタQ5は自然にター
ンオフする。したがって、放電灯２の両端にはコンデン
サC2の電圧V2が現れることはなく、無負荷時の出力電圧
が低減される。
しかも、本実施例にあっては、負荷となる放電灯２と
コンデンサC2とを切り離すためのスイッチ要素が直流電
流を通電するようになっているので、スイッチ要素が高
周波電流を通電する第１実施例に比べると、スイッチ要
素は安価となり、且つ、その駆動も容易である。さらに
また、負荷制御回路５のトランジスタQ1を停止させなく
ても良いので、全体の回路構成がより簡単となるもので
ある。
コンデンサC2とを切り離すためのスイッチ要素が直流電
流を通電するようになっているので、スイッチ要素が高
周波電流を通電する第１実施例に比べると、スイッチ要
素は安価となり、且つ、その駆動も容易である。さらに
また、負荷制御回路５のトランジスタQ1を停止させなく
ても良いので、全体の回路構成がより簡単となるもので
ある。
以上の実施例の説明においては、負荷制御回路５とし
ては降圧型チョッパーの例を示したが、昇圧型チョッパ
ーやその他の負荷制御回路においても同様な構成を用い
て、無負荷時の出力電圧を下げることができる。
ては降圧型チョッパーの例を示したが、昇圧型チョッパ
ーやその他の負荷制御回路においても同様な構成を用い
て、無負荷時の出力電圧を下げることができる。
また、実施例では、無負荷状態の検出は負荷電流の有
無によって行っているが、電圧の検出で行っても構わな
い。
無によって行っているが、電圧の検出で行っても構わな
い。
さらにまた、実施例では、負荷として放電灯２を用い
る場合を例示したが、放電灯以外の負荷を用いても同様
な効果が得られることは言うまでもない。
る場合を例示したが、放電灯以外の負荷を用いても同様
な効果が得られることは言うまでもない。
（発明の効果） 本発明は上述のように、無負荷時には負荷制御回路の
出力平滑用のコンデンサと負荷とを切り離すスイッチ要
素を設けたから、無負荷時にコンデンサの電圧が負荷側
に現れることがなく、これによって無負荷時の出力電圧
を低下させることができ、安全性の高い負荷制御装置を
提供することができるという効果がある。
出力平滑用のコンデンサと負荷とを切り離すスイッチ要
素を設けたから、無負荷時にコンデンサの電圧が負荷側
に現れることがなく、これによって無負荷時の出力電圧
を低下させることができ、安全性の高い負荷制御装置を
提供することができるという効果がある。
第１図は本発明の基本構成を示すブロック図、第２図は
本発明の第１実施例の回路図、第３図は同上に用いるコ
ンパレータの回路図、第４図は同上の動作説明図、第５
図は本発明の第２実施例の回路図、第６図は従来例の回
路図、第７図は同上の動作説明図である。 １は電源、２は放電灯、2aは負荷、５は負荷制御回路、
７は無負荷検出回路、Ｓはスイッチ要素、C2はコンデン
サ、Q1,Q2はトランジスタ、Q5はサイリスタである。
本発明の第１実施例の回路図、第３図は同上に用いるコ
ンパレータの回路図、第４図は同上の動作説明図、第５
図は本発明の第２実施例の回路図、第６図は従来例の回
路図、第７図は同上の動作説明図である。 １は電源、２は放電灯、2aは負荷、５は負荷制御回路、
７は無負荷検出回路、Ｓはスイッチ要素、C2はコンデン
サ、Q1,Q2はトランジスタ、Q5はサイリスタである。
Claims (4)
- 【請求項１】半導体スイッチを有する負荷制御回路と、
負荷制御回路の出力平滑用のコンデンサと、無負荷状態
を検出する無負荷検出回路と、無負荷検出回路による無
負荷状態の検出によりオフされて前記コンデンサと負荷
とを切り離すスイッチ要素とを備えて成ることを特徴と
する負荷制御装置。 - 【請求項２】前記コンデンサは前記スイッチ要素を介し
て負荷制御回路の出力に接続されていることを特徴とす
る特許請求の範囲第１項記載の負荷制御装置。 - 【請求項３】前記負荷は前記スイッチ要素を介して負荷
制御回路の出力に接続されていることを特徴とする特許
請求の範囲第１項記載の負荷制御装置。 - 【請求項４】前記スイッチ要素は無負荷検出回路が無負
荷状態を検出してから一定時間後にオフされるスイッチ
要素であることを特徴とする特許請求の範囲第１項乃至
第３項のいずれか１項に記載の負荷制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28131686A JP2511430B2 (ja) | 1986-11-26 | 1986-11-26 | 負荷制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28131686A JP2511430B2 (ja) | 1986-11-26 | 1986-11-26 | 負荷制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136496A JPS63136496A (ja) | 1988-06-08 |
| JP2511430B2 true JP2511430B2 (ja) | 1996-06-26 |
Family
ID=17637397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28131686A Expired - Lifetime JP2511430B2 (ja) | 1986-11-26 | 1986-11-26 | 負荷制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511430B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222413A (ja) * | 2010-04-13 | 2011-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 遮断装置 |
-
1986
- 1986-11-26 JP JP28131686A patent/JP2511430B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63136496A (ja) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4887199A (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
| US4890210A (en) | Power supply having combined forward converter and flyback action for high efficiency conversion from low to high voltage | |
| EP0435628B1 (en) | Inverter device | |
| USRE34462E (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
| JP2511430B2 (ja) | 負荷制御装置 | |
| JPS5815478A (ja) | 直流モ−タの速度制御装置における電流制限装置 | |
| JPS6277860A (ja) | 電源装置 | |
| JP3221051B2 (ja) | 昇圧チョッパ形直流電源装置 | |
| JP3616028B2 (ja) | スイッチングコンバータに用いられる立ち上がり制御回路 | |
| JP2514925B2 (ja) | 放電灯点灯装置 | |
| JPH0534799B2 (ja) | ||
| JPH0336239Y2 (ja) | ||
| JP2655674B2 (ja) | 電源装置 | |
| JPH0246231Y2 (ja) | ||
| JPH0353596Y2 (ja) | ||
| JPH0518878Y2 (ja) | ||
| JPS63136493A (ja) | 負荷制御装置 | |
| JP2840125B2 (ja) | 放電灯点灯装置 | |
| JPS63136494A (ja) | 負荷制御装置 | |
| JPH0595684A (ja) | 放電灯点灯装置 | |
| JPS63136495A (ja) | 負荷制御装置 | |
| JPS6364149B2 (ja) | ||
| JPH10143261A (ja) | スイッチング電源装置 | |
| JPH0767229B2 (ja) | インバ−タ式発電機 | |
| JPS58103872A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |