JPS6364149B2 - - Google Patents
Info
- Publication number
- JPS6364149B2 JPS6364149B2 JP11802982A JP11802982A JPS6364149B2 JP S6364149 B2 JPS6364149 B2 JP S6364149B2 JP 11802982 A JP11802982 A JP 11802982A JP 11802982 A JP11802982 A JP 11802982A JP S6364149 B2 JPS6364149 B2 JP S6364149B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- switching
- input voltage
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はチヨツパ型スイツチングレギユレータ
に関し、特に入力電圧が定電圧制御範囲以下に低
下した場合の動作を改善することを目的とする。
に関し、特に入力電圧が定電圧制御範囲以下に低
下した場合の動作を改善することを目的とする。
チヨツパ型スイツチングレギユレータは種々の
タイプに分類されるが、その一つに例えば第1図
のような降圧型自励発振方式のものがある。即
ち、同図に於いて、D1,C1は商用交流の整流平
滑用のダイオードとコンデンサ、Tはブロツキン
グ発振用のトランス、TR1はその1次巻線N1及
び帰還巻線N3とでブロツキング発振してオン、
オフするスイツチングトランジスタ、R1はその
起動抵抗、C2,D3は上記トランジスタTR1のタ
ーンオフ用コンデンサ及びその充電用ダイオー
ド、D2は前記トランスTの2次巻線N2に発生す
るエネルギーを出力点Bに供給するフライホイー
ルダイオード、TR2はスイツチングトランジスタ
TR1のベース電流(正帰還電流)をバイパスする
制御トランジスタ、TR3は分圧抵抗R5〜R8及び
ツエナーダイオードD4等と相俟つて前記出力点
Bの電圧変動を検出する検出トランジスタ、C3
は上記出力点Bの平滑用コンデンサである。
タイプに分類されるが、その一つに例えば第1図
のような降圧型自励発振方式のものがある。即
ち、同図に於いて、D1,C1は商用交流の整流平
滑用のダイオードとコンデンサ、Tはブロツキン
グ発振用のトランス、TR1はその1次巻線N1及
び帰還巻線N3とでブロツキング発振してオン、
オフするスイツチングトランジスタ、R1はその
起動抵抗、C2,D3は上記トランジスタTR1のタ
ーンオフ用コンデンサ及びその充電用ダイオー
ド、D2は前記トランスTの2次巻線N2に発生す
るエネルギーを出力点Bに供給するフライホイー
ルダイオード、TR2はスイツチングトランジスタ
TR1のベース電流(正帰還電流)をバイパスする
制御トランジスタ、TR3は分圧抵抗R5〜R8及び
ツエナーダイオードD4等と相俟つて前記出力点
Bの電圧変動を検出する検出トランジスタ、C3
は上記出力点Bの平滑用コンデンサである。
斯る構成のスイツチングレギユレータは既に公
知であるから、その各部の電圧、電流波形を第2
図に示し詳細な動作説明は省略するが、定常状態
での動作は基本的には次のようになつている。即
ち、この回路の出力電圧E0(B点)は、A点の入
力電圧をEiとし、スイツチングトランジスタTR1
のスイツチング周期をT、オン期間をTnとする
と、E0=Tn/T・Eiとなる。それゆえ、定常状
態では出力電圧の変動に対して検出トランジスタ
TR3が制御トランジスタTR2のベース電流を変化
させ、それによつて該トランジスタTR2のエミツ
タ電流即ちスイツチングトランジスタTR1のベー
ス電流のバイパス量が変化し、その結果、上記ス
イツチングトランジスタTR1のオン期間Tnが制
御されて定電圧動作が行なわれる訳である。な
お、定常状態でスイツチングトランジスタTR1の
オーンオフはそのコレクタ電流がベース電流のβ
倍になつた時点で行なわれ、ターンオンは2次巻
線N2から出力点B及びフライホイールダイオー
ドD2を通つて還流する電流が略零になつた時点
で、ターンオン用コンデンサC2の放電電流がス
イツチングトランジスタTR1のベースに流れるこ
とによつて行なわれる。
知であるから、その各部の電圧、電流波形を第2
図に示し詳細な動作説明は省略するが、定常状態
での動作は基本的には次のようになつている。即
ち、この回路の出力電圧E0(B点)は、A点の入
力電圧をEiとし、スイツチングトランジスタTR1
のスイツチング周期をT、オン期間をTnとする
と、E0=Tn/T・Eiとなる。それゆえ、定常状
態では出力電圧の変動に対して検出トランジスタ
TR3が制御トランジスタTR2のベース電流を変化
させ、それによつて該トランジスタTR2のエミツ
タ電流即ちスイツチングトランジスタTR1のベー
ス電流のバイパス量が変化し、その結果、上記ス
イツチングトランジスタTR1のオン期間Tnが制
御されて定電圧動作が行なわれる訳である。な
お、定常状態でスイツチングトランジスタTR1の
オーンオフはそのコレクタ電流がベース電流のβ
倍になつた時点で行なわれ、ターンオンは2次巻
線N2から出力点B及びフライホイールダイオー
ドD2を通つて還流する電流が略零になつた時点
で、ターンオン用コンデンサC2の放電電流がス
イツチングトランジスタTR1のベースに流れるこ
とによつて行なわれる。
ところで、第1図の回路では、入力電圧Eiが定
電圧制御範囲以下に低下した場合に、次のような
問題が生じる。即ち、この場合は、出力電圧E0
が大きく低下するので、検出トランジスタTR3が
常にオフとなつて、制御トランジスタTR2がオフ
状状態に保持されてしまう。このため、オン期間
Tnに帰還巻線N3からの電流が全てスイツチング
トランジスタTR1のベース電流として流れること
になる。従つて、この状態では入力電圧Eiが変動
してもスイツチングトランジスタTR1のオン期間
Tnが変化しないため、入力電圧Eiのリツプル分
が出力点Bに直接現われることになる。
電圧制御範囲以下に低下した場合に、次のような
問題が生じる。即ち、この場合は、出力電圧E0
が大きく低下するので、検出トランジスタTR3が
常にオフとなつて、制御トランジスタTR2がオフ
状状態に保持されてしまう。このため、オン期間
Tnに帰還巻線N3からの電流が全てスイツチング
トランジスタTR1のベース電流として流れること
になる。従つて、この状態では入力電圧Eiが変動
してもスイツチングトランジスタTR1のオン期間
Tnが変化しないため、入力電圧Eiのリツプル分
が出力点Bに直接現われることになる。
斯る欠点を解消する方法としては、分圧抵抗
R5〜R8の例えばR5にスイツチング素子を並列に
接続し、このスイツチング素子を入力電圧Eiの前
述の如き低下時に導通させることによつて、出力
電圧E0の設定値を低くすることが考えられる。
しかし、この場合には、リツプル分を除去して取
り出し得る出力電圧E0の下限値は、ツエナーダ
イオードD4と分圧抵抗R6,R7,R8の値で決まる
から、その下限値を充分低くできないと云う問題
があつた。
R5〜R8の例えばR5にスイツチング素子を並列に
接続し、このスイツチング素子を入力電圧Eiの前
述の如き低下時に導通させることによつて、出力
電圧E0の設定値を低くすることが考えられる。
しかし、この場合には、リツプル分を除去して取
り出し得る出力電圧E0の下限値は、ツエナーダ
イオードD4と分圧抵抗R6,R7,R8の値で決まる
から、その下限値を充分低くできないと云う問題
があつた。
そこで、本発明は斯る問題点を解決したチヨツ
パ型スイツチングレギユレータを提案するもので
あり、以下、その詳細を第3図に示す実施例に則
して説明する。
パ型スイツチングレギユレータを提案するもので
あり、以下、その詳細を第3図に示す実施例に則
して説明する。
第3図の実施例に於いては、第1図と同一部分
は同一記号を付して説明を省略するが、次の点を
特徴としている。即ち、この実施例では、A点に
対して図のように分圧抵抗R9,R10とリツプル除
去用のコンデンサC4を接続し、その分圧中点C
と制御トランジスタTR2のベースD点との間にス
イツチングダイオードD6を図示の方向に接続し
ている。その際、上記C点の電圧Erは、A点の
入力電圧Eiが定電圧制御範囲内にある時は出力電
圧E0よりも高くなり、入力電圧Eiが定電圧制御範
囲以下に低下した時に出力電圧E0よりも低くな
るように設定されている。
は同一記号を付して説明を省略するが、次の点を
特徴としている。即ち、この実施例では、A点に
対して図のように分圧抵抗R9,R10とリツプル除
去用のコンデンサC4を接続し、その分圧中点C
と制御トランジスタTR2のベースD点との間にス
イツチングダイオードD6を図示の方向に接続し
ている。その際、上記C点の電圧Erは、A点の
入力電圧Eiが定電圧制御範囲内にある時は出力電
圧E0よりも高くなり、入力電圧Eiが定電圧制御範
囲以下に低下した時に出力電圧E0よりも低くな
るように設定されている。
さて、斯る実施例では、D点は出力電圧E0以
上になることはない(TR1,TR2のオン時にD点
は略E0になる)から、入力電圧Eiが定電圧制御範
囲内の場合には、スイツチングトランジスタD6
は常にオフとなつている。それ故、この場合は第
1図と同一の定電圧制市動作を行なう。しかし、
入力電圧Eiが定電圧制御範囲以下に低下した場合
は、スイツチングトランジスタTR1がターンオン
すると、前述の説明から判るように、スイツチン
グトランジスタD6及び制御トランジスタTR2が
導通する。そして、この時、検出トランジスタ
TR3はオフになつているから、制御トランジスタ
TR2のベース電流は上記ダイオードD6を介して
流れることになる。その際、このダイオードD6
を流れる電流はC点の電圧Erに応じて変化する
から、結局、制御トランジスタTR2のエミツタ電
流即ちスイツチングトランジスタTR1のベース電
流のバイパス量がA点の入力電圧Eiの平均値に応
じて制御されることになる。例えば、入力電圧Ei
が低下した時は制御トランジスタTR2のベース電
流が増えて、上記バイパス量も増加するから、ス
イツチングトランジスタTR1のオン期間Tnが短
くなり、出力電圧Ebが低下する。また、入力電
圧Eiが上昇した時は、逆に出力電圧E0を上昇させ
る。従つて、この状態では、C点の電圧Erに応
じた電圧が取り出されるから、C点のリツプル分
がコンデンサC4によつて充分平滑されるように
しておけば、定電圧とはならないがリツプル分が
略完全に低減された出力電圧E0を得ることがで
きる訳である。
上になることはない(TR1,TR2のオン時にD点
は略E0になる)から、入力電圧Eiが定電圧制御範
囲内の場合には、スイツチングトランジスタD6
は常にオフとなつている。それ故、この場合は第
1図と同一の定電圧制市動作を行なう。しかし、
入力電圧Eiが定電圧制御範囲以下に低下した場合
は、スイツチングトランジスタTR1がターンオン
すると、前述の説明から判るように、スイツチン
グトランジスタD6及び制御トランジスタTR2が
導通する。そして、この時、検出トランジスタ
TR3はオフになつているから、制御トランジスタ
TR2のベース電流は上記ダイオードD6を介して
流れることになる。その際、このダイオードD6
を流れる電流はC点の電圧Erに応じて変化する
から、結局、制御トランジスタTR2のエミツタ電
流即ちスイツチングトランジスタTR1のベース電
流のバイパス量がA点の入力電圧Eiの平均値に応
じて制御されることになる。例えば、入力電圧Ei
が低下した時は制御トランジスタTR2のベース電
流が増えて、上記バイパス量も増加するから、ス
イツチングトランジスタTR1のオン期間Tnが短
くなり、出力電圧Ebが低下する。また、入力電
圧Eiが上昇した時は、逆に出力電圧E0を上昇させ
る。従つて、この状態では、C点の電圧Erに応
じた電圧が取り出されるから、C点のリツプル分
がコンデンサC4によつて充分平滑されるように
しておけば、定電圧とはならないがリツプル分が
略完全に低減された出力電圧E0を得ることがで
きる訳である。
なお、上記実施例では、C点の参照電圧Erは
入力電圧Eiを抵抗R9,R10で直接分圧して得るよ
うにしたが、この他の方法によつて上記電圧Er
を作成するようにしてもよい。
入力電圧Eiを抵抗R9,R10で直接分圧して得るよ
うにしたが、この他の方法によつて上記電圧Er
を作成するようにしてもよい。
また、例えば第4図に示すように分圧抵抗R9,
R10の一方R10に並列にスイツチングトランジス
タTR4を接続すれば、このトランジスタのオン、
オフよつてスイツチングレギユレータを動作させ
たり、不動作にさせたりできるので、電源のオ
ン、オフをリモートコントロールする場合に好適
である。
R10の一方R10に並列にスイツチングトランジス
タTR4を接続すれば、このトランジスタのオン、
オフよつてスイツチングレギユレータを動作させ
たり、不動作にさせたりできるので、電源のオ
ン、オフをリモートコントロールする場合に好適
である。
更に、これまではブロツキング発振によりスイ
ツチングトランジスタをオン、オフさせる自励発
振方式の実施例について説明したが、外部発振器
等によつて一定の駆動電源をスイツチングトラン
ジスタのベースに周期的に供給し、それによつて
スイツチングトランジスタをオン駆動するように
した他励発振方式のものにも適用できる。
ツチングトランジスタをオン、オフさせる自励発
振方式の実施例について説明したが、外部発振器
等によつて一定の駆動電源をスイツチングトラン
ジスタのベースに周期的に供給し、それによつて
スイツチングトランジスタをオン駆動するように
した他励発振方式のものにも適用できる。
以上説明した如く本発明のスイツチングレギユ
レータに依れば、交流を整流平滑して得る入力電
圧が定電圧制御範囲以下に低下した場合でも、リ
ツプル分が充分に低減された出力電圧を得ること
ができ、しかも、その出力電圧は入力電圧の平均
値に比例して変化するから、リツプル分を除去し
て取り出し得る出力電圧の下限値を充分低くでき
ると云う利点がある。
レータに依れば、交流を整流平滑して得る入力電
圧が定電圧制御範囲以下に低下した場合でも、リ
ツプル分が充分に低減された出力電圧を得ること
ができ、しかも、その出力電圧は入力電圧の平均
値に比例して変化するから、リツプル分を除去し
て取り出し得る出力電圧の下限値を充分低くでき
ると云う利点がある。
第1図はチヨツパ型スイツチングレギユレータ
の従来例を示す回路図、第2図はその各部の電
流、電圧波形を示す波形図、第3図は本発明の一
実施例を示す回路図、第4図は他の実施例の要部
を示す回路図である。 TR1…スイツチングトランジスタ、TR2…制御
トランジスタ、TR3…検出トランジスタ、T…ト
ランス、D6…スイツチングダイオード、R9,R10
…分圧抵抗、C4…リツプル除去用コンデンサ。
の従来例を示す回路図、第2図はその各部の電
流、電圧波形を示す波形図、第3図は本発明の一
実施例を示す回路図、第4図は他の実施例の要部
を示す回路図である。 TR1…スイツチングトランジスタ、TR2…制御
トランジスタ、TR3…検出トランジスタ、T…ト
ランス、D6…スイツチングダイオード、R9,R10
…分圧抵抗、C4…リツプル除去用コンデンサ。
Claims (1)
- 【特許請求の範囲】 1 交流を整流平滑して得た入力電圧に対してイ
ンダクターとスイツチングトランジスタのコレク
タ・エミツタ間と平滑コンデンサを直列に接続す
ると共に、前記スイツチングトランジスタのベー
ス電流をバイパスする制御トランジスタを設け、
この制御トランジスタを前記コンデンサから得る
直流出力電圧に応じて制御することにより、前記
スイツチングトランジスタのオン期間を変化させ
る方式のスイツチングレギユレータに於いて、前
記ベース電流のバイパス路内の一点と前記入力電
圧の平均値に比例する電圧を発生する点との間に
スイツチングダイオードを接続し、前記入力電圧
が定電圧制御範囲以下に低下した時に上記ダイオ
ードが導通し、このダイオードを介して前記ベー
ス電流の一部をバイパスさせるようにしたことを
特徴とするチヨツパ型スイツチングレギユレー
タ。 2 前記入力電圧の平均値に比例する電圧を発生
する手段は、入力電圧を分圧する分圧抵抗と、そ
の分圧点の電圧を平滑するリツプル除去用コンデ
ンサからなる特許請求の範囲第1項記載のチヨツ
パ型スイツチングレギユレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11802982A JPS5910167A (ja) | 1982-07-06 | 1982-07-06 | チヨツパ型スイツチングレギユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11802982A JPS5910167A (ja) | 1982-07-06 | 1982-07-06 | チヨツパ型スイツチングレギユレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5910167A JPS5910167A (ja) | 1984-01-19 |
JPS6364149B2 true JPS6364149B2 (ja) | 1988-12-09 |
Family
ID=14726292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11802982A Granted JPS5910167A (ja) | 1982-07-06 | 1982-07-06 | チヨツパ型スイツチングレギユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5910167A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262655A (ja) * | 1986-05-08 | 1987-11-14 | Tamura Seisakusho Co Ltd | 電源装置 |
ATE327589T1 (de) * | 2003-07-01 | 2006-06-15 | Cit Alcatel | Verfahren zur verhinderung der sättigung einer induktanzspule und induktanzspulenschaltung für die ausführung eines solchen verfahrens |
-
1982
- 1982-07-06 JP JP11802982A patent/JPS5910167A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5910167A (ja) | 1984-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6690586B2 (en) | Switching power source device | |
JPH06335241A (ja) | トランス結合型2次直流電源生成装置 | |
JPH07177745A (ja) | スイッチングレギュレータ | |
US5625538A (en) | High power factor power-supply system | |
JPH02269465A (ja) | 電源装置 | |
JP4111326B2 (ja) | スイッチング電源装置 | |
JPS6364148B2 (ja) | ||
JPH08111975A (ja) | 直流電源装置 | |
JPH08223923A (ja) | 電流モード型スイッチング安定化電源装置 | |
JPS6364149B2 (ja) | ||
JP3141675B2 (ja) | スイッチング電源装置 | |
JP3227637B2 (ja) | 電源回路 | |
JP3287062B2 (ja) | 電源回路 | |
JP2001103762A (ja) | 力率改善回路 | |
JPS58123369A (ja) | 定電圧電源装置 | |
JPH0698542A (ja) | 力率改善回路 | |
JPH028552Y2 (ja) | ||
JP3054997U (ja) | スイッチングレギュレータ電源装置 | |
JPS60118069A (ja) | インバ−タ回路 | |
JPH09322531A (ja) | 降圧チョッパ回路 | |
JPS5930032B2 (ja) | 定電圧制御方式 | |
JPH0537666Y2 (ja) | ||
JPH0353597Y2 (ja) | ||
JPH02280668A (ja) | 電源装置 | |
JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 |