JPH09322531A - 降圧チョッパ回路 - Google Patents
降圧チョッパ回路Info
- Publication number
- JPH09322531A JPH09322531A JP13234596A JP13234596A JPH09322531A JP H09322531 A JPH09322531 A JP H09322531A JP 13234596 A JP13234596 A JP 13234596A JP 13234596 A JP13234596 A JP 13234596A JP H09322531 A JPH09322531 A JP H09322531A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- down chopper
- smoothing
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 入力電圧が低下しても正常に動作する降圧チ
ョッパ回路を提供する。 【解決手段】 ＰＭＯＳ１２がオフ状態の時、トランス
１５に蓄積されたエネルギは、１次巻線１５ａ側では、
該１次巻線１５ａのコールド側、負荷、ダイオード１４
のアノードａ及び１次巻線１５ａのホット側のルートで
放電する。同時に、２次巻線１５ｂ側でも、入力端子１
１、巻線１５ｂのホット側、ダイオード２０のアノード
ａ及びコンデンサ２１のルートで放電を行い、コンデン
サ２１が充電される。この時、入力電圧Ｖinに２次巻線
１５ｂに発生する誘導電圧が加算されているので、入力
電圧Ｖinが低下した場合でも、電源端子Ａの電圧ＶA
は、コントロールＩＣ１３が正常動作する値になり、コ
ントロールＩＣ１３の動作が停止することを回避でき
る。
ョッパ回路を提供する。 【解決手段】 ＰＭＯＳ１２がオフ状態の時、トランス
１５に蓄積されたエネルギは、１次巻線１５ａ側では、
該１次巻線１５ａのコールド側、負荷、ダイオード１４
のアノードａ及び１次巻線１５ａのホット側のルートで
放電する。同時に、２次巻線１５ｂ側でも、入力端子１
１、巻線１５ｂのホット側、ダイオード２０のアノード
ａ及びコンデンサ２１のルートで放電を行い、コンデン
サ２１が充電される。この時、入力電圧Ｖinに２次巻線
１５ｂに発生する誘導電圧が加算されているので、入力
電圧Ｖinが低下した場合でも、電源端子Ａの電圧ＶA
は、コントロールＩＣ１３が正常動作する値になり、コ
ントロールＩＣ１３の動作が停止することを回避でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧が低下し
ても正常に動作する降圧チョッパ回路に関するものであ
る。
ても正常に動作する降圧チョッパ回路に関するものであ
る。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；戸川治朗著、実用電源回路設計ハンドブック、
1992.7.20 発行、ＣＱ出版社、P.92-95 文献２；シリコニクス社カタログPDA-245-9208、P.1-3 図２は、前記文献１に記載された従来の降圧チョッパ回
路の一構成例を示す回路図である。この降圧チョッパ回
路は、直流の入力電圧Ｖinを入力する入力端子１を有し
ている。入力端子１は、Ｐチャネル型MOSFET（以下、Ｐ
ＭＯＳという）２のソースｓに接続されると共に、コン
トロールＩＣ（集積回路）３の電源端子Ａに接続されて
いる。
例えば、次のような文献に記載されるものがあった。 文献１；戸川治朗著、実用電源回路設計ハンドブック、
1992.7.20 発行、ＣＱ出版社、P.92-95 文献２；シリコニクス社カタログPDA-245-9208、P.1-3 図２は、前記文献１に記載された従来の降圧チョッパ回
路の一構成例を示す回路図である。この降圧チョッパ回
路は、直流の入力電圧Ｖinを入力する入力端子１を有し
ている。入力端子１は、Ｐチャネル型MOSFET（以下、Ｐ
ＭＯＳという）２のソースｓに接続されると共に、コン
トロールＩＣ（集積回路）３の電源端子Ａに接続されて
いる。
【０００３】このコントロールＩＣ３は、例えば前記文
献２に記載されるものがあり、ＰＭＯＳ２のオン状態／
オフ状態を制御するための制御信号Ｓ３を生成する回路
である。コントロールＩＣ３の制御信号出力端子Ｂは、
ＰＭＯＳ２のゲートｇに接続されている。ＰＭＯＳ２の
ドレインｄはダイオード４のカソードｋに接続されると
共に、チョークコイル５の入力側に接続されている。ダ
イオード４のアノードａは、グランドに接続されてい
る。チョークコイル５の出力側は、コンデンサ６を介し
てグランドに接続されると共に、出力電圧Ｖout を出力
する出力端子７に接続されている。出力端子７は抵抗８
を介してノードｎに接続され、該ノードｎが抵抗９を介
してグランドに接続されている。更に、ノードｎは、コ
ントロールＩＣ３の帰還信号入力端子Ｃに接続されてい
る。コントロールＩＣ３のアース端子Ｄは、接地されて
いる。図３は、図２の動作を説明するためのタイムチャ
ートであり、縦軸に電圧、及び横軸に時間がとられてい
る。この図を参照しつつ、図２の動作を説明する。
献２に記載されるものがあり、ＰＭＯＳ２のオン状態／
オフ状態を制御するための制御信号Ｓ３を生成する回路
である。コントロールＩＣ３の制御信号出力端子Ｂは、
ＰＭＯＳ２のゲートｇに接続されている。ＰＭＯＳ２の
ドレインｄはダイオード４のカソードｋに接続されると
共に、チョークコイル５の入力側に接続されている。ダ
イオード４のアノードａは、グランドに接続されてい
る。チョークコイル５の出力側は、コンデンサ６を介し
てグランドに接続されると共に、出力電圧Ｖout を出力
する出力端子７に接続されている。出力端子７は抵抗８
を介してノードｎに接続され、該ノードｎが抵抗９を介
してグランドに接続されている。更に、ノードｎは、コ
ントロールＩＣ３の帰還信号入力端子Ｃに接続されてい
る。コントロールＩＣ３のアース端子Ｄは、接地されて
いる。図３は、図２の動作を説明するためのタイムチャ
ートであり、縦軸に電圧、及び横軸に時間がとられてい
る。この図を参照しつつ、図２の動作を説明する。
【０００４】時間ｔ１において、コントロールＩＣ３か
らの制御信号Ｓ３とＰＭＯＳ２のソースｓ間の電圧は該
ＰＭＯＳ２の閾値より小さいので、ＰＭＯＳ２がオフ状
態になる。時間ｔ２において、制御信号Ｓ３とＰＭＯＳ
２のソースｓ間の電圧は該ＰＭＯＳ２の閾値以上なの
で、ＰＭＯＳ２がオン状態になる。この時、入力電圧Ｖ
inは、チョークコイル５、コンデンサ６及び図示しない
負荷に対してエネルギを供給する。そして、チョークコ
イル５には電流が流れることによってエネルギが蓄積さ
れる。尚、この時、ダイオード４はオフ状態になってい
る。時間ｔ３において、時間ｔ１と同様にＰＭＯＳ２が
オフ状態になる。この時、チョークコイル５に蓄積され
ていたエネルギがダイオード４を通して負荷に供給され
る。従って、ＰＭＯＳ２のオン状態／オフ状態のスイッ
チング間隔、つまりデューティサイクルを制御すれば、
出力電圧Ｖout の値を可変できる。又、入力電圧Ｖinが
低下した場合、コントロールＩＣ３によりＰＭＯＳ２の
オン状態の時間幅を広げるようにすれば、出力電圧Ｖou
t の値が安定に保たれる。
らの制御信号Ｓ３とＰＭＯＳ２のソースｓ間の電圧は該
ＰＭＯＳ２の閾値より小さいので、ＰＭＯＳ２がオフ状
態になる。時間ｔ２において、制御信号Ｓ３とＰＭＯＳ
２のソースｓ間の電圧は該ＰＭＯＳ２の閾値以上なの
で、ＰＭＯＳ２がオン状態になる。この時、入力電圧Ｖ
inは、チョークコイル５、コンデンサ６及び図示しない
負荷に対してエネルギを供給する。そして、チョークコ
イル５には電流が流れることによってエネルギが蓄積さ
れる。尚、この時、ダイオード４はオフ状態になってい
る。時間ｔ３において、時間ｔ１と同様にＰＭＯＳ２が
オフ状態になる。この時、チョークコイル５に蓄積され
ていたエネルギがダイオード４を通して負荷に供給され
る。従って、ＰＭＯＳ２のオン状態／オフ状態のスイッ
チング間隔、つまりデューティサイクルを制御すれば、
出力電圧Ｖout の値を可変できる。又、入力電圧Ｖinが
低下した場合、コントロールＩＣ３によりＰＭＯＳ２の
オン状態の時間幅を広げるようにすれば、出力電圧Ｖou
t の値が安定に保たれる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
降圧チョッパ回路では、次のような課題があった。即
ち、図２に示すような一般の降圧チョッパ回路では、Ｐ
ＭＯＳ２のスイッチングの制御を行う回路（即ち、コン
トロールＩＣ３）を個別部品で構成することは殆どな
く、ＩＣを使用している。そして、コントロールＩＣ３
の動作電源として、入力電圧Ｖinが供給されている。コ
ントロールＩＣ３では、入力電圧Ｖinが投入され、該入
力電圧Ｖinが上昇していく途上で該コントロールＩＣ３
の動作が不安定になり、制御信号出力端子Ｂから高周波
信号が出力される領域がある。この高周波信号がそのま
ま負荷であるスイッチングトランジスタ（図２ではＰＭ
ＯＳ２）のゲートｇに入力されると、該ＰＭＯＳ２が破
壊されることがある。これを防止するために、コントロ
ールＩＣ３は、正常動作する最低の入力電圧以下では制
御信号Ｓ３を送出しない機能（即ち、ＵＶＬＯ（Under
Voltage Lock Out）機能）を有している。この最低の入
力電圧（以下、ＵＶＬＯ値という）は外部から変更でき
ないので、入力電圧ＶinがＵＶＬＯ値以下の場合では、
降圧チョッパ回路を動作させることができないという問
題があった。
降圧チョッパ回路では、次のような課題があった。即
ち、図２に示すような一般の降圧チョッパ回路では、Ｐ
ＭＯＳ２のスイッチングの制御を行う回路（即ち、コン
トロールＩＣ３）を個別部品で構成することは殆どな
く、ＩＣを使用している。そして、コントロールＩＣ３
の動作電源として、入力電圧Ｖinが供給されている。コ
ントロールＩＣ３では、入力電圧Ｖinが投入され、該入
力電圧Ｖinが上昇していく途上で該コントロールＩＣ３
の動作が不安定になり、制御信号出力端子Ｂから高周波
信号が出力される領域がある。この高周波信号がそのま
ま負荷であるスイッチングトランジスタ（図２ではＰＭ
ＯＳ２）のゲートｇに入力されると、該ＰＭＯＳ２が破
壊されることがある。これを防止するために、コントロ
ールＩＣ３は、正常動作する最低の入力電圧以下では制
御信号Ｓ３を送出しない機能（即ち、ＵＶＬＯ（Under
Voltage Lock Out）機能）を有している。この最低の入
力電圧（以下、ＵＶＬＯ値という）は外部から変更でき
ないので、入力電圧ＶinがＵＶＬＯ値以下の場合では、
降圧チョッパ回路を動作させることができないという問
題があった。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、入力側の直流電圧を制御信号に基づいて
スイッチングしてパルス信号化するスイッチング手段
と、前記入力側の直流電圧が電源電圧として供給され、
該電源電圧が予め規定された最低動作電圧以上の場合に
前記制御信号を生成する制御手段と、前記パルス信号に
対して平滑化を行う平滑コイルを有し、該平滑化を行っ
た電圧を出力電圧として出力側へ送出する平滑手段と
を、備えた降圧チョッパ回路において、次のような手段
を設けている。即ち、前記平滑コイルと電磁結合され、
該平滑コイルに流れる電流の変化に対応した誘導電圧を
発生するコイルと、前記誘導電圧に対して整流及び平滑
化を行い、その電圧を前記制御手段に供給される前記直
流電圧に加える加算手段とを、設けている。
決するために、入力側の直流電圧を制御信号に基づいて
スイッチングしてパルス信号化するスイッチング手段
と、前記入力側の直流電圧が電源電圧として供給され、
該電源電圧が予め規定された最低動作電圧以上の場合に
前記制御信号を生成する制御手段と、前記パルス信号に
対して平滑化を行う平滑コイルを有し、該平滑化を行っ
た電圧を出力電圧として出力側へ送出する平滑手段と
を、備えた降圧チョッパ回路において、次のような手段
を設けている。即ち、前記平滑コイルと電磁結合され、
該平滑コイルに流れる電流の変化に対応した誘導電圧を
発生するコイルと、前記誘導電圧に対して整流及び平滑
化を行い、その電圧を前記制御手段に供給される前記直
流電圧に加える加算手段とを、設けている。
【０００７】本発明によれば、以上のように降圧チョッ
パ回路を構成したので、先ず、入力側の直流電圧は加算
手段を経て制御手段の電源電圧として供給される。この
供給された電源電圧が最低動作電圧以上であれば、制御
手段において制御信号が生成される。すると、入力側の
直流電圧は、スイッチング手段においてパルス信号化さ
れる。このパルス信号は、平滑コイルで平滑化される。
この時、平滑コイルと電磁結合されたコイルに発生する
誘導電圧が整流及び平滑化されて入力側の前記直流電圧
に加算され、該直流電圧よりも数Ｖ高い電圧が制御手段
の電源電圧として供給される。そのため、前記直流電圧
が低下しても、制御手段に供給される電源電圧は、該制
御手段が正常に動作する範囲になる。従って、前記課題
を解決できるのである。
パ回路を構成したので、先ず、入力側の直流電圧は加算
手段を経て制御手段の電源電圧として供給される。この
供給された電源電圧が最低動作電圧以上であれば、制御
手段において制御信号が生成される。すると、入力側の
直流電圧は、スイッチング手段においてパルス信号化さ
れる。このパルス信号は、平滑コイルで平滑化される。
この時、平滑コイルと電磁結合されたコイルに発生する
誘導電圧が整流及び平滑化されて入力側の前記直流電圧
に加算され、該直流電圧よりも数Ｖ高い電圧が制御手段
の電源電圧として供給される。そのため、前記直流電圧
が低下しても、制御手段に供給される電源電圧は、該制
御手段が正常に動作する範囲になる。従って、前記課題
を解決できるのである。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
降圧チョッパ回路の一構成例を示す回路図である。この
降圧チョッパ回路は、直流の入力電圧Ｖinを入力する入
力端子１１を有している。入力端子１１は、スイッチン
グ手段（例えば、ＰＭＯＳ）１２のソースｓに接続され
ている。又、この降圧チョッパ回路は、制御手段である
コントロールＩＣ１３を有している。コントロールＩＣ
１３は、ＰＭＯＳ１２のオン状態／オフ状態を制御する
ための制御信号Ｓ１３を生成する回路であり、ＵＶＬＯ
機能を有している。コントロールＩＣ１３の制御信号出
力端子Ｂは、ＰＭＯＳ１２のゲートｇに接続されてい
る。ＰＭＯＳ１２のドレインｄはダイオード１４のカソ
ードｋに接続されると共に、トランス１５の１次巻線１
５ａのホット側（図１中の・で示す）に接続されてい
る。この１次巻線１５ａで平滑コイルが構成されてい
る。ダイオード１４のアノードａは、グランドに接続さ
れている。１次巻線１５ａのコールド側は、コンデンサ
１６を介してグランドに接続されると共に、出力電圧Ｖ
out を出力する出力端子１７に接続されている。ダイオ
ード１４、１次巻線１５ａ及びコンデンサ１６で平滑手
段が構成されている。出力端子１７は抵抗１８を介して
ノードｎに接続され、該ノードｎが抵抗１９を介してグ
ランドに接続されている。更に、ノードｎは、コントロ
ールＩＣ１３の帰還信号入力端子Ｃに接続されている。
コントロールＩＣ１３のアース端子Ｄは、接地されてい
る。
降圧チョッパ回路の一構成例を示す回路図である。この
降圧チョッパ回路は、直流の入力電圧Ｖinを入力する入
力端子１１を有している。入力端子１１は、スイッチン
グ手段（例えば、ＰＭＯＳ）１２のソースｓに接続され
ている。又、この降圧チョッパ回路は、制御手段である
コントロールＩＣ１３を有している。コントロールＩＣ
１３は、ＰＭＯＳ１２のオン状態／オフ状態を制御する
ための制御信号Ｓ１３を生成する回路であり、ＵＶＬＯ
機能を有している。コントロールＩＣ１３の制御信号出
力端子Ｂは、ＰＭＯＳ１２のゲートｇに接続されてい
る。ＰＭＯＳ１２のドレインｄはダイオード１４のカソ
ードｋに接続されると共に、トランス１５の１次巻線１
５ａのホット側（図１中の・で示す）に接続されてい
る。この１次巻線１５ａで平滑コイルが構成されてい
る。ダイオード１４のアノードａは、グランドに接続さ
れている。１次巻線１５ａのコールド側は、コンデンサ
１６を介してグランドに接続されると共に、出力電圧Ｖ
out を出力する出力端子１７に接続されている。ダイオ
ード１４、１次巻線１５ａ及びコンデンサ１６で平滑手
段が構成されている。出力端子１７は抵抗１８を介して
ノードｎに接続され、該ノードｎが抵抗１９を介してグ
ランドに接続されている。更に、ノードｎは、コントロ
ールＩＣ１３の帰還信号入力端子Ｃに接続されている。
コントロールＩＣ１３のアース端子Ｄは、接地されてい
る。
【０００９】一方、入力端子１１は、トランス１５の２
次巻線１５ｂのホット側に接続されている。この２次巻
線１５ｂでコイルが構成されている。２次巻線１５ｂの
コールド側はダイオード２０のアノードａに接続され、
該ダイオード２０のカソードｋがコンデンサ２１を介し
てグランドに接続されると共に、コントロールＩＣ１３
の電源端子Ａに接続されている。ダイオード２０及びコ
ンデンサ２１で加算手段が構成されている。図４は、図
１の動作を説明するためのタイムチャートであり、縦軸
に電圧、及び横軸に時間がとられている。この図を参照
しつつ、図１の動作を説明する。ダイオード２０の順方
向電圧をＶＦ20とすれば、コントロールＩＣ１３の電源
端子ＡにはＶin−ＶＦ20が印加される。この値がコント
ロールＩＣ１３のＵＶＬＯ値を上回れば、コントロール
ＩＣ１３が動作を開始し、ＰＭＯＳ１２のゲートｇには
波高値が概略Ｖin−ＶＦ20に等しい断続するパルス信号
（即ち、制御信号Ｓ１３）が印加されるから、降圧チョ
ッパとしての動作が開始され、抵抗１８，１９の各抵抗
値とコントロールＩＣ１３内の比較電圧により定まる一
定の出力電圧Ｖout が得られる。
次巻線１５ｂのホット側に接続されている。この２次巻
線１５ｂでコイルが構成されている。２次巻線１５ｂの
コールド側はダイオード２０のアノードａに接続され、
該ダイオード２０のカソードｋがコンデンサ２１を介し
てグランドに接続されると共に、コントロールＩＣ１３
の電源端子Ａに接続されている。ダイオード２０及びコ
ンデンサ２１で加算手段が構成されている。図４は、図
１の動作を説明するためのタイムチャートであり、縦軸
に電圧、及び横軸に時間がとられている。この図を参照
しつつ、図１の動作を説明する。ダイオード２０の順方
向電圧をＶＦ20とすれば、コントロールＩＣ１３の電源
端子ＡにはＶin−ＶＦ20が印加される。この値がコント
ロールＩＣ１３のＵＶＬＯ値を上回れば、コントロール
ＩＣ１３が動作を開始し、ＰＭＯＳ１２のゲートｇには
波高値が概略Ｖin−ＶＦ20に等しい断続するパルス信号
（即ち、制御信号Ｓ１３）が印加されるから、降圧チョ
ッパとしての動作が開始され、抵抗１８，１９の各抵抗
値とコントロールＩＣ１３内の比較電圧により定まる一
定の出力電圧Ｖout が得られる。
【００１０】降圧チョッパとして動作している状態で
は、次のように動作を行う。時間ｔ１において、コント
ロールＩＣ１３の制御信号Ｓ１３とＰＭＯＳ１２のソー
スｓ間の電圧は該ＰＭＯＳ１２の閾値より小さいので、
該ＰＭＯＳ１２がオフ状態になる。この時、トランス１
５に蓄積されたエネルギは、１次巻線１５ａ側では、該
１次巻線１５ａのコールド側、負荷、ダイオード１４の
アノードａ及び１次巻線１５ａのホット側のルートで放
電する。同時に、２次巻線１５ｂ側でも、入力端子１
１、巻線１５ｂのホット側、ダイオード２０のアノード
ａ及びコンデンサ２１のルートで放電を行い、この時、
コンデンサ２１が充電される。ここで、巻線１５ａと巻
線１５ｂとの巻数比をｎ：１とすれば、コントロールＩ
Ｃ１３の電源端子Ａの電圧ＶA は次式（１）で与えられ
る。 ＶA ＝Ｖin＋（Ｖout ＋ＶＦ14）／ｎ−ＶＦ20 ・・・（１） 但し、 ＶＦ14；ダイオード１４の順方向電圧を ＶＦ20；ダイオード２０の順方向電圧を 例えば、ＵＶＬＯ値を６Ｖ、及び出力電圧Ｖout を５Ｖ
とした場合、従来の回路では、入力電圧Ｖinが６Ｖ以下
に低下すると使用できない。
は、次のように動作を行う。時間ｔ１において、コント
ロールＩＣ１３の制御信号Ｓ１３とＰＭＯＳ１２のソー
スｓ間の電圧は該ＰＭＯＳ１２の閾値より小さいので、
該ＰＭＯＳ１２がオフ状態になる。この時、トランス１
５に蓄積されたエネルギは、１次巻線１５ａ側では、該
１次巻線１５ａのコールド側、負荷、ダイオード１４の
アノードａ及び１次巻線１５ａのホット側のルートで放
電する。同時に、２次巻線１５ｂ側でも、入力端子１
１、巻線１５ｂのホット側、ダイオード２０のアノード
ａ及びコンデンサ２１のルートで放電を行い、この時、
コンデンサ２１が充電される。ここで、巻線１５ａと巻
線１５ｂとの巻数比をｎ：１とすれば、コントロールＩ
Ｃ１３の電源端子Ａの電圧ＶA は次式（１）で与えられ
る。 ＶA ＝Ｖin＋（Ｖout ＋ＶＦ14）／ｎ−ＶＦ20 ・・・（１） 但し、 ＶＦ14；ダイオード１４の順方向電圧を ＶＦ20；ダイオード２０の順方向電圧を 例えば、ＵＶＬＯ値を６Ｖ、及び出力電圧Ｖout を５Ｖ
とした場合、従来の回路では、入力電圧Ｖinが６Ｖ以下
に低下すると使用できない。
【００１１】しかし、本実施形態では、６Ｖ以上の入力
電圧Ｖinが与えられて動作が開始されると、該入力電圧
Ｖinが仮に５．３Ｖに低下した場合でも、電源端子Ａの
電圧ＶA は、 ＶA ＝５．３＋（５＋０．３）／３−０．３＝６．７７
Ｖ 但し、 ＶＦ14＝０．３Ｖ ＶＦ20＝０．３Ｖ ｎ＝３ となり、ＵＶＬＯ値である６Ｖ以上の電圧が得られるの
で、コントロールＩＣ１３の動作が停止することはな
い。この時の降圧チョッパ回路のオンデューティは、５
／５．３×１００＝９４．３％程度になる。尚、ここで
は、ダイオード１４，２０は、通常のシリコンダイオー
ドよりも順方向電圧が低く、スイッチングスピードの速
いショットキ・バリア・ダイオードで構成されている。
電圧Ｖinが与えられて動作が開始されると、該入力電圧
Ｖinが仮に５．３Ｖに低下した場合でも、電源端子Ａの
電圧ＶA は、 ＶA ＝５．３＋（５＋０．３）／３−０．３＝６．７７
Ｖ 但し、 ＶＦ14＝０．３Ｖ ＶＦ20＝０．３Ｖ ｎ＝３ となり、ＵＶＬＯ値である６Ｖ以上の電圧が得られるの
で、コントロールＩＣ１３の動作が停止することはな
い。この時の降圧チョッパ回路のオンデューティは、５
／５．３×１００＝９４．３％程度になる。尚、ここで
は、ダイオード１４，２０は、通常のシリコンダイオー
ドよりも順方向電圧が低く、スイッチングスピードの速
いショットキ・バリア・ダイオードで構成されている。
【００１２】時間ｔ２において、制御信号Ｓ１３とＰＭ
ＯＳ１２のソースｓ間の電圧は該ＰＭＯＳ１２の閾値以
上なので、ＰＭＯＳ２１がオン状態になる。この時、入
力電圧Ｖinは、１次巻線１５ａ、コンデンサ１６及び図
示しない負荷に対してエネルギを供給する。そして、１
次巻線１５ａには、電流が流れることによってエネルギ
が蓄積される。尚、この時、ダイオード１４はオフ状態
になっている。又、２次巻線１５ｂには、コールド側か
らホット側に向かって電流を流す向きに電圧が発生する
が、ダイオード２０によって阻止される。時間ｔ３にお
いて、ＰＭＯＳ１２がオフ状態になり、前記時間ｔ１と
同様の動作を行う。尚、負荷電流が変化すると出力電圧
Ｖout が変化するが、該出力電圧Ｖout は抵抗１８，１
９で分圧され、ノードｎの電圧がコントロールＩＣ１３
の帰還信号入力端子Ｃに入力される。そのため、コント
ロールＩＣ１３は、出力電圧Ｖoutを一定値に保つよう
に制御信号Ｓ１３のパルス幅を制御する。
ＯＳ１２のソースｓ間の電圧は該ＰＭＯＳ１２の閾値以
上なので、ＰＭＯＳ２１がオン状態になる。この時、入
力電圧Ｖinは、１次巻線１５ａ、コンデンサ１６及び図
示しない負荷に対してエネルギを供給する。そして、１
次巻線１５ａには、電流が流れることによってエネルギ
が蓄積される。尚、この時、ダイオード１４はオフ状態
になっている。又、２次巻線１５ｂには、コールド側か
らホット側に向かって電流を流す向きに電圧が発生する
が、ダイオード２０によって阻止される。時間ｔ３にお
いて、ＰＭＯＳ１２がオフ状態になり、前記時間ｔ１と
同様の動作を行う。尚、負荷電流が変化すると出力電圧
Ｖout が変化するが、該出力電圧Ｖout は抵抗１８，１
９で分圧され、ノードｎの電圧がコントロールＩＣ１３
の帰還信号入力端子Ｃに入力される。そのため、コント
ロールＩＣ１３は、出力電圧Ｖoutを一定値に保つよう
に制御信号Ｓ１３のパルス幅を制御する。
【００１３】以上のように、本実施形態では、トランス
１５の２次巻線１５ｂに発生する誘導電圧を平滑して入
力電圧Ｖinに加算し、該入力電圧Ｖinよりも数Ｖ高い電
圧をコントロールＩＣ１３の電源電圧として供給するよ
うにしたので、該入力電圧Ｖinが低下してＵＶＬＯ値以
下になった場合でも、この降圧チョッパ回路は正常に動
作する。尚、本発明は上記実施形態に限定されず、種々
の変形が可能である。その変形例としては、例えば次の
ようなものがある。
１５の２次巻線１５ｂに発生する誘導電圧を平滑して入
力電圧Ｖinに加算し、該入力電圧Ｖinよりも数Ｖ高い電
圧をコントロールＩＣ１３の電源電圧として供給するよ
うにしたので、該入力電圧Ｖinが低下してＵＶＬＯ値以
下になった場合でも、この降圧チョッパ回路は正常に動
作する。尚、本発明は上記実施形態に限定されず、種々
の変形が可能である。その変形例としては、例えば次の
ようなものがある。
【００１４】（ａ） 図１中のＰＭＯＳ１２で構成され
たスイッチング手段は、ＰＮＰ型トランジスタを用いて
もよい。即ち、ＰＮＰ型トランジスタのエミッタは入力
端子１１に接続され、コレクタがダイオード１４のカソ
ードｋに接続される。又、ベースは抵抗を介してコント
ロールＩＣ１３の制御信号出力端子Ｂに接続され、ベー
スとエミッタ間に抵抗が接続される。 （ｂ） 図１中のトランス１５は、２つのコイルを電磁
結合したものであれば、他の物でもよい。 （ｃ） 図１中のダイオード１４，２０は、通常のシリ
コンダイオードで構成しても良い。但し、ショットキ・
バリア・ダイオードを使用した場合に比べて効率は低下
する。
たスイッチング手段は、ＰＮＰ型トランジスタを用いて
もよい。即ち、ＰＮＰ型トランジスタのエミッタは入力
端子１１に接続され、コレクタがダイオード１４のカソ
ードｋに接続される。又、ベースは抵抗を介してコント
ロールＩＣ１３の制御信号出力端子Ｂに接続され、ベー
スとエミッタ間に抵抗が接続される。 （ｂ） 図１中のトランス１５は、２つのコイルを電磁
結合したものであれば、他の物でもよい。 （ｃ） 図１中のダイオード１４，２０は、通常のシリ
コンダイオードで構成しても良い。但し、ショットキ・
バリア・ダイオードを使用した場合に比べて効率は低下
する。
【００１５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、コイルに発生する誘導電圧を整流及び平滑化して
入力側の直流電圧に加算し、該直流電圧よりも数Ｖ高い
電圧を制御手段の電源電圧として供給するようにしたの
で、該直流電圧が該制御手段の正常動作する電圧以下に
低下した場合でも、本発明の降圧チョッパ回路は正常に
動作できる。
れば、コイルに発生する誘導電圧を整流及び平滑化して
入力側の直流電圧に加算し、該直流電圧よりも数Ｖ高い
電圧を制御手段の電源電圧として供給するようにしたの
で、該直流電圧が該制御手段の正常動作する電圧以下に
低下した場合でも、本発明の降圧チョッパ回路は正常に
動作できる。
【図１】本発明の実施形態を示す降圧チョッパ回路の回
路図である。
路図である。
【図２】従来の降圧チョッパ回路の回路図である。
【図３】図２のタイムチャートである。
【図４】図１のタイムチャートである。
２，１２ ＰＭＯＳ（スイッチン
グ手段） ３，１３ コントロールＩＣ（制
御手段） ４，１４ ダイオード（平滑手
段） ５ チョークコイル（平滑
コイル、平滑手段） ６，１６ コンデンサ（平滑手
段） １５ａ １次巻線（平滑コイ
ル、平滑手段） １５ｂ ２次巻線（コイル） ２０ ダイオード（加算手
段） ２１ コンデンサ（加算手
段） Ｓ３，Ｓ１３ 制御信号 Ｖin 直流電圧 Ｖout 出力電圧
グ手段） ３，１３ コントロールＩＣ（制
御手段） ４，１４ ダイオード（平滑手
段） ５ チョークコイル（平滑
コイル、平滑手段） ６，１６ コンデンサ（平滑手
段） １５ａ １次巻線（平滑コイ
ル、平滑手段） １５ｂ ２次巻線（コイル） ２０ ダイオード（加算手
段） ２１ コンデンサ（加算手
段） Ｓ３，Ｓ１３ 制御信号 Ｖin 直流電圧 Ｖout 出力電圧
Claims (1)
- 【請求項１】 入力側の直流電圧を制御信号に基づいて
スイッチングしてパルス信号化するスイッチング手段
と、 前記入力側の直流電圧が電源電圧として供給され、該電
源電圧が予め規定された最低動作電圧以上の場合に前記
制御信号を生成する制御手段と、 前記パルス信号に対して平滑化を行う平滑コイルを有
し、該平滑化を行った電圧を出力電圧として出力側へ送
出する平滑手段とを、 備えた降圧チョッパ回路において、 前記平滑コイルと電磁結合され、該平滑コイルに流れる
電流の変化に対応した誘導電圧を発生するコイルと、 前記誘導電圧に対して整流及び平滑化を行い、その電圧
を前記制御手段に供給される前記直流電圧に加える加算
手段とを、 設けたことを特徴とする降圧チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234596A JPH09322531A (ja) | 1996-05-27 | 1996-05-27 | 降圧チョッパ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234596A JPH09322531A (ja) | 1996-05-27 | 1996-05-27 | 降圧チョッパ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09322531A true JPH09322531A (ja) | 1997-12-12 |
Family
ID=15079180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13234596A Pending JPH09322531A (ja) | 1996-05-27 | 1996-05-27 | 降圧チョッパ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09322531A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009247074A (ja) * | 2008-03-29 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| DE102011081426A1 (de) | 2010-09-16 | 2012-03-22 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2012133942A (ja) * | 2010-12-20 | 2012-07-12 | Panasonic Corp | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
-
1996
- 1996-05-27 JP JP13234596A patent/JPH09322531A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009247074A (ja) * | 2008-03-29 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| DE102011081426A1 (de) | 2010-09-16 | 2012-03-22 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US9087712B2 (en) | 2010-09-16 | 2015-07-21 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2012133942A (ja) * | 2010-12-20 | 2012-07-12 | Panasonic Corp | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| JP4062307B2 (ja) | コンバータ | |
| US6839247B1 (en) | PFC-PWM controller having a power saving means | |
| US7852640B2 (en) | System and method for providing control for switch-mode power supply | |
| US6812682B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
| US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
| US6690586B2 (en) | Switching power source device | |
| US7511972B2 (en) | DC-DC converter recycling leakage inductor losses via auxiliary DC regulator | |
| US6246596B1 (en) | Switching power supply | |
| US10601329B2 (en) | Switching regulator and power switch controller circuit thereof | |
| US6285566B1 (en) | RCC power supply with remote disabling of oscillation frequency control | |
| JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| US6487093B1 (en) | Voltage regulator | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| CN110401347B (zh) | 直流电源装置 | |
| US4864485A (en) | Switched mode power supply with start-up control | |
| US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
| JPH09322531A (ja) | 降圧チョッパ回路 | |
| WO2003043166A1 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP2022178982A (ja) | 電源回路、電源装置 | |
| JP3141675B2 (ja) | スイッチング電源装置 | |
| US7154762B2 (en) | Power source apparatus | |
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020129 |