JPH0564426A

JPH0564426A - チヨツパーレギユレータ

Info

Publication number: JPH0564426A
Application number: JP24500691A
Authority: JP
Inventors: Shinji Shimanuki; 新次嶋貫
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1991-08-30
Filing date: 1991-08-30
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】本発明は、水平走査周波数可変型受像機など
の偏向回路や高圧回路における電源回路等に使用され
る、降圧型のチョッパーレギュレータに関する。そし
て、この発明は、特にＰチャネルMOSFETを使用すること
による、駆動回路の簡素化、配置面積の小型化、高効率
化の特長を活かしつつ、２次破壊を防止できるチョッパ
ーレギュレータを提供することを目的としている。【構成】スイッチング電源回路１は出力電圧非発生保
護回路を備えている。この保護回路と、ＰチャネルMOSF
ET２のドレインとの間に検出回路１１を設ける。MOSFET
２のソース電圧が発生しているときに、駆動回路４に異
常が発生した場合、検出回路１１が、その異常を検出し
て前記保護回路に検出信号を送り、スイッチング電源回
路１を停止させて、速やかにMOSFET２のソース電圧をシ
ャットダウンする。これにより、２次破壊を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、種々の水平走査周波数
に自動追従可能なバリスキャン型受像機などの偏向回路
や高圧回路における電源回路等に使用される、降圧型の
チョッパーレギュレータに関する。そして、この発明
は、特にＰチャネルMOSFETを使用することによる、駆動
回路の簡素化、配置面積の小型化、高効率化の特長を活
かしつつ、２次破壊を防止できるチョッパーレギュレー
タを提供することを目的としている。

【０００２】

【従来の技術】図５に、第１従来例として、種々の水平
走査周波数に対しても高圧電圧ＨＶを一定化できる水平
高圧回路に、ＰチャネルMOSFETを用いた従来の降圧型チ
ョッパーレギュレータを導入したものを示す。また図６
にその回路図を示す。図５において、１は出力電圧非発
生保護回路を有するスイッチング電源回路である。２は
ＰチャネルMOSFETであり、３はＰチャネルMOSFETのソー
ス・ゲート間の電位差発生回路であり、４はＰチャネル
MOSFETのオン・オフを制御する駆動回路である。５はフ
ライホイールダイオード、６はチョークコイル、７は整
流コンデンサ、８はシリーズレギュレータ、９はフライ
バックトランス等を含む負荷、１０は出力電圧制御回路
である。

【０００３】図６において、符号１５〜２２の部品が駆
動回路４を構成し、符号２３〜２６の部品が電位差発生
回路３を構成している。また、水平同期パルス信号に同
期した水平パルス発生器を駆動するパルス発生駆動回路
２９と、水平出力トランジスタ３４と、ダンパーダイオ
ード３５と、リトレース容量３６と、インダクタ３７
と、リトレース容量３８と、フライバックトランス３０
とは、周知の共振型高圧発生回路を構成している。フラ
イバックトランス３０の入力・出力巻線比をｎ、水平出
力トランジスタ３４のコレクタパルスをＶｃｐとする
と、高圧電圧ＨＶは、

【０００４】

【数１】

【０００５】で表される。フライバックトランス３０の
入力巻線のインダクタンス値をＬ１、インダクタ３７の
インダクタンス値をＬ２、リトレース容量３６の容量を
ＣＲ、フライバックトランス３０の電源電圧をＶｃｃ、
水平走査期間をｔＨ、リトレース期間をｔＲとすると、
水平コレクタパルス電圧Ｖｃｐは、

【０００６】

【数２】

【数３】

【０００７】で表される。従って、数１，２より、

【０００８】

【数４】

【０００９】が導かれる。数４より、水平走査周波数、
即ち水平走査期間ｔＨが変化しても高圧ＨＶを一定化さ
せるためには、水平走査期間ｔＨに応じてＶｃｃを変化
させればよいことがわかる。これを実現させる回路が、
出力トランジスタ２７を有するシリーズレギュレータ８
と、高圧電圧分割抵抗３２，３３を介して接続されてい
る出力電圧制御回路１０である。但し、シリーズレギュ
レータ８（出力トランジスタ２７）の入出力電位差が大
きいと、消費電力が増える。そこで、消費電力を抑える
ため、図８のように水平走査周波数ｆＨ（即ち水平走査
期間ｔＨ）に応じて、トランジスタ２７の入力電圧（点
Ｐ４）を、略出力電圧に比例して変化させている。この
変化させるための回路が、ＰチャネルMOSFET２、電位差
発生回路３、ＰチャネルMOSFETのオン・オフを制御する
駆動回路４、フライホイールダイオード５、チョークコ
イル６、整流コンデンサ７から構成されるチョッパーレ
ギュレータである。

【００１０】図６において、水平同期信号に同期したパ
ルスを発生するスイッチングパルス発生器１５の出力パ
ルス電圧Ｖ_ＯＥを、相補形エミッタホロワトランジスタ
駆動回路（トランジスタ１８，１９）に入力する。点Ｐ
１に電圧が発生すると、ツェナーダイオード２４、ダイ
オード２５、充放電コンデンサ２２、抵抗２１、トラン
ジスタ１９、アースという閉ループで電流が流れ、Ｐチ
ャネルMOSFET２のソース電圧に対してゲート電圧を、MO
SFET２をオンさせるのに十分な電圧に下げる。このと
き、点Ｐ１の電圧をＶｐ１とし、抵抗２１での電圧降下
を無視できるとし、ツェナーダイオード２４のツェナー
電圧をＶｚ、ダイオード２５の電圧をＶ_Ｄとすれば、コ
ンデンサ２２の充電電圧Ｖｃは、

【００１１】

【数５】

【００１２】と表せる。次に、スイッチングパルス発生
器１５の出力パルス電圧Ｖ_ＯＥがハイレベルの電圧値Ｖ
ｃｃ２になると、トランジスタ１９はオフ、トランジス
タ１８はオンし、コンデンサ２２の電圧をこの電圧値Ｖ
ｃｃ２で押し上げる形となり、MOSFET２のゲート電圧Ｖ
_ＧＥは、

【００１３】

【数６】

【００１４】となる。ソース電圧はＶｐ１であるから、
ソースに対するゲート電圧が、

【００１５】

【数７】

【００１６】となるように、電圧Ｖｚ，Ｖｃｃ２の定数
が設定されており、MOSFET２はオフとなる。そして、再
びスイッチングパルス発生器１５の出力レベルがローレ
ベルになると、トランジスタ１８はオフ、トランジスタ
１９はオンして、コンデンサ２２を充電する期間とな
り、MOSFET２はオンする。こうして、MOSFET２のオン、
オフを制御する。上記動作のタイミングチャートを図７
に示す。MOSFET２の入力電圧をＶ_ＳＥ、出力電圧をＶ
_ＤＥ、MOSFET２がオンしている時間をＴｏｎ、オフして
いる時間をＴｏｆｆとすると、MOSFET２がオンしている
期間にチョークコイル６に加わる電圧は（Ｖ_ＳＥ−Ｖ
_ＤＥ）である。従って、この期間のチョークコイル６の
電流変化量△Ｉ_Ｌは、チョークコイル６のインダクタン
スをＬとすると、

【００１７】

【数８】

【００１８】となる。一方、MOSFET２がオフしている期
間は、フライホイールダイオード５が導通し、チョーク
コイル６には（−Ｖ_ＤＥ）が加わる。従って、この期間
のチョークコイル６の電流変化量△Ｉ_Ｌは、

【００１９】

【数９】

【００２０】となる。チョークコイル６の電流変化が連
続的な場合、定常状態では、上記の２つの電流変化量は
等しくなるので、数８，９より、

【００２１】

【数１０】

【００２２】となる。MOSFET２の入力電圧Ｖ_ＳＥは一定
なので、数１０より、Ｔｏｎ期間とＴｏｆｆ期間との比
率（デューティ比）を変えることにより、出力電圧Ｖ
_ＤＥを変化させることができることがわかる。前述し
た、水平走査期間ｔＨに応じて、シリーズレギュレータ
８（トランジスタ２７）の入力電圧（点Ｐ４、即ちチョ
ッパーレギュレータの出力電圧）を、略出力電圧に比例
して変化させる方法は、このデューティ比の変化による
電圧Ｖ_ＤＥの変化を利用している。Ｔｏｎ期間とＴｏｆ
ｆ期間とのデューティ比を変えるようにMOSFET２のスイ
ッチング動作を制御しているのが、図５の駆動回路４
（図６のスイッチングパルス発生器１５等で構成されて
いる）である。図７に示す電圧Ｖ_ＯＥのＴｏｎ期間とＴ
ｏｆｆ期間とのデューティ比が、MOSFET２のオン・オフ
期間のデューティ比に相当する。

【００２３】ここで、スイッチング電源回路１は、同回
路内のスイッチングパルス発生器の発振を停止させる等
の出力電圧非発生保護回路（図示せず）を供えている。
この保護回路は、出力端短絡時にスイッチングパルスの
発振を停止させて、出力電圧非発生状態とする回路であ
る。当然、装置全体の電源をオンさせた瞬間は、回路全
体が非通電状態なので、この状態と出力端短絡状態とを
区別するために、電源オン時の一定期間、保護回路機能
を停止させるタイマー回路（リセット回路）が付加され
いる（詳細は、本発明者による特願平２−２４６７１５
号参照）。モトローラ社発行の“POWER MOSFET TRANSIS
TOR DATA ’89.DEL135.REV3. ”の２章６節１１頁〜１
４頁に掲載されている、TABLE3-SWITCHING SPEEDS OF V
ARIOUS TMOS GATE DRIVES を見ても、立上がり時間ｔ
ｒ、立下がり時間ｔｆ、立上がり遅れ時間ｔｒ
_{ｄｅｌａｙ}、立下がり遅れ時間ｔｆ_{ｄｅｌａｙ}の小さい
MOSFETの駆動方式は、ドライブトランス方式、プッシュ
プル出力方式と、相補形エミッタホロワ出力方式に絞ら
れる。ところが、この一覧表は、ソース接地の場合であ
り、この発明で問題とする、ゲート・ソース間がアース
からフローティングしているチョッパーレギュレータで
は、駆動方式に再考を要すると考える。

【００２４】図６に示す従来例のように、ＰチャネルMO
SFETの場合には、ツェナーダイオードと、コンデンサ
と、相補形エミッタホロワ回路だけの簡単な駆動回路で
駆動でき、基板占有面積が小さくてすみ、フローティン
グの必要がない。そして、立上がり時間ｔｒ、立下がり
時間ｔｆ、立上がり遅れ時間ｔｒ_{ｄｅｌａｙ}、立下がり
遅れ時間ｔｆ_{ｄｅｌａｙ}が小さく、高周波対応が可能で
ある。Ｐチャネルシリコンの固有抵抗は、Ｎチャネルシ
リコンの固有抵抗に比べて大きい。よって、Ｐチャネル
MOSFETが、ＮチャネルMOSFETと同じオン抵抗、電流定格
を得るためには、より広いチップ面積が必要であり、こ
の点がＰチャネルMOSFETの欠点となる。しかし、Ｐチャ
ネルMOSFETは、駆動回路が簡素化できるので、取り付け
には、小さな基板占有面積ですむ。さらに、Ｐチャネル
MOSFETは、多数キャリアを使用しているので、オープン
ゲインのカットオフ周波数ｆ_Ｔが、少数キャリアを使用
しているＮチャネルMOSFETに比べて小さい。よって、Ｐ
チャネルMOSFETは、発振しにくく、少なくとも水平走査
周波数１００ｋＨＺ以下で使用する場合には、カットオ
フ周波数ｆ_Ｔが小さいことが長所となる。

【００２５】ところが、ＰチャネルMOSFET使用した従来
のチョッパーレギュレータでは、駆動回路４の異常でス
イッチングパルス発生器１５の発振が停止したり、駆動
用電源Ｖｃｃ２がアースに落ちたりする等の異常時に、
MOSFET２がオフせずにオン状態を維持するため、トラン
ジスタ２７（シリーズレギュレータ８）にソース電圧
（点Ｐ１）がそのまま出力され、シリーズレギュレータ
８に過大電圧が印加されることになる。異常時に、MOSF
ET２がオフ状態とならないのは、電位差発生回路３にお
いて、コンデンサ２２を介してゲート電圧を昇圧してい
るためである。

【００２６】図８に示すように、水平走査周波数ｆＨの
低い周波数モードでは、低い出力電圧となっている（数
４からも明らか）ので、この電圧がそのままソース電圧
に短絡されれば、シリーズレギュレータ８の入出力間電
位差は、特に大きくなる。この状態を放置しておけば、
シリーズレギュレータ８は熱で破壊され、MOSFET２も破
壊され、さらに、このチョッパーレギュレータに接続さ
れている水平出力トランジスタ３４をも破壊に導くこと
になる。このように、ＰチャネルMOSFETを使用した従来
の降圧型チョッパーレギュレータは、前述した長所が有
るものの、２次破壊を引き起こす虞があった。

【００２７】これに対して、ＮチャネルMOSFETは、ゲー
ト・ソース間に駆動パルスがなければオフ状態であるの
で、２次破壊の虞はない。しかし、ＮチャネルMOSFETを
使用した降圧型チョッパーレギュレータは、効率が悪い
という問題があった。図９に、第２従来例として、Ｎチ
ャネルMOSFET４５を使用した降圧型チョッパーレギュレ
ータを示す。このレギュレータは、MOSFET４５の駆動に
ドライブトランス方式（４７がドライブトランス）を採
用したものである。この方式は、交流信号のみを２次側
に伝達するため、MOSFET４５のスイッチングのデューテ
ィ比の上限と下限が制限される。第１１図に、デューテ
ィ比の異なる場合のゲート電圧波形を示した。Ｔｏｎ期
間の面積とＴｏｆｆ期間の面積とが等しくなるような電
圧波形となるため、ゲート・ソース間電圧Ｖ_ＧＳの電圧
波高値が、デューティ比の上限及び下限付近では大きく
なり、過電流、過電圧が発生する。この過電流、過電圧
の防止のために、デューティ比の上限と下限が制限され
ている。デューティ比の制限は、広帯域にわたる水平走
査周波数を扱うバリスキャン（水平走査周波数可変型）
偏向回路等には不利である。

【００２８】また、ＮチャネルMOSFETは、オープンゲイ
ンのカットオフ周波数ｆ_Ｔが、ＰチャネルMOSFETに比べ
て高く、ゲート抵抗４６を必要とすることが一般的であ
る。ソース接地の場合と違って、特に、フローティング
形のチョッパーレギュレータの場合には、発振しやすい
条件がより多いといえる。このため、ゲート抵抗４６の
抵抗値にはかなり大きな抵抗値が必要となり、MOSFET４
５に十分な駆動電流を流せないという問題があった。さ
らに、前述したように、デューティ比の上限及び下限付
近では、ゲートパルスの波高値が大きくなるため、ゲー
ト抵抗での消費電力が増大するといった問題があった。
また、この駆動方式には常に漏れインダクタンスがある
ので、第１１図に示すゲート電圧波高値にさらにパルス
が上積みされる場合があり、より消費電力が増え、高効
率化の妨げとなっていた。さらにまた、MOSFET４５のゲ
ート電流は僅かでも、ドライブトランス４７の２次側に
電圧を発生させているのは、１次側での電流変化分であ
る。よって、ドライブトランジスタ４９を流れる電流は
小さくならず、オン抵抗の小さいＮチャネルMOSFETを使
用しても、駆動回路での消費電力は小さくできず、装置
全体としての効率が悪い。

【００２９】このように、ＮチャネルMOSFETを使用した
第２従来例は、効率が悪く、さらに、ドライブトランス
を使用したために駆動回路が大型化し、ＩＣに不適等の
問題があった。

【００３０】次に、ＮチャネルMOSFETを使用した第３従
来例を図１０に示す。第３従来例は、駆動回路にフォト
カプラ６２を用い、ソースパルス電圧によりコンデンサ
６１をバックアップし、駆動回路の電源電圧（点Ｐ２
０）を、（Ｖｃｃ２＋Ｖ_ＳＥ）とし、駆動回路を常に、（Ｖｃｃ２＋Ｖ_ＳＥ）−Ｖ_ＳＥ＝Ｖｃｃ２で駆動する方式である。この駆動方式も、駆動回路の出
力段は、相補形エミッタホロワ出力回路であるので、高
い周波数に対応させてスイッチングスピードを早くでき
る。しかし、フォトカプラのスピードに限界があり、ま
た、取扱い周波数の下限付近では、コンデンサ６１の容
量不足が生じやすく回路が働かなくなることがある。こ
のため、広範囲な水平走査周波数を扱うバリスキャン偏
向回路に、このチョッパーレギュレータを用いた場合、
水平サイズ可変量が大きいと、電源電流の最大値と最小
値の幅が大きくなり、バックアップコンデンサ６１の容
量値を最適化することが難しいという問題があった。

【００３１】また、第３従来例も、ＮチャネルMOSFETを
使用したフローティング形のチョッパーレギュレータで
あるので、第２従来例と同様に発振しやすく、ゲート抵
抗６３の抵抗値を大きくしなければならず、効率改善が
できないといった問題があった。

【００３２】次に、上述した、相補形エミッタホロワ出
力方式、ドライブトランス方式に続く、３つ目の駆動方
式であるプッシュプル出力方式について簡単に説明す
る。この方式は、上下２つのトランジスタのドライブパ
ルスに位相差がないと、２つのトランジスタが同時に導
通して破壊される。このため、使い勝手が悪かった。

【００３３】以上説明したように、従来のチョッパーレ
ギュレータは、ＰチャネルMOSFETを使用した場合には、
駆動回路の簡素化、基板占有面積の縮小化、高効率化が
図れるが、２次破壊の問題があった。ＮチャネルMOSFET
を使用した場合には、２次破壊の問題は解消されるが、
逆に、駆動回路の複雑化、基板占有面積の拡大、効率の
低下という問題があった。

【００３４】

【発明が解決しようとする課題】この発明が解決しよう
とする課題は、ＰチャネルMOSFETを使用して、駆動回路
の簡素化、基板占有面積の縮小化、高効率化といったＰ
チャネルMOSFETの特長を活かしつつ、２次破壊の問題を
解消したチョッパーレギュレータとするには、どのよう
な手段を講じればよいかという点である。

【００３５】

【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、電源オン時に、所定時間、出力電
圧非発生動作を行わない保護回路を備えた第１の電源回
路と、前記第１の電源回路にソースが接続されたＰチャ
ネルMOSFETと、前記ＰチャネルMOSFETのソース・ゲート
間に接続された電位差発生回路と、前記ＰチャネルMOSF
ETのゲートとアース間に接続された、前記ＰチャネルMO
SFETのオン・オフを制御する駆動回路と、前記Ｐチャネ
ルMOSFETのドレインとアース間に接続されたフライホイ
ールダイオードと、前記ＰチャネルMOSFETのドレインと
アース間に接続された、直列接続のチョークコイルと整
流コンデンサと、前記チョークコイルと前記整流コンデ
ンサとの接続点の出力電圧を一定化する制御回路とを備
えたチョッパーレギュレータにおいて、前記Ｐチャネル
MOSFETのドレインと第１の電源回路の保護回路との間
に、前記ＰチャネルMOSFETのドレイン電圧を検出して、
前記保護回路に検出信号を出力する検出回路を設け、前
記ドレイン電圧の立下がり部分欠落時に、前記検出回路
は、前記保護回路を出力電圧非発生動作にさせ、前記第
１の電源回路を出力非発生状態とすることを特徴とする
チョッパーレギュレータを提供するものである。

【００３６】

【実施例】本発明の一実施例のブロック構成図を図１
に、その要部の回路図を図２にそれぞれ示す。なお、従
来例と同一の部分には同一の符号を付し、その部分の具
体的説明は省略する。本実施例は、検出回路１１（図２
においては、検出回路１１は符号７０〜７９の部品によ
り構成されている）を設けた点が、従来例と大きく異な
る。以下、検出回路１１について詳しく説明する。

【００３７】図２において、ＰチャネルMOSFET２のドレ
イン（点Ｐ２）を、コンデンサ７０とダイオード７１と
を介して接地する。コンデンサ７０とダイオード７１と
の接続点に、ダイオード７２を介してデプレション形FE
T７７を接続する。このFET７７のドレイン電位を、スイ
ッチング電源回路１の出力電圧非発生保護回路に帰還さ
せる。そして、MOSFET２のソース電圧が発生していると
きに、駆動回路４のMOSFET２に対するスイッチング動作
が、何らかの異常で停止した場合でも、速やかにMOSFET
２のソース電圧をシャットダウンして、２次破壊を防止
する。これが、検出回路１１の基本構成及び動作であ
る。スイッチング電源回路１は、従来例でも説明したよ
うに、電源オン時に、出力電圧非発生保護回路を一定期
間リセット状態とする機能を有している。

【００３８】図７（Ａ）に示すＶ_ＤＥのようなMOSFET２
のドレイン電圧により、Ｔｏｎ期間（MOSFET２のオン期
間）に、コンデンサ７０が充電される。ドレイン（点Ｐ
２）電位はソース電圧Ｖｓであり、点Ｐ６の電位はダイ
オード７１の電圧降下分である約０．６Ｖである。従っ
て、コンデンサ７０には、（Ｖｓ−０．６）Ｖが印加さ
れている。Ｔｏｎ期間に続くＴｏｆｆ期間（MOSFET２の
オフ期間）に、点Ｐ２電位が−０．６Ｖとなるので、コ
ンデンサ７０の放電経路がなければ、点Ｐ６の電位は、［−（Ｖｓ−０．６）−０．６］＝−Ｖｓとなる。しかし、デプレション形FET ７７のゲート・ソ
ース間逆耐定格の制限があるので、分割抵抗７５，７６
と、ツェナーダイオード７４と、コンデンサ７０の容量
値よりも十分に大きい容量値のコンデンサ７３とによ
り、ダイオード７２を介して、FET ７７のゲートを点Ｐ
６に接続し、FET ７７のオフに最適なゲート・ソース間
電圧Ｖ_ＧＳにしている。

【００３９】例えば、Ｖ_ＳＥ＝１３０Ｖ、ツェナーダイ
オード７４のツェナー電圧を１６Ｖ、抵抗７５，７６の
抵抗値を１ＭΩ、Ｖｃｃ３＝１２Ｖ、コンデンサ７３の
容量値Ｃ＝０．０２７μＦとすれば、点Ｐ６の電位は、
−Ｖｓ＝−１３０Ｖまで達せず、−１６．６Ｖにクラン
プされる。このとき、ゲート電位（点Ｐ７の電位）は、
−１６．０Ｖである。

【００４０】再び、Ｔｏｎ期間になると、点Ｐ６の電位
は＋０．６Ｖとなり、ダイオード７２はオフする。コン
デンサ７３の容量は０．０２７μＦであり、放電抵抗と
なる抵抗７５，７６の並列抵抗値は５００ｋΩであるの
で、放電時定数は水平走査期間よりもはるかに大きく設
定されている。よって、Ｔｏｎ期間は放電時定数よりも
十分に短く、コンデンサ７３は、Ｔｏｎ期間になっても
充電されたままであり、点Ｐ７のゲート電位は、−１６
Ｖに維持される。即ち、MOSFET２がオン・オフのスイッ
チング動作している限りは、点Ｐ７は約−１６Ｖに維持
される。デプレション形FET ７７の一般特性を図３に示
すが、ゲート・ソース間電圧Ｖ_ＧＳ＝−１６Ｖでは、完
全にFET ７７はオフ状態であるので、ダイオード７９は
オフであり、FET ７７がスイッチング電源回路１に備え
られた出力電圧非発生保護回路を動作させることはな
い。なお、端子Ｖｃｃ３に接続されている電源は、出力
電圧非発生保護回路が動作しても、電源電圧が保持され
る起動用スタンバイ電源とする。

【００４１】駆動回路４内のスイッチングパルス発生器
１５（図６参照）が停止したり、駆動回路４の電源電圧
Ｖｃｃ２（図６参照）がアースに短絡する異常が発生す
ると、MOSFET２をオフにするポンプアップパルスが消滅
するので、ドレイン電圧の立下がり部が消滅し、MOSFET
２がオフとならず、MOSFET２のオン状態が維持されよう
とする。しかし、立下がり部が消滅した瞬間に、図２に
示す点Ｐ６には負電位がなくなり、ダイオード７２がオ
フする。そして、コンデンサ７３は、放電抵抗７５，７
６（並列抵抗値は５００ｋΩ）を介して放電し、点Ｐ７
の電位（−１６Ｖ）が、Ｖcc3 ×Ｒ76／（Ｒ76＋Ｒ75）
の電位に向かって上昇していく。即ち、FET ７７のゲー
ト電位Ｖ_Ｇは、Ｔｏｎ期間の放電時定数を決定する式と
同一の式により、

【００４２】

【数１１】

【００４３】と表せることになる。但し、数１１のＣは
コンデンサ７３の容量値、Ｒは抵抗７５，７６の並列抵
抗値、ｔは時間である。

【００４４】ゲート電位Ｖ_Ｇは、ツェナーダイオード７
４の順方向電圧である０．６Ｖになるまでに、数１１よ
り、ｔ＝約１９ｍｓかかる。よって、駆動回路の異常発
生から約１９ｍｓ後にFET ７７が完全にオン状態とな
る。FET ７７がオン状態となると、ダイオード７９を介
して、検出信号がスイッチング電源回路１に備えられた
出力電圧非発生保護回路に供給され、その保護回路が動
作する。出力電圧非発生保護回路が動作すれば、スイッ
チング電源回路１の出力電圧はシャトダウンされて、シ
リーズレギュレータ８への過大電圧の印加が停止され、
シリーズレギュレータ８は加熱による破損から保護され
る。シリーズレギュレータ８の破壊が防止されれば、負
荷９の破壊も防止され、２次破壊が防止されることにな
る。このように、異常発生によって、検出回路１１内の
FET ７７がオンすることにより、２次破壊を防止でき
る。図３より、抵抗７８によって決まるFET ７７のドレ
イン電流を大きく選べば、数ｍｓほど早くFET ７７がオ
ン状態になることはいうまでもない。

【００４５】図４に、検出回路１１による保護動作のタ
イミングチャートを示す。まず、図４（Ａ）に示すオン
状態は、起動電源（電源電圧Ｖｃｃ３を供給するスタン
バイ電源）がオン状態で、リモコンの電源オン信号を受
け付けられる状態である。リモコンの電源オン信号を入
れる前（電源リモコンのオン以前）は、図４（Ａ）に示
す起動電源がオン状態であっても、MOSFET２にソース電
圧は供給されていない（図４（Ｃ）参照）。よって、こ
の時点では、点Ｐ７は０．６ＶでFET ７７はオン状態
で、スイッチング電源回路１に備えられた出力電圧非発
生保護回路（以下、保護回路と記すこともある）には、
FET ７７から、出力電圧を非発生状態とする検出信号が
供給されている。しかし、保護回路は、スタンバイ状態
となっていないので、出力電圧の制御はしない。

【００４６】ここで、電源リモコンがオン状態になる
と、保護回路は、ある一定期間、リセット期間（図４
（Ｂ）参照）となる。リセット期間では、スイッチング
電源回路１の出力電圧が発生し、MOSFET２にソース電圧
が印加される（図４（Ｃ）参照）、スイッチング動作を
始める。その結果、図２の点Ｐ６に負電位が発生し、FE
T７７のゲート電圧が０．６Ｖから負電位に変化し（図
４（Ｄ）参照）、FET ７７がオフ（正常動作状態では、
FET ７７はオフ状態）する。そして、FET ７７のドレイ
ン電圧が、０ＶからＶｃｃ３に変化する（図４（Ｅ）参
照）。リセット期間終了後、保護回路は保護動作が可能
なスタンバイ状態に入る（図４（Ｂ）参照）。スタンバ
イ状態で、駆動回路４等に異常が発生して、MOSFET２の
スイッチング動作が停止したとする。この停止により、
MOSFET２のドレイン電圧の立下がりが消滅すると、前述
した約１９ｍｓ後に、FET ７７がオンして、FET ７７の
ゲート電圧が負電位から正電位へと変化（図４（Ｄ）参
照）する。そして、FET ７７のドレイン電圧が０Ｖとな
り（図４（Ｅ）参照）、ダイオード７９がオンし、検出
信号が保護回路に供給され、保護回路がスタンバイ状態
からオン状態となる（図４（Ｂ）参照）。保護回路がオ
ンすると、スイッチング電源回路１の出力電圧がシャッ
トダウンされて、MOSFET２のソース電圧が印加されなく
なる（図４（Ｃ）参照）。これにより、本実施例は、MO
SFET２を過電圧による破壊から防止できると共に、負荷
９等の２次破壊を防止できる。

【００４７】

【発明の効果】以上の通り、本発明になるチョッパーレ
ギュレータは、ＰチャネルMOSFETを使用することによ
り、駆動回路の簡素化、基板占有面積の縮小化、高効率
化といったＰチャネルMOSFETの特長を活かしつつ、検出
回路により２次破壊を防止できる。

【図面の簡単な説明】

【図１】一実施例のブロック構成図である。

【図２】図１に示す実施例の要部の回路図である。

【図３】デプレション形FET ７７の特性を示す図であ
る。

【図４】図１に示す実施例の保護動作のタイミングチャ
ートを示す図である。

【図５】第１従来例のブロック構成図である。

【図６】第１従来例の要部の回路図である。

【図７】第１従来例の各部の電圧波形を示す図である。

【図８】シリーズレギュレータの出力電圧特性を示す図
である。

【図９】第２従来例を示す図である。

【図１０】第３従来例を示す図である。

【図１１】第２従来例の動作を説明するための図であ
る。

【符号の説明】

１スイッチング電源回路２ＰチャネルMOSFET ３電位差発生回路４駆動回路５フライホイールダイオード６チョークコイル７整流コンデンサ８シリーズレギュレータ９負荷１０出力電圧制御回路１１検出回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年９月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正内容】

【００４６】ここで、電源リモコンがオン状態になる
と、保護回路は、ある一定期間、リセット期間（図４
（Ｂ）参照）となる。リセット期間では、スイッチング
電源回路１の出力電源が発生し、ＭＯＳＦＥＴ２にソー
ス電圧が印加される（図４（Ｃ）参照）、スイッチング
動作を始める。その結果、図２の点Ｐ６に負電位が発生
し、ＦＥＴ７７のゲート電圧が０．６Ｖから負電圧に変
化し（図４（Ｄ）参照）、ＦＥＴ７７がオフ（正常動作
状態では、ＦＥＴ７７はオフ状態）する。そして、ＦＥ
Ｔ７７のドレイン電圧が、０ＶからＶｃｃ３に変化する
（図４（Ｅ）参照）。リセット期間終了後、保護回路は
保護動作が可能なスタンバイ状態に入る（図４（Ｂ）参
照）。スタンバイ状態で、駆動回路４等に異常が発生し
て、ＭＯＳＦＥＴ２のスイッチング動作が停止したとす
る。この停止により、ＭＯＳＦＥＴ２のドレイン電圧の
立下がりが消滅すると、前述した約１９ｍｓ後に、ＦＥ
Ｔ７７がオンして、ＦＥＴ７７のゲート電圧が負電位か
ら正電位へと変化（図４（Ｄ）参照）する。そして、Ｆ
ＥＴ７７のドレイン電圧がＯＶとなり（図４（Ｅ）参
照）、ダイオード７９がオンし、検出信号が保護回路に
供給され、保護回路がスタンバイ状態からオン状態とな
る（図４（Ｂ）参照）。保護回路がオンすると、スイッ
チング電源回路１の出力電圧がシャットダウンされて、
ＭＯＳＦＥＴ２のソース電圧が印加されなくなる（図４
（Ｃ）参照）。これにより、本実施例は、ＭＯＳＦＥＴ
２を過電圧による破壊から防止できると共に、負荷９等
の２次破壊を防止できる。なお、ドレイン電圧の異常を
検出するということから、ドレイン電圧の基となる駆動
回路４内のパルス電圧の異常や、ＭＯＳＦＥＴ２のゲー
ト電圧の異常を検出して、検出信号を保護回路に供給す
ることも当然考えられる。しかし、駆動回路４内の検出
や、ゲート電圧の検出では、ＭＯＳＦＥＴ２のソース・
ドレイン間の短絡という異常を検出できないので、安全
性第１の観点から、やはり、ドレイン電圧自体を検出し
て異常を発見する必要がある。よって、この実施例で
は、検出回路４をＭＯＳＦＥＴ２のドレインに接続した
のである。

Claims

【特許請求の範囲】

【請求項１】電源オン時に、所定時間、出力電圧非発生
動作を行わない保護回路を備えた第１の電源回路と、前記第１の電源回路にソースが接続されたＰチャネルMO
SFETと、前記ＰチャネルMOSFETのソース・ゲート間に接続された
電位差発生回路と、前記ＰチャネルMOSFETのゲートとアース間に接続され
た、前記ＰチャネルMOSFETのオン・オフを制御する駆動
回路と、前記ＰチャネルMOSFETのドレインとアース間に接続され
たフライホイールダイオードと、前記ＰチャネルMOSFETのドレインとアース間に接続され
た、直列接続のチョークコイルと整流コンデンサと、前記チョークコイルと前記整流コンデンサとの接続点の
出力電圧を一定化する制御回路とを備えたチョッパーレ
ギュレータにおいて、前記ＰチャネルMOSFETのドレインと第１の電源回路の保
護回路との間に、前記ＰチャネルMOSFETのドレイン電圧
を検出して、前記保護回路に検出信号を出力する検出回
路を設け、前記ドレイン電圧の立下がり部分欠落時に、前記検出回
路は、前記保護回路を出力電圧非発生動作にさせ、前記
第１の電源回路を出力非発生状態とすることを特徴とす
るチョッパーレギュレータ。