JPH0833354A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0833354A JPH0833354A JP6190958A JP19095894A JPH0833354A JP H0833354 A JPH0833354 A JP H0833354A JP 6190958 A JP6190958 A JP 6190958A JP 19095894 A JP19095894 A JP 19095894A JP H0833354 A JPH0833354 A JP H0833354A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- overcurrent
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 発振回路が他励式の場合に出力トランスの２
次側の出力を短絡した場合でも発振回路の動作を抑制さ
せること。 【構成】 抵抗Ｒ1 により矩形波出力電流を電圧に変換
し、ダイオードＤ1 及びコンデンサＣ2 により直流信号
に平滑する。このＡ点の電位は通常出力時の方が出力短
絡時より高電位となるので、通常出力時にツエナーダイ
オードＺＤ1 がオンし、トランジスタＱ6 をオンさせ
る。そしてトランジスタＱ5 はオフなので、発振は持続
している。出力が短絡されたとき、抵抗Ｒ1 による検出
電圧が通常時より小さいので、ツエナーダイオードＺＤ
1 がオフする。従ってトランジスタＱ6 がオフし、トラ
ンジスタＱ5 がオンし、制御用トランジスタＱ3 をオフ
させ、発振回路１へ供給する電源電圧が低下する。これ
により発振回路１の発振は停止（あるいは微小）し、出
力電流は停止（あるいは微小）する。
次側の出力を短絡した場合でも発振回路の動作を抑制さ
せること。 【構成】 抵抗Ｒ1 により矩形波出力電流を電圧に変換
し、ダイオードＤ1 及びコンデンサＣ2 により直流信号
に平滑する。このＡ点の電位は通常出力時の方が出力短
絡時より高電位となるので、通常出力時にツエナーダイ
オードＺＤ1 がオンし、トランジスタＱ6 をオンさせ
る。そしてトランジスタＱ5 はオフなので、発振は持続
している。出力が短絡されたとき、抵抗Ｒ1 による検出
電圧が通常時より小さいので、ツエナーダイオードＺＤ
1 がオフする。従ってトランジスタＱ6 がオフし、トラ
ンジスタＱ5 がオンし、制御用トランジスタＱ3 をオフ
させ、発振回路１へ供給する電源電圧が低下する。これ
により発振回路１の発振は停止（あるいは微小）し、出
力電流は停止（あるいは微小）する。
Description
【０００１】
【産業上の利用分野】本発明は、他励式で矩形波出力の
高圧の電源装置に関するものである。
高圧の電源装置に関するものである。
【０００２】
【従来の技術】図６は過電流保護回路を備えた電源装置
の回路図を示し、発振回路１は自励式で２個のトランジ
スタＱ1 ，Ｑ2 からなるプッシュプル・コンバータで構
成されている。出力トランスＴの１次側の主巻線ＮP に
はトランジスタＱ1 ，Ｑ2 のコレクタが接続され、ベー
スにはそれぞれベース巻線ＮB1，ＮB2が接続されてい
る。また出力トランスＴの主巻線ＮP の中点に電源ＶIN
が制御用トランジスタＱ3を介して印加されるようにな
っている。この制御用トランジスタＱ3 は、２個のトラ
ンジスタをダーリントン接続して構成されており、制御
用トランジスタＱ3 のベースには増幅器３からの出力端
が接続されている。
の回路図を示し、発振回路１は自励式で２個のトランジ
スタＱ1 ，Ｑ2 からなるプッシュプル・コンバータで構
成されている。出力トランスＴの１次側の主巻線ＮP に
はトランジスタＱ1 ，Ｑ2 のコレクタが接続され、ベー
スにはそれぞれベース巻線ＮB1，ＮB2が接続されてい
る。また出力トランスＴの主巻線ＮP の中点に電源ＶIN
が制御用トランジスタＱ3を介して印加されるようにな
っている。この制御用トランジスタＱ3 は、２個のトラ
ンジスタをダーリントン接続して構成されており、制御
用トランジスタＱ3 のベースには増幅器３からの出力端
が接続されている。
【０００３】上記出力トランスＴのフィードバック巻線
ＮF からの出力電圧をダイオードＤ1 とコンデンサＣ1
にて整流・平滑し、その整流・平滑した電圧を比較増幅
回路２にフィードバックしている。そして、フィードバ
ックした電圧と予め定めた基準電圧を比較して上記増幅
器３に入力している。また、出力トランスＴの２次側の
出力巻線ＮO の一端には負荷ＲL が接続されるようにな
っており、出力巻線ＮO の他端にはＤＣバイアス回路４
が接続されている。なお、このＤＣバイアス回路４は実
施例のところで説明する。
ＮF からの出力電圧をダイオードＤ1 とコンデンサＣ1
にて整流・平滑し、その整流・平滑した電圧を比較増幅
回路２にフィードバックしている。そして、フィードバ
ックした電圧と予め定めた基準電圧を比較して上記増幅
器３に入力している。また、出力トランスＴの２次側の
出力巻線ＮO の一端には負荷ＲL が接続されるようにな
っており、出力巻線ＮO の他端にはＤＣバイアス回路４
が接続されている。なお、このＤＣバイアス回路４は実
施例のところで説明する。
【０００４】また、この回路には過電流保護回路５が設
けられており、この過電流保護回路５は、トランジスタ
Ｑ4 、抵抗Ｒ2 ，Ｒ3 で構成されている。
けられており、この過電流保護回路５は、トランジスタ
Ｑ4 、抵抗Ｒ2 ，Ｒ3 で構成されている。
【０００５】次に、動作を説明する。電源が投入される
と制御用トランジスタＱ3 、起動用抵抗Ｒ1 を介してト
ランジスタＱ1 ，Ｑ2 のベースに電圧がそれぞれ印加さ
れる。ここで、トランジスタＱ1 ，Ｑ2 の電流増幅率ｈ
FE等のバラツキによりいずれかのトランジスタ例えばＱ
1 がオンし、主巻線ＮP1にコレクタ電流が流れる。そし
て出力トランスＴが磁気飽和を起こすとトランジスタＱ
1 のベース電流に対してｈFEが不足し、さらにベース巻
線ＮB1に誘起される電圧も低下することで、トランジス
タＱ1 が急激にオフする。
と制御用トランジスタＱ3 、起動用抵抗Ｒ1 を介してト
ランジスタＱ1 ，Ｑ2 のベースに電圧がそれぞれ印加さ
れる。ここで、トランジスタＱ1 ，Ｑ2 の電流増幅率ｈ
FE等のバラツキによりいずれかのトランジスタ例えばＱ
1 がオンし、主巻線ＮP1にコレクタ電流が流れる。そし
て出力トランスＴが磁気飽和を起こすとトランジスタＱ
1 のベース電流に対してｈFEが不足し、さらにベース巻
線ＮB1に誘起される電圧も低下することで、トランジス
タＱ1 が急激にオフする。
【０００６】同時にベース巻線ＮB2に今までとは逆極性
の誘起電圧が発生し、今度はトランジスタＱ2 のベース
を正方向にバイアスしてオンさせる。そして、上記と同
じように反対の極性で出力トランスＴが磁気飽和を起こ
し、出力巻線ＮO に交流電圧を発生させる。
の誘起電圧が発生し、今度はトランジスタＱ2 のベース
を正方向にバイアスしてオンさせる。そして、上記と同
じように反対の極性で出力トランスＴが磁気飽和を起こ
し、出力巻線ＮO に交流電圧を発生させる。
【０００７】
【発明が解決しようとする課題】ここで、負荷ＲL 側を
短絡した場合の過電流保護回路５の動作について説明す
ると、出力を短絡すると自励特性（フの字特性）により
発振電圧が小さくなり、フィードバック巻線ＮF に発生
する電圧も小さくなる。したがって、Ａ点には検出電圧
が発生しなくなる。よって、比較増幅回路２は出力を上
げようと働き、増幅器３の出力は最大となる。このた
め、制御用トランジスタＱ3 のエミッタ側のＢ点の電位
が上昇し、抵抗Ｒ2 とＲ3 で分圧されるＣ点の電位も上
昇し、トランジスタＱ4 がオンする。トランジスタＱ4
がオンすると、トランジスタＱ4 のコレクタ電位がＬレ
ベルとなるため、増幅器３の出力をダウンさせるため制
御用トランジスタＱ3 がオフとなる。したがって発振回
路１に電源が供給されなくなることから、発振が停止
（あるいは微小）し、出力電流が過大になるのを防いで
いる。
短絡した場合の過電流保護回路５の動作について説明す
ると、出力を短絡すると自励特性（フの字特性）により
発振電圧が小さくなり、フィードバック巻線ＮF に発生
する電圧も小さくなる。したがって、Ａ点には検出電圧
が発生しなくなる。よって、比較増幅回路２は出力を上
げようと働き、増幅器３の出力は最大となる。このた
め、制御用トランジスタＱ3 のエミッタ側のＢ点の電位
が上昇し、抵抗Ｒ2 とＲ3 で分圧されるＣ点の電位も上
昇し、トランジスタＱ4 がオンする。トランジスタＱ4
がオンすると、トランジスタＱ4 のコレクタ電位がＬレ
ベルとなるため、増幅器３の出力をダウンさせるため制
御用トランジスタＱ3 がオフとなる。したがって発振回
路１に電源が供給されなくなることから、発振が停止
（あるいは微小）し、出力電流が過大になるのを防いで
いる。
【０００８】かかる従来の回路は発振回路１が自励式な
ので出力が短絡した場合にも過電流保護回路５が動作し
て、発振回路１を停止させて出力電流が過大になるのを
防止している。ところが、他励式の発振回路の場合に
は、出力を短絡しても発振が持続するため、上記の過電
流保護回路５は有効に働かず、スイッチング素子である
トランジスタＱ1 ，Ｑ2 等が破壊してしまうという問題
があった。
ので出力が短絡した場合にも過電流保護回路５が動作し
て、発振回路１を停止させて出力電流が過大になるのを
防止している。ところが、他励式の発振回路の場合に
は、出力を短絡しても発振が持続するため、上記の過電
流保護回路５は有効に働かず、スイッチング素子である
トランジスタＱ1 ，Ｑ2 等が破壊してしまうという問題
があった。
【０００９】本発明は上述の点に鑑みて提供したもので
あって、発振回路が他励式の場合に出力トランスの２次
側の出力電流を１次側にフィードバックして出力を短絡
した場合でも発振回路の動作を抑制させてスイッチング
素子の破壊を防止することを目的とした電源装置を提供
するものである。
あって、発振回路が他励式の場合に出力トランスの２次
側の出力電流を１次側にフィードバックして出力を短絡
した場合でも発振回路の動作を抑制させてスイッチング
素子の破壊を防止することを目的とした電源装置を提供
するものである。
【００１０】
【課題を解決するための手段】そこで、本発明の電源装
置では、出力トランスＴと、この出力トランスＴの１次
側に設けられた他励式の発振回路１と、この発振回路１
に電源を供給する制御用トランジスタＱ3 と、上記出力
トランスＴの２次側から負荷ＲL に流れる出力電流から
過電流や短絡電流を検出する出力電流検出手段Ｒ1 と、
この出力電流検出手段Ｒ1 からの検出信号にて過電流や
短絡時に上記制御用トランジスタＱ3 を制御して上記発
振回路１の動作を抑制する保護回路６とを備えているこ
とを特徴としている。
置では、出力トランスＴと、この出力トランスＴの１次
側に設けられた他励式の発振回路１と、この発振回路１
に電源を供給する制御用トランジスタＱ3 と、上記出力
トランスＴの２次側から負荷ＲL に流れる出力電流から
過電流や短絡電流を検出する出力電流検出手段Ｒ1 と、
この出力電流検出手段Ｒ1 からの検出信号にて過電流や
短絡時に上記制御用トランジスタＱ3 を制御して上記発
振回路１の動作を抑制する保護回路６とを備えているこ
とを特徴としている。
【００１１】また、請求項２記載の電源装置では、他励
式の発振回路１と、この発振回路１に電源を供給する制
御用トランジスタＱ3 と、１次側に設けられた上記発振
回路１により２次側には矩形波の出力電圧を出力する出
力トランスＴと、この出力トランスＴの２次側から負荷
ＲL に流れる出力電流を直接に流して検出し、その出力
電流に応じて電圧に変換する抵抗Ｒ1 と、過電流や短絡
電流等の異常電流などの時に上記抵抗Ｒ1 にて検出した
電圧を所定の基準電圧を有するツエナーダイオードＺＤ
1 で比較し、その比較出力にて異常電流時に上記制御用
トランジスタＱ3 を制御して上記発振回路１の動作を抑
制する保護回路６とを備えていることを特徴としてい
る。
式の発振回路１と、この発振回路１に電源を供給する制
御用トランジスタＱ3 と、１次側に設けられた上記発振
回路１により２次側には矩形波の出力電圧を出力する出
力トランスＴと、この出力トランスＴの２次側から負荷
ＲL に流れる出力電流を直接に流して検出し、その出力
電流に応じて電圧に変換する抵抗Ｒ1 と、過電流や短絡
電流等の異常電流などの時に上記抵抗Ｒ1 にて検出した
電圧を所定の基準電圧を有するツエナーダイオードＺＤ
1 で比較し、その比較出力にて異常電流時に上記制御用
トランジスタＱ3 を制御して上記発振回路１の動作を抑
制する保護回路６とを備えていることを特徴としてい
る。
【００１２】さらに、請求項３記載の電源装置では、上
記抵抗Ｒ1 にて検出する電圧は、通常出力時より過電流
や短絡時の方が低電圧であることを特徴としている。
記抵抗Ｒ1 にて検出する電圧は、通常出力時より過電流
や短絡時の方が低電圧であることを特徴としている。
【００１３】
【作用】本発明の請求項１記載の電源装置によれば、出
力トランスＴの２次側の出力が短絡したり過電流となっ
た場合には、出力電流検出手段Ｒ1 により短絡や過電流
を検出し、その検出出力を保護回路６に送り、この保護
回路６にて１次側の制御用トランジスタＱ3 を制御して
発振回路１の動作を抑制させるようにしている。これに
より、他励式の場合でも出力の過電流や短絡を検出して
保護回路６を有効に働かせることで、発振回路１のスイ
ッチング素子も破壊も防止することができる。また、出
力トランスＴの２次側で過電流や短絡電流を検出し、そ
の検出出力を保護回路６を介して制御用トランジスタＱ
3 を制御して発振回路１の動作を抑制しているために、
他励式に限らず、自励式の場合にも有効に機能させるこ
とができる。
力トランスＴの２次側の出力が短絡したり過電流となっ
た場合には、出力電流検出手段Ｒ1 により短絡や過電流
を検出し、その検出出力を保護回路６に送り、この保護
回路６にて１次側の制御用トランジスタＱ3 を制御して
発振回路１の動作を抑制させるようにしている。これに
より、他励式の場合でも出力の過電流や短絡を検出して
保護回路６を有効に働かせることで、発振回路１のスイ
ッチング素子も破壊も防止することができる。また、出
力トランスＴの２次側で過電流や短絡電流を検出し、そ
の検出出力を保護回路６を介して制御用トランジスタＱ
3 を制御して発振回路１の動作を抑制しているために、
他励式に限らず、自励式の場合にも有効に機能させるこ
とができる。
【００１４】また、請求項２記載の電源装置によれば、
出力電流検出用の抵抗Ｒ1 に出力電流を直接流して検出
していることで、出力トランスＴの２次側の出力が短絡
したり、過電流となった場合でも、抵抗Ｒ1 による電圧
の検出により誤動作なく検出できて、その検出電圧と保
護回路６のツエナーダイオードＺＤ1 の基準電圧と比較
し、その比較出力にて過電流や短絡電流等の異常電流の
場合に制御用トランジスタＱ3 を制御して発振回路１の
動作を抑制している。これにより、他励式の場合でも出
力の過電流や短絡を検出して保護回路６を有効に働かせ
ることで、発振回路１のスイッチング素子も破壊も防止
することができる。また、抵抗Ｒ1 により直接的に出力
電流を検出しているので、誤動作もなく、抵抗Ｒ1 また
はツエナーダイオードＺＤ1 のレベルを微調整すること
により、検出レベルも精度良く設定できるものである。
また、出力トランスＴの２次側で過電流や短絡電流を検
出し、その検出出力を保護回路６を介して制御用トラン
ジスタＱ3 を制御して発振回路１の動作を抑制している
ために、他励式に限らず、自励式の場合にも有効に機能
させることができる。
出力電流検出用の抵抗Ｒ1 に出力電流を直接流して検出
していることで、出力トランスＴの２次側の出力が短絡
したり、過電流となった場合でも、抵抗Ｒ1 による電圧
の検出により誤動作なく検出できて、その検出電圧と保
護回路６のツエナーダイオードＺＤ1 の基準電圧と比較
し、その比較出力にて過電流や短絡電流等の異常電流の
場合に制御用トランジスタＱ3 を制御して発振回路１の
動作を抑制している。これにより、他励式の場合でも出
力の過電流や短絡を検出して保護回路６を有効に働かせ
ることで、発振回路１のスイッチング素子も破壊も防止
することができる。また、抵抗Ｒ1 により直接的に出力
電流を検出しているので、誤動作もなく、抵抗Ｒ1 また
はツエナーダイオードＺＤ1 のレベルを微調整すること
により、検出レベルも精度良く設定できるものである。
また、出力トランスＴの２次側で過電流や短絡電流を検
出し、その検出出力を保護回路６を介して制御用トラン
ジスタＱ3 を制御して発振回路１の動作を抑制している
ために、他励式に限らず、自励式の場合にも有効に機能
させることができる。
【００１５】さらに、請求項３記載の電源装置によれ
ば、抵抗Ｒ1 にて検出する電圧は、通常出力時より過電
流や短絡時の方が低電圧であることから、無負荷の場合
でも抵抗Ｒ1 による検出電圧が小さいため、過電流や短
絡等の場合と同様にツエナーダイオードＺＤ1 により異
常が検出されることになる。したがって無負荷になった
場合にも本保護回路６が動作して発振回路１の動作を抑
制し、スイッチング素子の破壊が防止できる。このよう
に過電流や短絡の他に無負荷の場合でも効力を有するも
のである。
ば、抵抗Ｒ1 にて検出する電圧は、通常出力時より過電
流や短絡時の方が低電圧であることから、無負荷の場合
でも抵抗Ｒ1 による検出電圧が小さいため、過電流や短
絡等の場合と同様にツエナーダイオードＺＤ1 により異
常が検出されることになる。したがって無負荷になった
場合にも本保護回路６が動作して発振回路１の動作を抑
制し、スイッチング素子の破壊が防止できる。このよう
に過電流や短絡の他に無負荷の場合でも効力を有するも
のである。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の電源装置の具体回路図を示してい
る。本実施例における発振回路１は２個のトランジスタ
Ｑ1 ，Ｑ2 からなる他励式のプッシュプル・コンバータ
にて構成されている。この発振回路１のトランジスタＱ
1 ，Ｑ2 のベースにはそれぞれ方形波信号発生回路７か
らの信号がそれぞれ入力されていて、トランジスタＱ
1 ，Ｑ2 を交互にオン、オフさせて発振を行うようにな
っている。また、比較増幅回路２、増幅器３、制御用ト
ランジスタＱ3 等の構成は従来と同じである。
する。図１は本発明の電源装置の具体回路図を示してい
る。本実施例における発振回路１は２個のトランジスタ
Ｑ1 ，Ｑ2 からなる他励式のプッシュプル・コンバータ
にて構成されている。この発振回路１のトランジスタＱ
1 ，Ｑ2 のベースにはそれぞれ方形波信号発生回路７か
らの信号がそれぞれ入力されていて、トランジスタＱ
1 ，Ｑ2 を交互にオン、オフさせて発振を行うようにな
っている。また、比較増幅回路２、増幅器３、制御用ト
ランジスタＱ3 等の構成は従来と同じである。
【００１７】出力トランスＴの出力巻線ＮO の一端側は
従来と同様に負荷ＲL が接続され、また他端にはＤＣバ
イアス回路４が接続されている。図４はＤＣバイアス回
路４の具体回路図を示し、出力トランスＴの別巻線ＮD
にて発生する電圧を整流し、出力巻線ＮO から発生して
いる交流電圧に負方向、あるいは正方向にバイアスを与
えるものである。図４に示すようにＤＣバイアス回路４
は、整流用のダイオードＤ2 、平滑用のコンデンサＣ
4 、トランジスタＱ7 、ツエナーダイオードＺＤ2 、抵
抗等で構成されていて、本実施例では出力巻線ＮO から
発生する交流電圧を負の方向にＤＣバイアスを与えてい
る。なお、トランジスタＱ7 とツエナーダイオードＺＤ
2 は定電圧の回路を構成している。
従来と同様に負荷ＲL が接続され、また他端にはＤＣバ
イアス回路４が接続されている。図４はＤＣバイアス回
路４の具体回路図を示し、出力トランスＴの別巻線ＮD
にて発生する電圧を整流し、出力巻線ＮO から発生して
いる交流電圧に負方向、あるいは正方向にバイアスを与
えるものである。図４に示すようにＤＣバイアス回路４
は、整流用のダイオードＤ2 、平滑用のコンデンサＣ
4 、トランジスタＱ7 、ツエナーダイオードＺＤ2 、抵
抗等で構成されていて、本実施例では出力巻線ＮO から
発生する交流電圧を負の方向にＤＣバイアスを与えてい
る。なお、トランジスタＱ7 とツエナーダイオードＺＤ
2 は定電圧の回路を構成している。
【００１８】また、図１には示されていないが図５に示
すように、定電圧制御を行うための回路も設けてある。
すなわち、出力トランスＴにはフィードバック巻線ＮF
が設けてあり、このフィードバック巻線ＮF から発生す
る電圧をダイオードＤ3 で整流し、コンデンサＣ5 で平
滑した信号電圧を制御系へフィードバック（磁気フィー
ドバック）している。つまり、図５に示すＢ点を増幅器
３を構成しているオペアンプの反転入力端子に入力して
おき、Ｂ点の電位が大きくなれば、増幅器３の出力が小
さくなり、制御用トランジスタＱ3 の出力も小さくな
り、出力トランスＴの出力電圧も小さくなるというフィ
ードバックをかけている。
すように、定電圧制御を行うための回路も設けてある。
すなわち、出力トランスＴにはフィードバック巻線ＮF
が設けてあり、このフィードバック巻線ＮF から発生す
る電圧をダイオードＤ3 で整流し、コンデンサＣ5 で平
滑した信号電圧を制御系へフィードバック（磁気フィー
ドバック）している。つまり、図５に示すＢ点を増幅器
３を構成しているオペアンプの反転入力端子に入力して
おき、Ｂ点の電位が大きくなれば、増幅器３の出力が小
さくなり、制御用トランジスタＱ3 の出力も小さくな
り、出力トランスＴの出力電圧も小さくなるというフィ
ードバックをかけている。
【００１９】次に過電流や短絡電流を検出して発振回路
１の動作を停止させる保護回路６について説明する。出
力トランスＴの出力巻線ＮO の出力電流を直接流して出
力電流を検出する抵抗（出力電流検出手段）Ｒ1 がコン
デンサＣ1 を介して図４に示すように出力巻線ＮO の他
端に接続されている。そして、保護回路６は、ダイオー
ドＤ1 、コンデンサＣ2 、ツエナーダイオードＺＤ1 、
トランジスタＱ5 ，Ｑ6 、抵抗Ｒ2 ，Ｒ3 、コンデンサ
Ｃ3 等で構成されている。
１の動作を停止させる保護回路６について説明する。出
力トランスＴの出力巻線ＮO の出力電流を直接流して出
力電流を検出する抵抗（出力電流検出手段）Ｒ1 がコン
デンサＣ1 を介して図４に示すように出力巻線ＮO の他
端に接続されている。そして、保護回路６は、ダイオー
ドＤ1 、コンデンサＣ2 、ツエナーダイオードＺＤ1 、
トランジスタＱ5 ，Ｑ6 、抵抗Ｒ2 ，Ｒ3 、コンデンサ
Ｃ3 等で構成されている。
【００２０】上記コンデンサＣ1 は、出力電流バイパス
用コンデンサであり、ダイオードＤ1 及びコンデンサＣ
2 は、出力電流検出用の抵抗Ｒ1 による検出電圧を整流
・平滑するものである。また、ツエナーダイオードＺＤ
1 は、しきい電圧の検出用であり、抵抗Ｒ2 及びコンデ
ンサＣ3 は遅延回路である。この遅延回路は、起動時、
検出電圧が小さいことによる保護回路６の動作を抑制さ
せるものである。さらに、ツエナーダイオードＺＤ1 に
よりオン、オフされるトランジスタＱ6のコレクタは抵
抗Ｒ3 を介して制御用トランジスタＱ3 のエミッタに接
続され、トランジスタＱ6 により制御されるトランジス
タＱ5 のコレクタは制御用トランジスタＱ3 のベースに
接続してある。
用コンデンサであり、ダイオードＤ1 及びコンデンサＣ
2 は、出力電流検出用の抵抗Ｒ1 による検出電圧を整流
・平滑するものである。また、ツエナーダイオードＺＤ
1 は、しきい電圧の検出用であり、抵抗Ｒ2 及びコンデ
ンサＣ3 は遅延回路である。この遅延回路は、起動時、
検出電圧が小さいことによる保護回路６の動作を抑制さ
せるものである。さらに、ツエナーダイオードＺＤ1 に
よりオン、オフされるトランジスタＱ6のコレクタは抵
抗Ｒ3 を介して制御用トランジスタＱ3 のエミッタに接
続され、トランジスタＱ6 により制御されるトランジス
タＱ5 のコレクタは制御用トランジスタＱ3 のベースに
接続してある。
【００２１】次に動作について説明する。発振回路１の
トランジスタＱ1 ，Ｑ2 は方形波信号発生回路７により
交互にオン、オフされて出力トランスＴの出力巻線ＮO
より負荷ＲL に矩形波の交流電圧を発生している。図２
の（ａ）は通常時の負荷ＲL側の出力電圧波形を示し、
図２（ｂ）は抵抗Ｒ1 に流れる出力電流波形を示してい
る。ここで、通常の出力時はＬＣ発振しているため、方
形波の傾きの部分で（図２（ａ）参照）共振電流が流
れ、出力電流は図２（ｂ）に示すようにパルス状にな
る。
トランジスタＱ1 ，Ｑ2 は方形波信号発生回路７により
交互にオン、オフされて出力トランスＴの出力巻線ＮO
より負荷ＲL に矩形波の交流電圧を発生している。図２
の（ａ）は通常時の負荷ＲL側の出力電圧波形を示し、
図２（ｂ）は抵抗Ｒ1 に流れる出力電流波形を示してい
る。ここで、通常の出力時はＬＣ発振しているため、方
形波の傾きの部分で（図２（ａ）参照）共振電流が流
れ、出力電流は図２（ｂ）に示すようにパルス状にな
る。
【００２２】そして、抵抗Ｒ1 により矩形波出力電流を
電圧に変換し、ダイオードＤ1 及びコンデンサＣ2 によ
り直流信号に平滑する。この平滑したＡ点の電位は通常
出力時の方が後述するように出力短絡時より高電位とな
るので、通常出力時にツエナーダイオードＺＤ1 がオン
し、トランジスタＱ6 をオンさせる。トランジスタＱ6
がオンしているときは、トランジスタＱ5 はオフなの
で、制御用トランジスタＱ3 は増幅器３により制御され
て、発振は持続している。
電圧に変換し、ダイオードＤ1 及びコンデンサＣ2 によ
り直流信号に平滑する。この平滑したＡ点の電位は通常
出力時の方が後述するように出力短絡時より高電位とな
るので、通常出力時にツエナーダイオードＺＤ1 がオン
し、トランジスタＱ6 をオンさせる。トランジスタＱ6
がオンしているときは、トランジスタＱ5 はオフなの
で、制御用トランジスタＱ3 は増幅器３により制御され
て、発振は持続している。
【００２３】ここで、出力を短絡すると、Ｌ成分が極端
に小さくなり、図３に示すように出力電流は、出力電圧
の逆波形で流れ、実効電流は大きいが方形波となるた
め、ピーク電流は小さくなる。そのため、抵抗Ｒ1 によ
る検出電圧は、出力短絡時ではパルス状に出力電流が流
れる通常出力の場合よりも小さくなる（図３（ｂ）参
照）。そして、出力が短絡されたとき、上述のように抵
抗Ｒ1 による検出電圧が通常時より小さいので、ツエナ
ーダイオードＺＤ1 がオフする。したがってトランジス
タＱ6 がオフするので、トランジスタＱ5 がオンし、制
御用トランジスタＱ3のベースがＬレベルとなって、発
振回路１へ供給する電源電圧が低下する。これにより発
振回路１の発振は停止（あるいは微小）し、出力電流は
停止（あるいは微小）する。したがって、他励式の場合
でも保護回路６が有効に働き、スイッチング素子である
トランジスタＱ1 ，Ｑ2 等の破壊が防止できる。
に小さくなり、図３に示すように出力電流は、出力電圧
の逆波形で流れ、実効電流は大きいが方形波となるた
め、ピーク電流は小さくなる。そのため、抵抗Ｒ1 によ
る検出電圧は、出力短絡時ではパルス状に出力電流が流
れる通常出力の場合よりも小さくなる（図３（ｂ）参
照）。そして、出力が短絡されたとき、上述のように抵
抗Ｒ1 による検出電圧が通常時より小さいので、ツエナ
ーダイオードＺＤ1 がオフする。したがってトランジス
タＱ6 がオフするので、トランジスタＱ5 がオンし、制
御用トランジスタＱ3のベースがＬレベルとなって、発
振回路１へ供給する電源電圧が低下する。これにより発
振回路１の発振は停止（あるいは微小）し、出力電流は
停止（あるいは微小）する。したがって、他励式の場合
でも保護回路６が有効に働き、スイッチング素子である
トランジスタＱ1 ，Ｑ2 等の破壊が防止できる。
【００２４】また、出力トランスＴの２次側に設けた抵
抗Ｒ1 により過電流や短絡電流を検出し、その検出出力
を保護回路６を介して制御用トランジスタＱ3 を制御し
て発振回路１の動作を抑制しているために、他励式に限
らず、自励式の場合にも有効に機能させることができ
る。
抗Ｒ1 により過電流や短絡電流を検出し、その検出出力
を保護回路６を介して制御用トランジスタＱ3 を制御し
て発振回路１の動作を抑制しているために、他励式に限
らず、自励式の場合にも有効に機能させることができ
る。
【００２５】ここで、本実施例における通常時の図１の
Ａ点での検出電圧は約１２Ｖであり、出力短絡時の検出
電圧は約７Ｖである。よって、ツエナーダイオードＺＤ
1 はツエナー電圧が約１０Ｖのものを使用すれば良い。
Ａ点での検出電圧は約１２Ｖであり、出力短絡時の検出
電圧は約７Ｖである。よって、ツエナーダイオードＺＤ
1 はツエナー電圧が約１０Ｖのものを使用すれば良い。
【００２６】また、本実施例では、負荷ＲL に流れる出
力電流を抵抗Ｒ1 に直接流して検出するようにしている
ので、誤動作がない。さらに、抵抗Ｒ1 またはツエナー
ダイオードＺＤ1 のレベルを微調整することにより、検
出レベルも精度良く設定できるものである。また、抵抗
Ｒ1 による検出電圧が通常時より小さくなった場合に、
出力が短絡したと判断してツエナーダイオードＺＤ1 を
オフし、トランジスタＱ6 をオフ、トランジスタＱ5 を
オンさせて制御用トランジスタＱ3 をオフさせるように
しているため、出力電流が過電流となった場合や、無負
荷となった場合にも、抵抗Ｒ1 による検出電圧が低下す
ることで、過電流や無負荷といった異常になった場合に
も有効に機能するものである。
力電流を抵抗Ｒ1 に直接流して検出するようにしている
ので、誤動作がない。さらに、抵抗Ｒ1 またはツエナー
ダイオードＺＤ1 のレベルを微調整することにより、検
出レベルも精度良く設定できるものである。また、抵抗
Ｒ1 による検出電圧が通常時より小さくなった場合に、
出力が短絡したと判断してツエナーダイオードＺＤ1 を
オフし、トランジスタＱ6 をオフ、トランジスタＱ5 を
オンさせて制御用トランジスタＱ3 をオフさせるように
しているため、出力電流が過電流となった場合や、無負
荷となった場合にも、抵抗Ｒ1 による検出電圧が低下す
ることで、過電流や無負荷といった異常になった場合に
も有効に機能するものである。
【００２７】なお、本実施例ではＤＣバイアス回路４を
用いた場合について説明したが、ＤＣバイアス回路４が
ない場合にも本発明を適用することができるものであ
り、この場合には、コンデンサＣ1 は不要となる。ま
た、発振回路１を他励式のプッシュプル・コンバータで
構成しているが、これに限定されるものではない。例え
ば、他励式のフルブリッジ式やハーフブリッジ式の場合
にも本発明を適用することができる。
用いた場合について説明したが、ＤＣバイアス回路４が
ない場合にも本発明を適用することができるものであ
り、この場合には、コンデンサＣ1 は不要となる。ま
た、発振回路１を他励式のプッシュプル・コンバータで
構成しているが、これに限定されるものではない。例え
ば、他励式のフルブリッジ式やハーフブリッジ式の場合
にも本発明を適用することができる。
【００２８】
【発明の効果】本発明の請求項１記載の電源装置によれ
ば、出力トランスの２次側の出力が短絡したり過電流と
なった場合には、出力電流検出手段により短絡や過電流
を検出し、その検出出力を保護回路に送り、この保護回
路にて１次側の制御用トランジスタを制御して発振回路
の動作を抑制させるようにしている。これにより、他励
式の場合でも出力の過電流や短絡を検出して保護回路を
有効に働かせることで、発振回路のスイッチング素子も
破壊も防止することができる。また、出力トランスの２
次側で過電流や短絡電流を検出し、その検出出力を保護
回路を介して制御用トランジスタを制御して発振回路の
動作を抑制しているために、他励式に限らず、自励式の
場合にも有効に機能させることができる。
ば、出力トランスの２次側の出力が短絡したり過電流と
なった場合には、出力電流検出手段により短絡や過電流
を検出し、その検出出力を保護回路に送り、この保護回
路にて１次側の制御用トランジスタを制御して発振回路
の動作を抑制させるようにしている。これにより、他励
式の場合でも出力の過電流や短絡を検出して保護回路を
有効に働かせることで、発振回路のスイッチング素子も
破壊も防止することができる。また、出力トランスの２
次側で過電流や短絡電流を検出し、その検出出力を保護
回路を介して制御用トランジスタを制御して発振回路の
動作を抑制しているために、他励式に限らず、自励式の
場合にも有効に機能させることができる。
【００２９】また、請求項２記載の電源装置によれば、
出力電流検出用の抵抗に出力電流を直接流して検出して
いることで、出力トランスの２次側の出力が短絡した
り、過電流となった場合でも、抵抗による電圧の検出に
より誤動作なく検出できて、その検出電圧と保護回路の
ツエナーダイオードの基準電圧と比較し、その比較出力
にて過電流や短絡電流等の異常電流の場合に制御用トラ
ンジスタを制御して発振回路の動作を抑制している。こ
れにより、他励式の場合でも出力の過電流や短絡を検出
して保護回路を有効に働かせることで、発振回路のスイ
ッチング素子も破壊も防止することができる。また、抵
抗により直接的に出力電流を検出しているので、誤動作
もなく、抵抗またはツエナーダイオードのレベルを微調
整することにより、検出レベルも精度良く設定できるも
のである。また、出力トランスの２次側で過電流や短絡
電流を検出し、その検出出力を保護回路を介して制御用
トランジスタを制御して発振回路の動作を抑制している
ために、他励式に限らず、自励式の場合にも有効に機能
させることができる。
出力電流検出用の抵抗に出力電流を直接流して検出して
いることで、出力トランスの２次側の出力が短絡した
り、過電流となった場合でも、抵抗による電圧の検出に
より誤動作なく検出できて、その検出電圧と保護回路の
ツエナーダイオードの基準電圧と比較し、その比較出力
にて過電流や短絡電流等の異常電流の場合に制御用トラ
ンジスタを制御して発振回路の動作を抑制している。こ
れにより、他励式の場合でも出力の過電流や短絡を検出
して保護回路を有効に働かせることで、発振回路のスイ
ッチング素子も破壊も防止することができる。また、抵
抗により直接的に出力電流を検出しているので、誤動作
もなく、抵抗またはツエナーダイオードのレベルを微調
整することにより、検出レベルも精度良く設定できるも
のである。また、出力トランスの２次側で過電流や短絡
電流を検出し、その検出出力を保護回路を介して制御用
トランジスタを制御して発振回路の動作を抑制している
ために、他励式に限らず、自励式の場合にも有効に機能
させることができる。
【００３０】さらに、請求項３記載の電源装置によれ
ば、抵抗にて検出する電圧は、通常出力時より過電流や
短絡時の方が低電圧であることから、無負荷の場合でも
抵抗による検出電圧が小さいため、過電流や短絡等の場
合と同様にツエナーダイオードにより異常が検出される
ことになる。したがって無負荷になった場合にも本保護
回路が動作して発振回路の動作を抑制し、スイッチング
素子の破壊が防止できる。このように過電流や短絡の他
に無負荷の場合でも効力を有するものである。
ば、抵抗にて検出する電圧は、通常出力時より過電流や
短絡時の方が低電圧であることから、無負荷の場合でも
抵抗による検出電圧が小さいため、過電流や短絡等の場
合と同様にツエナーダイオードにより異常が検出される
ことになる。したがって無負荷になった場合にも本保護
回路が動作して発振回路の動作を抑制し、スイッチング
素子の破壊が防止できる。このように過電流や短絡の他
に無負荷の場合でも効力を有するものである。
【図１】本発明の実施例の電源装置の具体回路図であ
る。
る。
【図２】本発明の実施例の通常の出力電圧、出力電流の
波形を示す図である。
波形を示す図である。
【図３】本発明の実施例の出力短絡時の出力電圧、出力
電流の波形を示す図である。
電流の波形を示す図である。
【図４】本発明の実施例のＤＣバイアス回路の具体回路
図である。
図である。
【図５】本発明の実施例のフィードバック回路を示す図
である。
である。
【図６】従来例の電源装置の具体回路図である。
１ 発振回路 ６ 保護回路 Ｔ 出力トランス Ｑ3 制御用トランジスタ Ｒ1 抵抗（出力電流検出手段） ＺＤ1 ツエナーダイオード ＲL 負荷
Claims (3)
- 【請求項１】 出力トランス（Ｔ）と、この出力トラン
ス（Ｔ）の１次側に設けられた他励式の発振回路（１）
と、この発振回路（１）に電源を供給する制御用トラン
ジスタ（Ｑ3 ）と、上記出力トランス（Ｔ）の２次側か
ら負荷（ＲL）に流れる出力電流から過電流や短絡電流
を検出する出力電流検出手段（Ｒ1 ）と、この出力電流
検出手段（Ｒ1 ）からの検出信号にて過電流や短絡時に
上記制御用トランジスタ（Ｑ3 ）を制御して上記発振回
路（１）の動作を抑制する保護回路（６）とを備えてい
ることを特徴とする電源装置。 - 【請求項２】 他励式の発振回路（１）と、この発振回
路（１）に電源を供給する制御用トランジスタ（Ｑ3 ）
と、１次側に設けられた上記発振回路（１）により２次
側には矩形波の出力電圧を出力する出力トランス（Ｔ）
と、この出力トランス（Ｔ）の２次側から負荷（ＲL ）
に流れる出力電流を直接に流して検出し、その出力電流
に応じて電圧に変換する抵抗（Ｒ1 ）と、過電流や短絡
電流等の異常電流などの時に上記抵抗（Ｒ1 ）にて検出
した電圧を所定の基準電圧を有するツエナーダイオード
（ＺＤ1 ）で比較し、その比較出力にて異常電流時に上
記制御用トランジスタ（Ｑ3 ）を制御して上記発振回路
（１）の動作を抑制する保護回路（６）とを備えている
ことを特徴とする電源装置。 - 【請求項３】 上記抵抗（Ｒ1 ）にて検出する電圧は、
通常出力時より過電流や短絡時の方が低電圧であること
を特徴とする請求項２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190958A JPH0833354A (ja) | 1994-07-20 | 1994-07-20 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190958A JPH0833354A (ja) | 1994-07-20 | 1994-07-20 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0833354A true JPH0833354A (ja) | 1996-02-02 |
Family
ID=16266511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6190958A Pending JPH0833354A (ja) | 1994-07-20 | 1994-07-20 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744380A (en) * | 1993-08-23 | 1998-04-28 | Komatsu Electronic Metals Co., Ltd. | Method of fabricating an epitaxial wafer |
-
1994
- 1994-07-20 JP JP6190958A patent/JPH0833354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744380A (en) * | 1993-08-23 | 1998-04-28 | Komatsu Electronic Metals Co., Ltd. | Method of fabricating an epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961255B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
| JPH0833354A (ja) | 電源装置 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JPH0315423B2 (ja) | ||
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3405539B2 (ja) | 他励式コンバータの過電流保護回路 | |
| JP2887107B2 (ja) | スイッチング電源 | |
| JPH043592Y2 (ja) | ||
| JPS642548Y2 (ja) | ||
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH09285114A (ja) | 過電圧保護回路 | |
| JPH077943A (ja) | スイッチング電源装置 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JPH11285245A (ja) | 電源装置 | |
| JP4318372B2 (ja) | スイッチング電源 | |
| JPS642543Y2 (ja) | ||
| JP3378509B2 (ja) | 電源装置 | |
| EP0153372A1 (en) | Self-driven proportional dc-dc converter with overcurrent protection | |
| JPH0213548B2 (ja) | ||
| KR200156380Y1 (ko) | 전원공급장치의 과부하보호회로 | |
| JPS6223271Y2 (ja) | ||
| JP3011984U (ja) | 電源保護回路 | |
| JP2003333834A (ja) | 昇圧型スイッチング電源装置 | |
| JP2988094B2 (ja) | リンギングチョークコンバータ | |
| JPH07163145A (ja) | スイッチングレギュレータの過電流保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |