JP3094582B2 - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JP3094582B2 JP3094582B2 JP30592291A JP30592291A JP3094582B2 JP 3094582 B2 JP3094582 B2 JP 3094582B2 JP 30592291 A JP30592291 A JP 30592291A JP 30592291 A JP30592291 A JP 30592291A JP 3094582 B2 JP3094582 B2 JP 3094582B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- output transistor
- limiting means
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機や
ディスプレイ装置において、水平偏向コイルに流すノコ
ギリ波電流を発生させる水平偏向回路、または、ブラウ
ン管のアノードに加える高圧電圧を発生させる高圧発生
回路に関する。
ディスプレイ装置において、水平偏向コイルに流すノコ
ギリ波電流を発生させる水平偏向回路、または、ブラウ
ン管のアノードに加える高圧電圧を発生させる高圧発生
回路に関する。
【０００２】
【従来の技術】従来の水平偏向回路は、「ＮＨＫカラ−
テレビ受信技術」（日本放送協会編昭和６３年４月出版
第２４版）Ｐ１３８〜１４４に示されたように、図２
のような構成となっていた。図２において、１はドライ
ブ回路、２は出力トランジスタ、３はダンパダイオー
ド、４は共振コンデンサ、５は水平偏向コイル、６はＳ
字コンデンサ、７は出力トランス、８はブラウン管、で
ある。また、出力トランス７は、１次巻線７１、２次巻
線７２、整流ダイオード７３、平滑コンデンサ７４より
構成されており、１次巻線７１の一端は、出力電源（以
下、第２の電源とよぶ）ＥBに接続されている。図２の
水平偏向回路では、出力トランジスタ２として、パワー
ＭＯＳＦＥＴを使用している。パワーＭＯＳＦＥＴはバ
イポーラ型トランジスタに比べ、ドライブ回路が簡単な
構成となる利点がある。また、最近では、出力トランジ
スタ２として使用可能な性能を有したＩＧＢＴ（Insula
tedGate Bipolar Transistor）も発表されており、図２
に示した回路にも適用できる。ＩＧＢＴは、ドライブ回
路の構成が簡単であり、オン抵抗がパワーＭＯＳＦＥＴ
よりも小さいという利点がある。なお、水平偏向回路の
基本動作は、パワーＭＯＳＦＥＴを使用した場合もＩＧ
ＢＴを使用した場合も、バイポーラ型トランジスタを使
用した場合と同じである。
テレビ受信技術」（日本放送協会編昭和６３年４月出版
第２４版）Ｐ１３８〜１４４に示されたように、図２
のような構成となっていた。図２において、１はドライ
ブ回路、２は出力トランジスタ、３はダンパダイオー
ド、４は共振コンデンサ、５は水平偏向コイル、６はＳ
字コンデンサ、７は出力トランス、８はブラウン管、で
ある。また、出力トランス７は、１次巻線７１、２次巻
線７２、整流ダイオード７３、平滑コンデンサ７４より
構成されており、１次巻線７１の一端は、出力電源（以
下、第２の電源とよぶ）ＥBに接続されている。図２の
水平偏向回路では、出力トランジスタ２として、パワー
ＭＯＳＦＥＴを使用している。パワーＭＯＳＦＥＴはバ
イポーラ型トランジスタに比べ、ドライブ回路が簡単な
構成となる利点がある。また、最近では、出力トランジ
スタ２として使用可能な性能を有したＩＧＢＴ（Insula
tedGate Bipolar Transistor）も発表されており、図２
に示した回路にも適用できる。ＩＧＢＴは、ドライブ回
路の構成が簡単であり、オン抵抗がパワーＭＯＳＦＥＴ
よりも小さいという利点がある。なお、水平偏向回路の
基本動作は、パワーＭＯＳＦＥＴを使用した場合もＩＧ
ＢＴを使用した場合も、バイポーラ型トランジスタを使
用した場合と同じである。
【０００３】
【発明が解決しようとする課題】上記図２の水平偏向回
路において、出力トランジスタ２のオン期間に、出力ト
ランジスタ２のドレインからソースに流れる（ＩＧＢＴ
の場合はコレクタからエミッタに流れる）電流は、ノコ
ギリ波形である。このノコギリ波形の傾きは、出力トラ
ンス７の１次側インピーダンスの逆数と水平偏向コイル
のインピーダンスの逆数との和に比例する。しかし、ブ
ラウン管８の管内放電などの異常動作時には、（この
時、出力トランス７の２次側が一時的に短絡状態とな
り、）出力トランス７の１次側インピーダンスが小さく
なり、出力トランジスタ２に非常に大きな電流が流れる
ことがある。出力トランジスタ２としてＩＧＢＴを使用
した場合も同様であり、異常動作により、出力トランス
７の１次側インピーダンスが一時的に小さくなると、Ｉ
ＧＢＴのコレクタからエミッタに大きな電流が流れる。
この際、出力トランジスタ２が破壊される場合もある。
路において、出力トランジスタ２のオン期間に、出力ト
ランジスタ２のドレインからソースに流れる（ＩＧＢＴ
の場合はコレクタからエミッタに流れる）電流は、ノコ
ギリ波形である。このノコギリ波形の傾きは、出力トラ
ンス７の１次側インピーダンスの逆数と水平偏向コイル
のインピーダンスの逆数との和に比例する。しかし、ブ
ラウン管８の管内放電などの異常動作時には、（この
時、出力トランス７の２次側が一時的に短絡状態とな
り、）出力トランス７の１次側インピーダンスが小さく
なり、出力トランジスタ２に非常に大きな電流が流れる
ことがある。出力トランジスタ２としてＩＧＢＴを使用
した場合も同様であり、異常動作により、出力トランス
７の１次側インピーダンスが一時的に小さくなると、Ｉ
ＧＢＴのコレクタからエミッタに大きな電流が流れる。
この際、出力トランジスタ２が破壊される場合もある。
【０００４】本発明の目的は、このようなブラウン管の
管内放電等の異常動作時において、出力トランジスタ２
に過大な電流が流れ、破壊されるのを防ぐことにある。
管内放電等の異常動作時において、出力トランジスタ２
に過大な電流が流れ、破壊されるのを防ぐことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、水平偏向回路の出力トランジスタの電
流を出力する端子に電流制限手段を設け、かつ前記出力
トランジスタの矩形波形電圧が印加される端子の電圧を
所定電圧以下に抑えるための電圧制限手段を設けたこと
を特徴とするものである。
に、本発明では、水平偏向回路の出力トランジスタの電
流を出力する端子に電流制限手段を設け、かつ前記出力
トランジスタの矩形波形電圧が印加される端子の電圧を
所定電圧以下に抑えるための電圧制限手段を設けたこと
を特徴とするものである。
【０００６】前記出力トランジスタをパワーＭＯＳＦＥ
Ｔとし、その電流を出力する端子であるソース端子とア
ースとの間に前記電流制限手段として抵抗を接続し、そ
の矩形波形電圧が印加される端子であるゲート端子に前
記電圧制限手段としてダイオードのアノード端子を接続
した構成でもよい。
Ｔとし、その電流を出力する端子であるソース端子とア
ースとの間に前記電流制限手段として抵抗を接続し、そ
の矩形波形電圧が印加される端子であるゲート端子に前
記電圧制限手段としてダイオードのアノード端子を接続
した構成でもよい。
【０００７】また、前記出力トランジスタをＩＧＢＴと
し、その電流を出力する端子であるエミッタ端子とアー
スとの間に前記電流制限手段として抵抗を接続し、その
矩形波形電圧が印加される端子であるゲート端子に前記
電圧制限手段としてダイオードのアノード端子を接続し
た構成でもよい。
し、その電流を出力する端子であるエミッタ端子とアー
スとの間に前記電流制限手段として抵抗を接続し、その
矩形波形電圧が印加される端子であるゲート端子に前記
電圧制限手段としてダイオードのアノード端子を接続し
た構成でもよい。
【０００８】
【作用】上記本発明の構成によれば、出力トランジスタ
の電流を出力する端子に電流制限手段(抵抗)を設けてい
るので、出力トランジスタのドレインからソース（ＩＧ
ＢＴの場合は、コレクタからエミッタ）に大きな電流が
流れると、出力トランジスタのソース電位（ＩＧＢＴの
場合は、エミッタ電位）が上昇する。すると、ゲート・
ソース間（ＩＧＢＴの場合は、ゲート・エミッタ間）の
電位差が小さくなり、出力トランジスタをオフするよう
に働く。そのため、出力トランジスタに過大な電流が流
れるのを阻止することができる。
の電流を出力する端子に電流制限手段(抵抗)を設けてい
るので、出力トランジスタのドレインからソース（ＩＧ
ＢＴの場合は、コレクタからエミッタ）に大きな電流が
流れると、出力トランジスタのソース電位（ＩＧＢＴの
場合は、エミッタ電位）が上昇する。すると、ゲート・
ソース間（ＩＧＢＴの場合は、ゲート・エミッタ間）の
電位差が小さくなり、出力トランジスタをオフするよう
に働く。そのため、出力トランジスタに過大な電流が流
れるのを阻止することができる。
【０００９】この場合において、ソース電位（ＩＧＢＴ
の場合は、エミッタ電位）が上昇するとゲート・ソース
間（ＩＧＢＴの場合は、ゲートとエミッタ間）の容量成
分により、ゲート電位も上昇し、出力トランジスタが瞬
時にはオフしないことがある。そこで、本発明では、出
力トランジスタの前記矩形波形電圧が印加される端子
に、該端子の電圧が所定値以上の上昇することを抑制す
る電圧制限手段を設けているので、出力トランジスタの
制御端子であるゲート電位が一定電圧以上上昇するのを
防ぎ、出力トランジスタを瞬時にオフすることができ
る。
の場合は、エミッタ電位）が上昇するとゲート・ソース
間（ＩＧＢＴの場合は、ゲートとエミッタ間）の容量成
分により、ゲート電位も上昇し、出力トランジスタが瞬
時にはオフしないことがある。そこで、本発明では、出
力トランジスタの前記矩形波形電圧が印加される端子
に、該端子の電圧が所定値以上の上昇することを抑制す
る電圧制限手段を設けているので、出力トランジスタの
制御端子であるゲート電位が一定電圧以上上昇するのを
防ぎ、出力トランジスタを瞬時にオフすることができ
る。
【００１０】上記の構成によって、より好適に出力トラ
ンジスタに過大な電流が流れるのを阻止し、出力トラン
ジスタが破壊されるのを防ぐことができる。
ンジスタに過大な電流が流れるのを阻止し、出力トラン
ジスタが破壊されるのを防ぐことができる。
【００１１】
【実施例】本発明の第１の手段の実施例を図１に示す。
図１において、１はドライブ回路、２は出力トランジス
タ、３はダンパダイオード、４は共振コンデンサ、５は
水平偏向コイル、６はＳ字コンデンサ、７は出力トラン
ス、８はブラウン管、である。出力トランス７は、１次
巻線７１、２次巻線７２、整流ダイオード７３、平滑コ
ンデンサ７４より構成されており、１次巻線７１の一端
は、第２の電源ＥB に接続されている。図１の水平偏向
回路では、出力トランジスタ２として、パワーＭＯＳＦ
ＥＴを使用している。図１の実施例では、出力トランジ
スタ２のソース端子とアースとの間に、抵抗９０が挿入
されていることが特徴である。図１の水平偏向回路の定
常動作時は、ドライブ回路１から出力トランジスタ２の
ゲート端子に矩形波形電圧が印加されており、このゲー
ト電圧が低い時は出力トランジスタ２はオフ状態に、ゲ
ート電圧が高い時は出力トランジスタ２はオン状態にな
る。出力トランジスタ２がオフ状態に出力トランジスタ
２のドレインからソースに流れる電流はほぼ０であり、
出力トランジスタ２がオン状態にトランジスタ２のドレ
インからソースに流れる電流はノコギリ波形となってい
る。このノコギリ波形の傾きは、出力トランス７の１次
側インピーダンスの逆数と水平偏向コイル５のインピー
ダンスの逆数との和に比例する。ここで、ブラウン管８
の管内放電等により、出力トランス７のインピーダンス
が小さくなると、出力トランジスタ２のドレインからソ
ースに大きな電流が流れる。この時、抵抗９０の働きに
よりソース電位が上昇し、出力トランジスタ２のゲート
・ソース間電圧ＶGSが減少し、出力トランジスタ２に流
れる電流を減少させる。この結果、ブラウン管８の管内
放電等の異常動作時にも、出力トランジスタ２には一定
電流以上は流れないようにできる。
図１において、１はドライブ回路、２は出力トランジス
タ、３はダンパダイオード、４は共振コンデンサ、５は
水平偏向コイル、６はＳ字コンデンサ、７は出力トラン
ス、８はブラウン管、である。出力トランス７は、１次
巻線７１、２次巻線７２、整流ダイオード７３、平滑コ
ンデンサ７４より構成されており、１次巻線７１の一端
は、第２の電源ＥB に接続されている。図１の水平偏向
回路では、出力トランジスタ２として、パワーＭＯＳＦ
ＥＴを使用している。図１の実施例では、出力トランジ
スタ２のソース端子とアースとの間に、抵抗９０が挿入
されていることが特徴である。図１の水平偏向回路の定
常動作時は、ドライブ回路１から出力トランジスタ２の
ゲート端子に矩形波形電圧が印加されており、このゲー
ト電圧が低い時は出力トランジスタ２はオフ状態に、ゲ
ート電圧が高い時は出力トランジスタ２はオン状態にな
る。出力トランジスタ２がオフ状態に出力トランジスタ
２のドレインからソースに流れる電流はほぼ０であり、
出力トランジスタ２がオン状態にトランジスタ２のドレ
インからソースに流れる電流はノコギリ波形となってい
る。このノコギリ波形の傾きは、出力トランス７の１次
側インピーダンスの逆数と水平偏向コイル５のインピー
ダンスの逆数との和に比例する。ここで、ブラウン管８
の管内放電等により、出力トランス７のインピーダンス
が小さくなると、出力トランジスタ２のドレインからソ
ースに大きな電流が流れる。この時、抵抗９０の働きに
よりソース電位が上昇し、出力トランジスタ２のゲート
・ソース間電圧ＶGSが減少し、出力トランジスタ２に流
れる電流を減少させる。この結果、ブラウン管８の管内
放電等の異常動作時にも、出力トランジスタ２には一定
電流以上は流れないようにできる。
【００１２】次に、本発明の第２の手段の実施例を図３
に示す。図１の実施例において、出力トランジスタ２の
ソース電位が急速に上昇すると、出力トランジスタ２の
ゲート・ソース間の容量成分により、ゲート電位も上昇
し、ゲート・ソース間電圧ＶGSが十分小さくなる前に過
大な電流が流れることがある。図３は、このような現象
を防ぐ本発明の第２の手段の実施例である。図３の実施
例では、出力トランジスタのゲート端子と第１の電源Ｅ
H との間にダイオード９１が付加されていることが特徴
である。ダイオード９１の働きにより、出力トランジス
タ２のゲート電位は一定電位ＥH以上には上昇しない。
そのため、図３の水平偏向回路では、出力トランジスタ
２のソース電位が急速に上昇すると、ゲート・ソース間
電圧ＶGSも急速に小さくなり、出力トランジスタ２には
一定電流以上は流れないようにできる。
に示す。図１の実施例において、出力トランジスタ２の
ソース電位が急速に上昇すると、出力トランジスタ２の
ゲート・ソース間の容量成分により、ゲート電位も上昇
し、ゲート・ソース間電圧ＶGSが十分小さくなる前に過
大な電流が流れることがある。図３は、このような現象
を防ぐ本発明の第２の手段の実施例である。図３の実施
例では、出力トランジスタのゲート端子と第１の電源Ｅ
H との間にダイオード９１が付加されていることが特徴
である。ダイオード９１の働きにより、出力トランジス
タ２のゲート電位は一定電位ＥH以上には上昇しない。
そのため、図３の水平偏向回路では、出力トランジスタ
２のソース電位が急速に上昇すると、ゲート・ソース間
電圧ＶGSも急速に小さくなり、出力トランジスタ２には
一定電流以上は流れないようにできる。
【００１３】図４は本発明の第３の手段の一実施例であ
る。図４の実施例では、電流制限手段９２が付加されて
いることが特徴である。ブラウン管８の管内放電等によ
り、出力トランス７の１次側インピーダンスが小さくな
ると、第２の電源ＥBから出力トランス７の１次巻線７
１を流れ、出力トランジスタ２のドレインからソースに
流れ、アースに流れ込む電流に対するインピーダンスも
小さくなる。本発明の第３の手段は、この際にも、出力
トランジスタに過大な電流が流れないように、上記の電
流が流れる経路に電流制限手段を挿入したものである。
図４の実施例では出力トランジスタ２のドレインと出力
トランス７の１次巻線７１との間に電流制限手段９２と
して抵抗を挿入したものである。この電流制限手段９２
の働きにより、異常動作時にも出力トランジスタ２に過
大な電流が流れるのを防ぐことができる。電流制限手段
９２を挿入する位置は、出力トランジスタ２のドレイン
端子である必要はなく、例えば、出力トランジスタ２の
ソース端子とアースとの間や、出力トランス７の１次巻
線７１の一端に接続しても良い。また、電流制限手段は
抵抗に限らず、インダクタンスや、半導体からなる回路
でも良い。
る。図４の実施例では、電流制限手段９２が付加されて
いることが特徴である。ブラウン管８の管内放電等によ
り、出力トランス７の１次側インピーダンスが小さくな
ると、第２の電源ＥBから出力トランス７の１次巻線７
１を流れ、出力トランジスタ２のドレインからソースに
流れ、アースに流れ込む電流に対するインピーダンスも
小さくなる。本発明の第３の手段は、この際にも、出力
トランジスタに過大な電流が流れないように、上記の電
流が流れる経路に電流制限手段を挿入したものである。
図４の実施例では出力トランジスタ２のドレインと出力
トランス７の１次巻線７１との間に電流制限手段９２と
して抵抗を挿入したものである。この電流制限手段９２
の働きにより、異常動作時にも出力トランジスタ２に過
大な電流が流れるのを防ぐことができる。電流制限手段
９２を挿入する位置は、出力トランジスタ２のドレイン
端子である必要はなく、例えば、出力トランジスタ２の
ソース端子とアースとの間や、出力トランス７の１次巻
線７１の一端に接続しても良い。また、電流制限手段は
抵抗に限らず、インダクタンスや、半導体からなる回路
でも良い。
【００１４】図５は本発明の第３の手段の別の実施例で
あり、出力トランス７の１次巻線７１の一端に電流制限
手段９２としてインダクタンスを付加したものである。
このインダクタンスは、出力トランス７の１次側インピ
ーダンスが急激に小さくなった際に、１次巻線７１から
出力トランジスタ２に瞬間電流が流れるのを防ぐように
働くため、出力トランジスタ２に過大な電流が流れるの
を防ぐことができる。また、以上の実施例は、水平偏向
コイルに流す水平偏向電流と、ブラウン管のアノード端
子に印加する高圧電圧とを一つの回路で発生させる、水
平偏向・高圧一体型回路を例に説明したが、水平偏向電
流を発生させる水平偏向回路と高圧電圧を発生させる高
圧発生回路とが別々の回路となっている水平偏向・高圧
分離型回路にも適応できる。
あり、出力トランス７の１次巻線７１の一端に電流制限
手段９２としてインダクタンスを付加したものである。
このインダクタンスは、出力トランス７の１次側インピ
ーダンスが急激に小さくなった際に、１次巻線７１から
出力トランジスタ２に瞬間電流が流れるのを防ぐように
働くため、出力トランジスタ２に過大な電流が流れるの
を防ぐことができる。また、以上の実施例は、水平偏向
コイルに流す水平偏向電流と、ブラウン管のアノード端
子に印加する高圧電圧とを一つの回路で発生させる、水
平偏向・高圧一体型回路を例に説明したが、水平偏向電
流を発生させる水平偏向回路と高圧電圧を発生させる高
圧発生回路とが別々の回路となっている水平偏向・高圧
分離型回路にも適応できる。
【００１５】図６は本発明の第３の手段の別の実施例と
して、高圧発生回路の出力トランス７の１次巻線７１と
第２の電源ＥBとの間に、半導体と抵抗から構成される
電流制限手段９２を挿入したものである。図６の電流制
限手段９２は、トランジスタ９２１，９２２、抵抗９２
３，９２４，９２５より構成される。第２の電源ＥB か
ら出力トランス７に大きな電流が流れると抵抗９２３の
両端に発生する電圧が大きくなる。抵抗９２３の両端の
電圧が大きくなると、トランジスタ９２２のベース・エ
ミッタ間電圧が大きくなり、トランジスタ９２２が導通
する。トランジスタ９２２が導通すると、トランジスタ
９２１のベース・エミッタ間電圧が小さくなり、トラン
ジスタ９２１をオフするように働く。こうして、第２の
電源ＥB から出力トランス７に大きな電流が流れのを防
ぐことができる。この結果、ブラウン管８の管内放電等
の異常動作時に、出力トランジスタ２に過大な電流が流
れるのを防止できる。
して、高圧発生回路の出力トランス７の１次巻線７１と
第２の電源ＥBとの間に、半導体と抵抗から構成される
電流制限手段９２を挿入したものである。図６の電流制
限手段９２は、トランジスタ９２１，９２２、抵抗９２
３，９２４，９２５より構成される。第２の電源ＥB か
ら出力トランス７に大きな電流が流れると抵抗９２３の
両端に発生する電圧が大きくなる。抵抗９２３の両端の
電圧が大きくなると、トランジスタ９２２のベース・エ
ミッタ間電圧が大きくなり、トランジスタ９２２が導通
する。トランジスタ９２２が導通すると、トランジスタ
９２１のベース・エミッタ間電圧が小さくなり、トラン
ジスタ９２１をオフするように働く。こうして、第２の
電源ＥB から出力トランス７に大きな電流が流れのを防
ぐことができる。この結果、ブラウン管８の管内放電等
の異常動作時に、出力トランジスタ２に過大な電流が流
れるのを防止できる。
【００１６】以上の説明は、出力トランジスタとして、
パワーＭＯＳＦＥＴを使用した場合について説明した
が、ＩＧＢＴを使用した場合も、全く同様である。以
下、図７を用いて、ＩＧＢＴを使用した場合について述
べる。図７は、水平偏向回路の出力トランジスタとし
て、ＩＧＢＴを使用した図である。図７の回路の基本動
作は、図１の回路と同様である。ＩＧＢＴは、パワーＭ
ＯＳＦＥＴに比べオン抵抗が小さいため、出力トランジ
スタに流れる異常動作時の電流がより大きくなる傾向に
ある。図７の回路において、ブラウン管８の管内放電等
の異常動作時に出力トランジスタ２のコレクタからエミ
ッタに大きな電流が流れると、エミッタ端子とア−スと
の間に接続された抵抗９０の働きにより、エミッタ端子
の電位が上昇する。エミッタ端子の電位が上昇すると、
出力トランジスタのゲート・エミッタ間電圧ＶGEが小さ
くなり、出力トランジスタに流れる電流を減少させるよ
うに働く。このように、図１の場合と同様に、ブラウン
管８の管内放電等の異常動作時にも、出力トランジスタ
２には一定電流以上は流れないようにできる。さらに、
図３中に示したダイオ−ド９１を、図７に示した回路に
適用することにより、図３に示した本発明の第２の手段
の実施例と同様の効果を上げることができる。また、出
力トランジスタとしてＩＧＢＴを使用した水平偏向回路
において、本発明の第３の手段を実施できるのは、図
４，図５，図６の実施例と同様である。
パワーＭＯＳＦＥＴを使用した場合について説明した
が、ＩＧＢＴを使用した場合も、全く同様である。以
下、図７を用いて、ＩＧＢＴを使用した場合について述
べる。図７は、水平偏向回路の出力トランジスタとし
て、ＩＧＢＴを使用した図である。図７の回路の基本動
作は、図１の回路と同様である。ＩＧＢＴは、パワーＭ
ＯＳＦＥＴに比べオン抵抗が小さいため、出力トランジ
スタに流れる異常動作時の電流がより大きくなる傾向に
ある。図７の回路において、ブラウン管８の管内放電等
の異常動作時に出力トランジスタ２のコレクタからエミ
ッタに大きな電流が流れると、エミッタ端子とア−スと
の間に接続された抵抗９０の働きにより、エミッタ端子
の電位が上昇する。エミッタ端子の電位が上昇すると、
出力トランジスタのゲート・エミッタ間電圧ＶGEが小さ
くなり、出力トランジスタに流れる電流を減少させるよ
うに働く。このように、図１の場合と同様に、ブラウン
管８の管内放電等の異常動作時にも、出力トランジスタ
２には一定電流以上は流れないようにできる。さらに、
図３中に示したダイオ−ド９１を、図７に示した回路に
適用することにより、図３に示した本発明の第２の手段
の実施例と同様の効果を上げることができる。また、出
力トランジスタとしてＩＧＢＴを使用した水平偏向回路
において、本発明の第３の手段を実施できるのは、図
４，図５，図６の実施例と同様である。
【００１７】次に、図８を用いて、本発明の応用例につ
いて述べる。図８は、パルス幅制御方式の高圧発生回路
を示している。図８中、１１はパルス幅制御回路、７
５，７６は高圧検出抵抗、１２は抵抗、１３はコンデン
サを示している。この回路では、パルス幅制御回路１１
の働きにより、出力トランス７からブラウン管８へ出力
される高圧電圧を、高圧検出抵抗７５，７６によって検
出し、この高圧電圧が一定になるようにドライブ回路１
を介して、出力トランジスタ２へ供給するドライブパル
スの幅を制御している。図８中、抵抗１２、コンデンサ
１３からなる直列回路は、出力トランジスタ２のドレイ
ンに発生するリンギング電圧を抑制する働きをしている
（場合によっては、削除可能）。図８に示した回路で
は、出力トランジスタ２のソ−ス端子とア−スとの間に
接続された抵抗９０の働きにより、ブラウン管８の管内
放電等の異常動作時にも、出力トランジスタ２には一定
電流以上は流れないようにできる。さらに、図３中に示
したダイオ−ド９１を、図８に示した回路に適用するこ
とにより、図３に示した本発明の第２の手段の実施例と
同様の効果を上げることができる。また、本発明の第３
の手段の実施例（図４，図５，図６参照）で述べた、電
流制限手段９２を、図８中の抵抗９０の代わりに用いた
場合でも、本発明の第３の手段の実施例と同様の効果を
上げることができる。 また、本発明は、出力トランジ
スタにバイポーラ型トランジスタを使用した場合につい
ても同様に実施できる。
いて述べる。図８は、パルス幅制御方式の高圧発生回路
を示している。図８中、１１はパルス幅制御回路、７
５，７６は高圧検出抵抗、１２は抵抗、１３はコンデン
サを示している。この回路では、パルス幅制御回路１１
の働きにより、出力トランス７からブラウン管８へ出力
される高圧電圧を、高圧検出抵抗７５，７６によって検
出し、この高圧電圧が一定になるようにドライブ回路１
を介して、出力トランジスタ２へ供給するドライブパル
スの幅を制御している。図８中、抵抗１２、コンデンサ
１３からなる直列回路は、出力トランジスタ２のドレイ
ンに発生するリンギング電圧を抑制する働きをしている
（場合によっては、削除可能）。図８に示した回路で
は、出力トランジスタ２のソ−ス端子とア−スとの間に
接続された抵抗９０の働きにより、ブラウン管８の管内
放電等の異常動作時にも、出力トランジスタ２には一定
電流以上は流れないようにできる。さらに、図３中に示
したダイオ−ド９１を、図８に示した回路に適用するこ
とにより、図３に示した本発明の第２の手段の実施例と
同様の効果を上げることができる。また、本発明の第３
の手段の実施例（図４，図５，図６参照）で述べた、電
流制限手段９２を、図８中の抵抗９０の代わりに用いた
場合でも、本発明の第３の手段の実施例と同様の効果を
上げることができる。 また、本発明は、出力トランジ
スタにバイポーラ型トランジスタを使用した場合につい
ても同様に実施できる。
【００１８】
【発明の効果】本発明により、ブラウン管の管内放電な
どの異常動作時に出力トランスの１次側インピーダンス
が小さくなった際にも、出力トランジスタに過大な電流
が流れるのを阻止し、出力トランジスタが破壊されるの
を防ぐことができる。
どの異常動作時に出力トランスの１次側インピーダンス
が小さくなった際にも、出力トランジスタに過大な電流
が流れるのを阻止し、出力トランジスタが破壊されるの
を防ぐことができる。
【図１】本発明の第１の手段の実施例を示す図である。
【図２】出力トランジスタとしてパワーＭＯＳＦＥＴを
用いた水平偏向回路の従来例を示す図である。
用いた水平偏向回路の従来例を示す図である。
【図３】本発明の第２の手段の実施例を示す図である。
【図４】本発明の第３の手段の実施例を示す図である。
【図５】本発明の第３の手段の別の実施例を示す図であ
る。
る。
【図６】本発明の第３の手段の別の実施例を示す図であ
る。
る。
【図７】出力トランジスタとしてＩＧＢＴを用いた水平
偏向回路における、本発明の第１の手段の実施例を示す
図である。
偏向回路における、本発明の第１の手段の実施例を示す
図である。
【図８】本発明の応用例を示す図である。
１…ドライブ回路、２…出力トランジスタ、３…ダンパ
ダイオード、４…共振コンデンサ、５…水平偏向コイ
ル、６…Ｓ字コンデンサ、７…出力トランス、８…ブラ
ウン管、１１…パルス幅制御回路。
ダイオード、４…共振コンデンサ、５…水平偏向コイ
ル、６…Ｓ字コンデンサ、７…出力トランス、８…ブラ
ウン管、１１…パルス幅制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 幸男 横浜市戸塚区吉田町292番地株式会社 日立製作所 横浜工場内 (72)発明者 大木 雅史 横浜市戸塚区吉田町292番地株式会社 日立製作所 映像メディア研究所内 (56)参考文献 特開 昭61−238177（ＪＰ，Ａ) 実開 昭64−28064（ＪＰ，Ｕ) 実開 昭49−821（ＪＰ，Ｕ) 実開 昭50−144529（ＪＰ，Ｕ) 実公 昭52−48657（ＪＰ，Ｙ２) 特公 昭51−44618（ＪＰ，Ｂ１) 特公 昭51−44620（ＪＰ，Ｂ１) 実公 昭48−22568（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/16 H04N 3/18
Claims (7)
- 【請求項１】矩形波形電圧を出力するドライブ回路と、
該ドライブ回路から出力された矩形波形電圧が印加さ
れ、該矩形波形電圧によりオン／オフされる出力トラン
ジスタとを備え、該出力トランジスタのオン／オフ動作
により偏向波形を得るように構成された水平偏向回路を
有するディスプレイ装置において、前記 出力トランジスタの電流を出力する端子に電流制限
手段を設け、かつ前記出力トランジスタの前記矩形波形
電圧が印加される端子の電圧を所定電圧以下に抑えるた
めの電圧制限手段を設けたことを特徴とするディスプレ
イ装置。 - 【請求項２】前記電流制限手段は抵抗で構成され、前記
電圧制限手段は、ダイオードで構成されることを特徴と
する請求項１に記載のディスプレイ装置。 - 【請求項３】前記出力トランジスタは、パワーＭＯＳＦ
ＥＴであって、その電流を出力する端子であるソース端
子とアースとの間に前記電流制限手段として抵抗を接続
したことを特徴とする請求項１に記載のディスプレイ装
置。 - 【請求項４】前記出力トランジスタは、パワーＭＯＳＦ
ＥＴであって、その電流を出力する端子であるソース端
子とアースとの間に前記電流制限手段として抵抗を接続
し、その前記矩形波形電圧が印加される端子であるゲー
ト端子に前記電圧制限手段としてダイオードのアノード
端子を接続したことを特徴とする請求項１に記載のディ
スプレイ装置。 - 【請求項５】前記ダイオードのカソード端子に、前記所
定電圧を与えるための電源(ＥH)を接続したことを特徴
とする請求項４に記載のディスプレイ装置。 - 【請求項６】前記出力トランジスタは、ＩＧＢＴであっ
て、その電流を出力する端子であるエミッタ端子とアー
スとの間に前記電流制限手段として抵抗を接続し、その
前記矩形波形電圧が印加される端子であるゲート端子に
前記電圧制限手段としてダイ オードのアノード端子を接
続したことを特徴とする請求項１に記載のディスプレイ
装置。 - 【請求項７】前記ダイオードのカソード端子に、前記所
定電位を与えるための電源(ＥH)を接続したことを特徴
とする請求項６に記載のディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592291A JP3094582B2 (ja) | 1991-11-21 | 1991-11-21 | ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592291A JP3094582B2 (ja) | 1991-11-21 | 1991-11-21 | ディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24270699A Division JP3216635B2 (ja) | 1999-08-30 | 1999-08-30 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145779A JPH05145779A (ja) | 1993-06-11 |
| JP3094582B2 true JP3094582B2 (ja) | 2000-10-03 |
Family
ID=17950916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30592291A Expired - Fee Related JP3094582B2 (ja) | 1991-11-21 | 1991-11-21 | ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378001B1 (ko) * | 1996-01-26 | 2003-06-09 | 삼성에스디아이 주식회사 | 고출력수평편향장치 |
| JP4801278B2 (ja) | 2001-04-23 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
-
1991
- 1991-11-21 JP JP30592291A patent/JP3094582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145779A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598324A (en) | Resonance power circuit with clamping circuit | |
| US4056758A (en) | Light spot suppression circuit for a cathode ray tube | |
| JP3094582B2 (ja) | ディスプレイ装置 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| JP3458960B2 (ja) | ビデオ装置の高電圧電源 | |
| JP3216635B2 (ja) | ディスプレイ装置 | |
| US3411032A (en) | Transistor television deflection circuits having protection means | |
| JP3377998B2 (ja) | テレビジョン表示装置用の電源装置 | |
| US4419608A (en) | Horizontal deflection circuit | |
| US4187451A (en) | Color picture display device with a circuit for generating a screen grid voltage | |
| JP3039609B2 (ja) | 水平偏向励振回路 | |
| CA1141024A (en) | Horizontal deflection circuit including protection for output transistor | |
| JPS6127245Y2 (ja) | ||
| JPH099094A (ja) | 高圧発生回路 | |
| JPH01286577A (ja) | テレビジョン装置の電源 | |
| JPH06164958A (ja) | 水平偏向回路 | |
| JP3339294B2 (ja) | 水平偏向高圧発生回路 | |
| JPH06231898A (ja) | Ｘ線装置 | |
| JP2510284B2 (ja) | 水平偏向回路 | |
| KR860002918A (ko) | 고전압 안정화 회로 | |
| KR930003217A (ko) | 음극선관의 도밍 방지회로 | |
| JPH0324828B2 (ja) | ||
| JPS6251377A (ja) | 水平偏向出力回路 | |
| JPH03213062A (ja) | 高圧電源装置 | |
| JPH0746423A (ja) | 高圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |