JPH0324828B2 - - Google Patents
Info
- Publication number
- JPH0324828B2 JPH0324828B2 JP57057513A JP5751382A JPH0324828B2 JP H0324828 B2 JPH0324828 B2 JP H0324828B2 JP 57057513 A JP57057513 A JP 57057513A JP 5751382 A JP5751382 A JP 5751382A JP H0324828 B2 JPH0324828 B2 JP H0324828B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase control
- flyback transformer
- circuit
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000004804 winding Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、バツテリーを電源とするテレビジヨ
ン受像機等に用いて最適な水平偏向回路に関す
る。
ン受像機等に用いて最適な水平偏向回路に関す
る。
直流の12Vや24V等のバツテリーを電源とする
テレビ受像機においては水平偏向回路は高い動作
電圧を必要とするために従来にはいわゆるブース
ト方式が用いられていたが、この方式では入力電
源電圧の変動により画面が変動するためにその電
源を安定化する回路が必要とされていた。
テレビ受像機においては水平偏向回路は高い動作
電圧を必要とするために従来にはいわゆるブース
ト方式が用いられていたが、この方式では入力電
源電圧の変動により画面が変動するためにその電
源を安定化する回路が必要とされていた。
本発明は、水平偏向回路自体に安定化特性をも
たせることにより、特別に電源を安定化させる回
路を必要とせず、安価で効率の高い自己安定化型
の水平偏向回路を提供するものである。
たせることにより、特別に電源を安定化させる回
路を必要とせず、安価で効率の高い自己安定化型
の水平偏向回路を提供するものである。
まず、第１図に従来の水平偏向回路の一例を示
して説明する。図において、１は水平出力トラン
ジスター、２はダンパーダイオード、３は水平偏
向ヨーク、４は水平直線性補正コイル、５はＳ字
補正コンデンサー、６は共振コンデンサー、７は
昇圧ダイオード（ブーストダイオード）、８はフ
ライバツクトランス、９は昇圧コンデンサー（ブ
ーストコンデンサー）、１０は直流電源、１１は
直流平滑コンデンサー、１２は高圧整流器、１３
はブラウン管である。
して説明する。図において、１は水平出力トラン
ジスター、２はダンパーダイオード、３は水平偏
向ヨーク、４は水平直線性補正コイル、５はＳ字
補正コンデンサー、６は共振コンデンサー、７は
昇圧ダイオード（ブーストダイオード）、８はフ
ライバツクトランス、９は昇圧コンデンサー（ブ
ーストコンデンサー）、１０は直流電源、１１は
直流平滑コンデンサー、１２は高圧整流器、１３
はブラウン管である。
水平出力トランジスター１のベースに図に示す
ような水平ドライブパルスV1が入力されると、
水平偏向回路の動作が行なわれる。その動作につ
いては、よく知られているので省略する。
ような水平ドライブパルスV1が入力されると、
水平偏向回路の動作が行なわれる。その動作につ
いては、よく知られているので省略する。
いま、直流電源１０の出力電圧をE1とすると、
フライバツクトランス８のP2点の供給電圧E2は
E1×（１＋n2／n1）（１式）である。但し、ここでP1 〜P3間の巻数をn1，P3〜P2間の巻数をn2とする。
また、ブーストダイオード７の順方向電圧を０と
仮定する。ここで直流電源１０の出力電圧が変動
した場合、式の比例関係でフライバツクトラン
ス８のP3点の供給電圧が変動するので、その変
動に応じて水平偏向ヨーク３に流れる偏向電流及
びブラウン管１３のアノードに供給されている電
圧が変動し、受像画面の明るさ及び画面振幅が変
動する。
フライバツクトランス８のP2点の供給電圧E2は
E1×（１＋n2／n1）（１式）である。但し、ここでP1 〜P3間の巻数をn1，P3〜P2間の巻数をn2とする。
また、ブーストダイオード７の順方向電圧を０と
仮定する。ここで直流電源１０の出力電圧が変動
した場合、式の比例関係でフライバツクトラン
ス８のP3点の供給電圧が変動するので、その変
動に応じて水平偏向ヨーク３に流れる偏向電流及
びブラウン管１３のアノードに供給されている電
圧が変動し、受像画面の明るさ及び画面振幅が変
動する。
第２図は、第１図の回路の動作状態の波形を示
す。Ａはブーストダイオード７のカソード及び
P3点の電圧を示す。Ｂはブーストダイオード７
の電流波形を示す。
す。Ａはブーストダイオード７のカソード及び
P3点の電圧を示す。Ｂはブーストダイオード７
の電流波形を示す。
このような受像画面の明るさ及び画面振幅の変
動を抑えて安定化する方法として、直流電源１０
を電圧安定化回路等で安定化してからその出力電
圧をブーストダイオード７に加えるものがある。
この場合、前記の目的は達成されるが、直流電源
１０の出力電圧の変動が大きい場合（例えば10〜
15V）には安定化回路の出力トランジスタの損失
が大きくなり、さらにそれと直列又は並列に接続
されている抵抗器として定格電力の大きなものが
必要となる欠点があつた。
動を抑えて安定化する方法として、直流電源１０
を電圧安定化回路等で安定化してからその出力電
圧をブーストダイオード７に加えるものがある。
この場合、前記の目的は達成されるが、直流電源
１０の出力電圧の変動が大きい場合（例えば10〜
15V）には安定化回路の出力トランジスタの損失
が大きくなり、さらにそれと直列又は並列に接続
されている抵抗器として定格電力の大きなものが
必要となる欠点があつた。
そこで、本発明はかかる従来の欠点を解消した
水平偏向回路を提供することを目的とするもので
ある。
水平偏向回路を提供することを目的とするもので
ある。
以下、本発明につき、その実施例を示す図面を
参照して説明する。
参照して説明する。
まず、第３図に本発明の一実施例の回路を示
す。なお、第３図において、従来と同様の部分に
は第１図中と同一符号を付して説明する。この回
路では、直流電源１０は位相制御用のサイリスタ
１４のアノードと接続し、そのサイリスタ１４の
カソードをフライバツクトランス８の中間タツプ
点P3に接続する。又、フライバツクトランス８
の一端P2点からブーストコンデンサー９を介し
て、サイリスタ１４のアノードに接続する。フラ
イバツクトランス８の一部P2点は、また、直流
平滑用コンデンサー１１を介してアースする。フ
ライバツクトランス８の他端P1点から水平出力
トランジスタ１のコレクター、ダンパーダイオー
ド２のカソード、水平偏向ヨーク３、共振コンデ
ンサ６の各々に接続する。又、水平偏向ヨーク３
に直列に水平直線補正コイル４とＳ字補正コンデ
ンサー５を接続する。Ｓ字補正コンデンサー５の
一方はアースする。フライバツクトランス８の高
圧巻線から高圧整流路１２を介してブラウン管１
３のアノードに高圧を加えるようにし、その高圧
巻線の他端はアースする。
す。なお、第３図において、従来と同様の部分に
は第１図中と同一符号を付して説明する。この回
路では、直流電源１０は位相制御用のサイリスタ
１４のアノードと接続し、そのサイリスタ１４の
カソードをフライバツクトランス８の中間タツプ
点P3に接続する。又、フライバツクトランス８
の一端P2点からブーストコンデンサー９を介し
て、サイリスタ１４のアノードに接続する。フラ
イバツクトランス８の一部P2点は、また、直流
平滑用コンデンサー１１を介してアースする。フ
ライバツクトランス８の他端P1点から水平出力
トランジスタ１のコレクター、ダンパーダイオー
ド２のカソード、水平偏向ヨーク３、共振コンデ
ンサ６の各々に接続する。又、水平偏向ヨーク３
に直列に水平直線補正コイル４とＳ字補正コンデ
ンサー５を接続する。Ｓ字補正コンデンサー５の
一方はアースする。フライバツクトランス８の高
圧巻線から高圧整流路１２を介してブラウン管１
３のアノードに高圧を加えるようにし、その高圧
巻線の他端はアースする。
位相制御用サイリスター１４のゲートを逆電圧
防止ダイオード１８のカソードに接続し、そのア
ノードから位相制御ドライブ回路１５の出力端子
ｂに接続する。ダイオード１８のアノードはさら
に起動開始電圧用のツエナーダイオード１６のア
ノードに接続し、このツエナーダイオード１６の
カソードは電流制限用抵抗器１７を介して直流電
源１０に接続する。ドライブ回路１５のフライバ
ツクパルス比較入力端子ｃをフライバツクトラン
ス８の三次巻線S2に接続する。三次巻線S2の他端
はアースする。ドライブ回路１５の直流電圧誤差
検出信号入力端子ｄをフライバツクトランス８の
P2点に接続する。ドライブ回路１５の端子ａは
アースする。
防止ダイオード１８のカソードに接続し、そのア
ノードから位相制御ドライブ回路１５の出力端子
ｂに接続する。ダイオード１８のアノードはさら
に起動開始電圧用のツエナーダイオード１６のア
ノードに接続し、このツエナーダイオード１６の
カソードは電流制限用抵抗器１７を介して直流電
源１０に接続する。ドライブ回路１５のフライバ
ツクパルス比較入力端子ｃをフライバツクトラン
ス８の三次巻線S2に接続する。三次巻線S2の他端
はアースする。ドライブ回路１５の直流電圧誤差
検出信号入力端子ｄをフライバツクトランス８の
P2点に接続する。ドライブ回路１５の端子ａは
アースする。
第４図に、サイリスターに代えてトランジスタ
１９を接続した実施例の回路を示す。２０はベー
スバイアス抵抗である。
１９を接続した実施例の回路を示す。２０はベー
スバイアス抵抗である。
第５図に各部の動作波形を示す。ＡはP3点の
電圧、Ｂはサイリスター１４のゲート電流、Ｃは
サイリスター１４のアノード電流、Ｄはトランジ
スタ１９のベース電流、Ｅはトランジスタ１９の
コレクタ電流である。
電圧、Ｂはサイリスター１４のゲート電流、Ｃは
サイリスター１４のアノード電流、Ｄはトランジ
スタ１９のベース電流、Ｅはトランジスタ１９の
コレクタ電流である。
いま、水平出力トランジスタ１のベースに水平
ドライブパルスV1を加え、直流電源１０から動
作電圧を入力し、その電圧値がツエナーダイオー
ド１６のツエナー電位をこえると位相制御用サイ
リスター１４のゲートに加わり、サイリスター１
４は導電状態となる。すると、フライバツクトラ
ンス８のP3点に電圧が加わり、水平出力トラン
ジスタ１が動作して水平偏向回路として動作す
る。このとき、フライバツクトランス８のS2点の
出力パルスがドライブ回路１５の端子ｃに加えら
れる。又、ドライブ回路１５の端子ｄにフライバ
ツクトランス８のP2点から直流電圧が加えられ
る。ドライブ回路１５の端子ｃ，ｄに入力される
電圧の比較出力で制御されたパルス電圧がドライ
ブ回路１５の端子ｂに出力され、ダイオード１８
を介して位相制御用サイリスター１４のゲートに
加えられ、水平偏向回路の安定化がなされる。
ドライブパルスV1を加え、直流電源１０から動
作電圧を入力し、その電圧値がツエナーダイオー
ド１６のツエナー電位をこえると位相制御用サイ
リスター１４のゲートに加わり、サイリスター１
４は導電状態となる。すると、フライバツクトラ
ンス８のP3点に電圧が加わり、水平出力トラン
ジスタ１が動作して水平偏向回路として動作す
る。このとき、フライバツクトランス８のS2点の
出力パルスがドライブ回路１５の端子ｃに加えら
れる。又、ドライブ回路１５の端子ｄにフライバ
ツクトランス８のP2点から直流電圧が加えられ
る。ドライブ回路１５の端子ｃ，ｄに入力される
電圧の比較出力で制御されたパルス電圧がドライ
ブ回路１５の端子ｂに出力され、ダイオード１８
を介して位相制御用サイリスター１４のゲートに
加えられ、水平偏向回路の安定化がなされる。
ここで、直流電源１０の出力電圧値が所定の中
心値の場合における位相制御用サイリスター１４
のゲート電流を第５図にＢ中に示すB1に示すよ
うに決める。このとき、位相制御用サイリスター
１４のアノード電流は第５図Ｃ中のC1のように
なる。又、位相制御用サイリスター１４の消弧は
第５図Ａに示すP3点の電圧（すなわち位相制御
用サイリスター１４のカソードの電圧）が位相制
御用サイリスター１４のアノード電圧より高くな
つた時点で行なわれる。これにより、第５図Ｃ中
のC1において導通期間TONで定められる電圧がブ
ーストされ、フライバツクトランス８のP2点に
一定の直流電圧が出力される。この直流電圧によ
つて水平偏向回路は動作する。又、この直流電圧
は水平偏向回路の等価電源である。
心値の場合における位相制御用サイリスター１４
のゲート電流を第５図にＢ中に示すB1に示すよ
うに決める。このとき、位相制御用サイリスター
１４のアノード電流は第５図Ｃ中のC1のように
なる。又、位相制御用サイリスター１４の消弧は
第５図Ａに示すP3点の電圧（すなわち位相制御
用サイリスター１４のカソードの電圧）が位相制
御用サイリスター１４のアノード電圧より高くな
つた時点で行なわれる。これにより、第５図Ｃ中
のC1において導通期間TONで定められる電圧がブ
ーストされ、フライバツクトランス８のP2点に
一定の直流電圧が出力される。この直流電圧によ
つて水平偏向回路は動作する。又、この直流電圧
は水平偏向回路の等価電源である。
次に、直流電源１０の出力電圧値が中心値より
も下つた場合には、S2点にあらわれるパルス電圧
が低下するので位相制御用サイリスター１４のゲ
ート電流は第５図Ｂ中に示すB2のようになる。
これにより、位相制御用サイリスター１４のアノ
ード電流は、第５図Ｃ中の２のようになる。この
ときには、その導通期間TONが長くなり、P3点に
ブーストされて出力される電圧が大きくなつて、
総合的にP2電圧が一定になる。
も下つた場合には、S2点にあらわれるパルス電圧
が低下するので位相制御用サイリスター１４のゲ
ート電流は第５図Ｂ中に示すB2のようになる。
これにより、位相制御用サイリスター１４のアノ
ード電流は、第５図Ｃ中の２のようになる。この
ときには、その導通期間TONが長くなり、P3点に
ブーストされて出力される電圧が大きくなつて、
総合的にP2電圧が一定になる。
逆に、直流電源１０の出力電圧値が中心値より
も上つた場合には、S2にあらわれるパルスの電圧
が上昇するので位相制御用サイリスター１４のゲ
ート電流は第５図Ｂ中に示すB3のようになる。
従つて、位相制御用サイリスター１４のアノード
電流は、第５図Ｃ中に示すC3のようになる。こ
のため、導通期間TONが短かくなり、フライバツ
クトランスP3にあらわれる電圧が増加して、総
合的にこのときにもP2点の電圧は一定になる。
も上つた場合には、S2にあらわれるパルスの電圧
が上昇するので位相制御用サイリスター１４のゲ
ート電流は第５図Ｂ中に示すB3のようになる。
従つて、位相制御用サイリスター１４のアノード
電流は、第５図Ｃ中に示すC3のようになる。こ
のため、導通期間TONが短かくなり、フライバツ
クトランスP3にあらわれる電圧が増加して、総
合的にこのときにもP2点の電圧は一定になる。
又、ブラウン管１３に流れるビーム電流が変動
した場合にも上記説明したのと同様の動作を行な
い、S2点にあらわれるパルス電圧の変動を検出し
てP2点の電圧を一定にするような動作をする。
した場合にも上記説明したのと同様の動作を行な
い、S2点にあらわれるパルス電圧の変動を検出し
てP2点の電圧を一定にするような動作をする。
上記のごとくして、直流電源１０の出力電圧の
変動及びブラウン管１３のビーム電流の変動によ
つても、フライバツクトランス８のP2点の電圧
は、一定に安定化され、水平偏向回路の動作が安
定化される。なお、ここで使用している位相制御
ドライブ回路１５は、サイリスタ以外の方法でも
簡単に構成できる。
変動及びブラウン管１３のビーム電流の変動によ
つても、フライバツクトランス８のP2点の電圧
は、一定に安定化され、水平偏向回路の動作が安
定化される。なお、ここで使用している位相制御
ドライブ回路１５は、サイリスタ以外の方法でも
簡単に構成できる。
また、第４図に示した実施例のものにおいて
は、第３図の位相制御用サイリスター１４をトラ
ンジスタ１９におきかえて、位相を制御するよう
にしてP2点の電圧を一定にする。
は、第３図の位相制御用サイリスター１４をトラ
ンジスタ１９におきかえて、位相を制御するよう
にしてP2点の電圧を一定にする。
すなわち、直流電源の出力電圧値が所定の中心
値の場合に位相制御用トランジスタ１９のベース
電流を第５図Ｄ中のD1に示すように決める。
値の場合に位相制御用トランジスタ１９のベース
電流を第５図Ｄ中のD1に示すように決める。
このとき、位相制御用トランジスタ１９のコレ
クタ電流は第５図Ｅ中のE1のようになる。又、
位相制御用トランジスタ１９の遮断は位相制御用
トランジスタ１９のベース電流が無くなるか、第
５図ＡのようなP3点の電圧のパルス期間におい
て位相制御用トランジスタ１９のベース電圧より
エミツタ電圧の方が高くなつた時点で行なわれ
る。従つて、これにより、第５図中のＥにおいて
導通期間TONで定められる電圧がブーストされ
て、フライバツクトランス８のP2点に一定の直
流電圧が加えられる。
クタ電流は第５図Ｅ中のE1のようになる。又、
位相制御用トランジスタ１９の遮断は位相制御用
トランジスタ１９のベース電流が無くなるか、第
５図ＡのようなP3点の電圧のパルス期間におい
て位相制御用トランジスタ１９のベース電圧より
エミツタ電圧の方が高くなつた時点で行なわれ
る。従つて、これにより、第５図中のＥにおいて
導通期間TONで定められる電圧がブーストされ
て、フライバツクトランス８のP2点に一定の直
流電圧が加えられる。
次に、直流電源１０の出力電圧値が中心値より
下つた場合には、S2点のパルス電圧が低下するの
で位相制御用トランジスタ１９のベース電流は、
第５図Ｄ中のD2に示すようになる。これにより、
位相制御用トランジスタ１９のコレクタ電流は第
５図Ｅ中のE2に示すようになる。これによつて、
導通期間TONが長くなり、ブーストされる電圧値
が増大されてフライバツクトランス８のP2点の
電圧は総合的に一定になる。逆に直流電源１０の
出力電圧値が中心値より上つた場合には、S2点の
パルス電圧が低下するので位相制御用トランジス
タ１９のベース電流は、第５図Ｄ中のD3に示す
ようになる。このため位相制御用トランジスタ１
９のコレクタ電流は第５図Ｅ中のE3に示すよう
になる。これによりその導通期間TONが短かくな
り、ブーストされる電圧値が低下して、結局フラ
イバツクトランス８のP2点の電圧は一定に保た
れる。
下つた場合には、S2点のパルス電圧が低下するの
で位相制御用トランジスタ１９のベース電流は、
第５図Ｄ中のD2に示すようになる。これにより、
位相制御用トランジスタ１９のコレクタ電流は第
５図Ｅ中のE2に示すようになる。これによつて、
導通期間TONが長くなり、ブーストされる電圧値
が増大されてフライバツクトランス８のP2点の
電圧は総合的に一定になる。逆に直流電源１０の
出力電圧値が中心値より上つた場合には、S2点の
パルス電圧が低下するので位相制御用トランジス
タ１９のベース電流は、第５図Ｄ中のD3に示す
ようになる。このため位相制御用トランジスタ１
９のコレクタ電流は第５図Ｅ中のE3に示すよう
になる。これによりその導通期間TONが短かくな
り、ブーストされる電圧値が低下して、結局フラ
イバツクトランス８のP2点の電圧は一定に保た
れる。
ブラウン管１３に流れるビーム電流が変動した
場合にも同様の動作を行ない、P2点の電圧を一
定になる。上記のごとく、この回路によれば、直
流電源１０の出力電圧お変動及びブラウン管１３
のビーム電流の変動があつても、フライバツクト
ランス８のP2点に加えられる電圧は一定に安定
化され、水平偏向回路の動作が安定化される。な
お、ここで使用している位相制御ドライブ回路１
５は、従来からよく知られている回路を用いて簡
単に構成できる。
場合にも同様の動作を行ない、P2点の電圧を一
定になる。上記のごとく、この回路によれば、直
流電源１０の出力電圧お変動及びブラウン管１３
のビーム電流の変動があつても、フライバツクト
ランス８のP2点に加えられる電圧は一定に安定
化され、水平偏向回路の動作が安定化される。な
お、ここで使用している位相制御ドライブ回路１
５は、従来からよく知られている回路を用いて簡
単に構成できる。
以上のように、本発明によれば、電源電圧の変
動やビーム電流の変動があつてもそれに応じてフ
ライバツクトランスの一次巻線に接続した電圧ブ
ースト回路の電圧ブースト量を制御してフライバ
ツクトランスに印加する電圧を安定化するように
構成したので、従来のような電源安定化回路を必
要とせずに水平偏向回路の動作の安定化が図れ、
かつ、そのための回路構成が簡単で従来より安価
に実現でき、しかも効率の高い回路が得られるも
のである。
動やビーム電流の変動があつてもそれに応じてフ
ライバツクトランスの一次巻線に接続した電圧ブ
ースト回路の電圧ブースト量を制御してフライバ
ツクトランスに印加する電圧を安定化するように
構成したので、従来のような電源安定化回路を必
要とせずに水平偏向回路の動作の安定化が図れ、
かつ、そのための回路構成が簡単で従来より安価
に実現でき、しかも効率の高い回路が得られるも
のである。
第１図は従来の水平偏向回路の回路図、第２図
はその動作を示す波形図、第３図、第４図は本発
明の実施例における水平偏向回路の回路図、第５
図はその動作を示す波形図である。 １……水平出力トランジスタ、３……水平偏向
ヨーク、８……フライバツクトランス、９……ブ
ースト用コンデンサ、１０……直流電源、１２…
…高圧整流器、１３……ブラウン管、１４……位
相制御用サイリスター、１５……位相制御用ドラ
イブ回路、１９……位相制御用トランジスタ。
はその動作を示す波形図、第３図、第４図は本発
明の実施例における水平偏向回路の回路図、第５
図はその動作を示す波形図である。 １……水平出力トランジスタ、３……水平偏向
ヨーク、８……フライバツクトランス、９……ブ
ースト用コンデンサ、１０……直流電源、１２…
…高圧整流器、１３……ブラウン管、１４……位
相制御用サイリスター、１５……位相制御用ドラ
イブ回路、１９……位相制御用トランジスタ。
Claims (1)
- １ フライバツクトランスの一次巻線の一端をブ
ースト用コンデンサの一端に接続し、上記ブース
ト用コンデンサの他端を直流電源に接続し、上記
一次巻線の他端をスイツチング素子に接続すると
ともに、上記フライバツクトランスの一次巻線に
中間タツプを設け、上記直流電源と上記中間タツ
プとの間に、位相制御用素子としてサイリスタの
アノードとカソード又はトランジスタのコレクタ
とエミツタとを接続し、このサイリスタのゲート
あるいはトランジスタのベースを位相制御ドライ
ブ回路に接続し、上記フライバツクトランスの二
次巻線より得られるパルス電圧の大きさに応じて
上記位相制御素子の導通期間を連続的に制御する
ドライブ回路を設け、このドライブ回路によつて
上記中間タツプにブーストされて出力される電圧
を制御して上記フライバツクトランスの一次巻線
の一端に印加される電圧値を安定化するようにし
た水平偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751382A JPS58173979A (ja) | 1982-04-06 | 1982-04-06 | 水平偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751382A JPS58173979A (ja) | 1982-04-06 | 1982-04-06 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173979A JPS58173979A (ja) | 1983-10-12 |
| JPH0324828B2 true JPH0324828B2 (ja) | 1991-04-04 |
Family
ID=13057811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5751382A Granted JPS58173979A (ja) | 1982-04-06 | 1982-04-06 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173979A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0510454Y2 (ja) * | 1985-04-15 | 1993-03-15 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239156A (en) * | 1975-09-22 | 1977-03-26 | Matsushita Electric Ind Co Ltd | High voltage generating circuit |
| JPS54132124A (en) * | 1978-04-06 | 1979-10-13 | Hitachi Ltd | Constant voltage power circuit for television |
-
1982
- 1982-04-06 JP JP5751382A patent/JPS58173979A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239156A (en) * | 1975-09-22 | 1977-03-26 | Matsushita Electric Ind Co Ltd | High voltage generating circuit |
| JPS54132124A (en) * | 1978-04-06 | 1979-10-13 | Hitachi Ltd | Constant voltage power circuit for television |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173979A (ja) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04354266A (ja) | 高圧安定化回路 | |
| US4968106A (en) | High voltage generating apparatus for television equipment | |
| US5357175A (en) | Deflection and high voltage circuit | |
| KR960014328B1 (ko) | 음극 선관의 포커스 전압조정회로 | |
| JPH0324150B2 (ja) | ||
| US4719394A (en) | Horizontal output circuit | |
| JPH0324828B2 (ja) | ||
| JPH11308477A (ja) | 偏向高圧一体型電源装置 | |
| JPS6117390B2 (ja) | ||
| JPS6360593B2 (ja) | ||
| EP0319011B1 (en) | High voltage generating apparatus for television equipment | |
| JPH0516767Y2 (ja) | ||
| JPH05252409A (ja) | 高電圧発生回路 | |
| JPS6031325Y2 (ja) | 水平出力装置 | |
| JP2563363B2 (ja) | フライバックトランス装置 | |
| JPH083100Y2 (ja) | フォーカス制御装置 | |
| JP3313181B2 (ja) | 高圧出力停止回路 | |
| JPH0585104B2 (ja) | ||
| KR930002314Y1 (ko) | 스포트 제거 회로 | |
| JPH0216633B2 (ja) | ||
| JPS6127245Y2 (ja) | ||
| JPS6035320Y2 (ja) | テレビジヨン受像機の水平出力回路 | |
| JPH099093A (ja) | 高圧発生回路 | |
| JPH0221716B2 (ja) | ||
| JPH0314273B2 (ja) |