JPH04354266A - 高圧安定化回路 - Google Patents
高圧安定化回路Info
- Publication number
- JPH04354266A JPH04354266A JP3155856A JP15585691A JPH04354266A JP H04354266 A JPH04354266 A JP H04354266A JP 3155856 A JP3155856 A JP 3155856A JP 15585691 A JP15585691 A JP 15585691A JP H04354266 A JPH04354266 A JP H04354266A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- high voltage
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000006641 stabilisation Effects 0.000 title abstract 2
- 238000011105 stabilization Methods 0.000 title abstract 2
- 238000004804 winding Methods 0.000 claims abstract description 61
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000000087 stabilizing effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Coils Or Transformers For Communication (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えばテレビジョン受
像機などにおけるＣＲＴに供給する高電圧を安定化する
場合に用いて好適な高圧安定化回路に関する。
像機などにおけるＣＲＴに供給する高電圧を安定化する
場合に用いて好適な高圧安定化回路に関する。
【０００２】
【従来の技術】テレビジョン受像機のＣＲＴのアノード
には２５ＫＶ乃至２８ＫＶの高電圧を必要とする。通常
、この高電圧はフライバックトランスにより生成されて
いる。この高圧電圧が変動するとラスタの大きさが変わ
ったり、フォーカスが変化したりするので、この高電圧
を変動しないように制御する必要がある。
には２５ＫＶ乃至２８ＫＶの高電圧を必要とする。通常
、この高電圧はフライバックトランスにより生成されて
いる。この高圧電圧が変動するとラスタの大きさが変わ
ったり、フォーカスが変化したりするので、この高電圧
を変動しないように制御する必要がある。
【０００３】この高圧を安定化させる方法として、従来
、次の２つの方法が用いられていた。
、次の２つの方法が用いられていた。
【０００４】その第１は電源電圧変調方法であり、これ
は高圧出力を検出し、電源電圧を変化させて高圧を一定
にするものである。また、その第２はパルス幅変調方法
である。これは高圧出力を検出し、パルス幅（リトレー
スのパルス幅）を変化させて高圧を一定にするものであ
る。
は高圧出力を検出し、電源電圧を変化させて高圧を一定
にするものである。また、その第２はパルス幅変調方法
である。これは高圧出力を検出し、パルス幅（リトレー
スのパルス幅）を変化させて高圧を一定にするものであ
る。
【０００５】また、フライバックトランスの２次側に第
２のフライバックトランス（制御用のフライバックトラ
ンス）を接続する方法もある。
２のフライバックトランス（制御用のフライバックトラ
ンス）を接続する方法もある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た２つの方法は高圧を安定化させるためには充分なもの
であるが、この高圧制御のため、フライバックトランス
から取り出す１５Ｖ乃至２００Ｖ程度の第３次出力電圧
およびリトレースパルス幅が変動するので、水平偏向回
路と高圧発生回路とを分離した、いわゆるセパレート方
式、あるいはそれに準ずる方式にする必要があった。そ
のため、コスト高となる課題があった。
た２つの方法は高圧を安定化させるためには充分なもの
であるが、この高圧制御のため、フライバックトランス
から取り出す１５Ｖ乃至２００Ｖ程度の第３次出力電圧
およびリトレースパルス幅が変動するので、水平偏向回
路と高圧発生回路とを分離した、いわゆるセパレート方
式、あるいはそれに準ずる方式にする必要があった。そ
のため、コスト高となる課題があった。
【０００７】また、フライバックトランスの２次側に第
２のフライバックトランスを接続する方法は、高圧コイ
ルの中間よりフォーカス電圧を取り出そうとすると、高
圧制御のためにこの電圧が変動してしまうため、これを
フォーカス電圧として用いることができない課題があっ
た。また、フライバックトランスを２個用いるためにコ
スト高となる。
２のフライバックトランスを接続する方法は、高圧コイ
ルの中間よりフォーカス電圧を取り出そうとすると、高
圧制御のためにこの電圧が変動してしまうため、これを
フォーカス電圧として用いることができない課題があっ
た。また、フライバックトランスを２個用いるためにコ
スト高となる。
【０００８】さらに、これらの方法は主にフライバック
トランスの１次巻線の入力電圧波形自体を制御するもの
であるため、水平偏向回路を含めた大電力部分（大電流
、かつ大電圧）をコントロールしなければならず、容量
の大きな部品を必要とし、この点からもコスト高となる
課題があった。
トランスの１次巻線の入力電圧波形自体を制御するもの
であるため、水平偏向回路を含めた大電力部分（大電流
、かつ大電圧）をコントロールしなければならず、容量
の大きな部品を必要とし、この点からもコスト高となる
課題があった。
【０００９】本発明はこのような状況に鑑みてなされた
ものであり、簡単な構成で低コストの回路を実現するも
のである。
ものであり、簡単な構成で低コストの回路を実現するも
のである。
【００１０】
【課題を解決するための手段】本発明の高圧安定化回路
は、１次巻線に入力された電圧に対応する高圧の出力を
２次巻線より発生するフライバックトランスと、フライ
バックトランスの１次巻線に直列に挿入されたインダク
タンスと、インダクタンスと並列に接続されたコンデン
サとスイッチング素子からなる直列回路とを備えること
を特徴とする。
は、１次巻線に入力された電圧に対応する高圧の出力を
２次巻線より発生するフライバックトランスと、フライ
バックトランスの１次巻線に直列に挿入されたインダク
タンスと、インダクタンスと並列に接続されたコンデン
サとスイッチング素子からなる直列回路とを備えること
を特徴とする。
【００１１】
【作用】上記構成の高圧安定化回路においては、フライ
バックトランスの１次巻線に等価的にインダクタンスが
接続され、このインダクタンスの接続状態が出力電圧に
対応して制御される。従って、簡単な構成で低コストの
高圧安定化回路を実現することができる。
バックトランスの１次巻線に等価的にインダクタンスが
接続され、このインダクタンスの接続状態が出力電圧に
対応して制御される。従って、簡単な構成で低コストの
高圧安定化回路を実現することができる。
【００１２】
【実施例】図１は、本発明の高圧安定化回路の一実施例
の構成を示す回路図である。ＮＰＮトランジスタ３と、
ダイオード４と、コンデンサ５よりなるスイッチング回
路２は、パルス発生回路６が出力するパルスに同期して
水平偏向パルスを出力する。この水平偏向パルスは、コ
ンデンサ１７を介して水平偏向ヨーク１８に供給される
ようになっている。
の構成を示す回路図である。ＮＰＮトランジスタ３と、
ダイオード４と、コンデンサ５よりなるスイッチング回
路２は、パルス発生回路６が出力するパルスに同期して
水平偏向パルスを出力する。この水平偏向パルスは、コ
ンデンサ１７を介して水平偏向ヨーク１８に供給される
ようになっている。
【００１３】スイッチング回路２が出力する水平偏向パ
ルスは、フライバックトランス１の１次巻線１ａにも供
給されるようになっている。そして、フライバックトラ
ンス１の２次巻線１ｂより高圧電圧が発生され、この高
圧電圧がダイオード７により整流され、コンデンサ８に
より平滑されて出力されるようになっている。
ルスは、フライバックトランス１の１次巻線１ａにも供
給されるようになっている。そして、フライバックトラ
ンス１の２次巻線１ｂより高圧電圧が発生され、この高
圧電圧がダイオード７により整流され、コンデンサ８に
より平滑されて出力されるようになっている。
【００１４】本実施例においては、このフライバックト
ランス１の１次巻線１ａに外付けのインダクタンスコイ
ル１１が直列に接続され、フライバックトランス１の１
次巻線１ａには、このコイル１１を介して電池９より出
力した直流電圧が印加されるようになされている。
ランス１の１次巻線１ａに外付けのインダクタンスコイ
ル１１が直列に接続され、フライバックトランス１の１
次巻線１ａには、このコイル１１を介して電池９より出
力した直流電圧が印加されるようになされている。
【００１５】さらに、コイル１１にはコンデンサ１５と
スイッチング回路１２の直列回路が接続されている。ス
イッチング回路１２は、ＮＰＮトランジスタ１３とダイ
オード１４の並列回路により構成されている。そして、
このＮＰＮトランジスタ１３は検出回路１６の出力によ
りスイッチングされるようになされている。
スイッチング回路１２の直列回路が接続されている。ス
イッチング回路１２は、ＮＰＮトランジスタ１３とダイ
オード１４の並列回路により構成されている。そして、
このＮＰＮトランジスタ１３は検出回路１６の出力によ
りスイッチングされるようになされている。
【００１６】次に図２の波形図を参照して、その動作を
説明する。パルス発生回路６は、水平走査周期に同期し
たパルスを出力し、ＮＰＮトランジスタ３をオン、オフ
させる。これにより、スイッチング回路２より水平偏向
パルスが出力され、この水平偏向パルスがコンデンサ１
７を介して水平偏向ヨーク１８に供給される。これによ
り、水平偏向ヨーク１８には鋸歯状波状の水平偏向電流
が流れる。その結果、ＣＲＴ（図示せず）における電子
ビームが水平方向に走査されることになる。
説明する。パルス発生回路６は、水平走査周期に同期し
たパルスを出力し、ＮＰＮトランジスタ３をオン、オフ
させる。これにより、スイッチング回路２より水平偏向
パルスが出力され、この水平偏向パルスがコンデンサ１
７を介して水平偏向ヨーク１８に供給される。これによ
り、水平偏向ヨーク１８には鋸歯状波状の水平偏向電流
が流れる。その結果、ＣＲＴ（図示せず）における電子
ビームが水平方向に走査されることになる。
【００１７】一方、スイッチング回路２が発生する水平
偏向パルスは、フライバックトランス１の１次巻線１ａ
にも印加される。これにより、フライバックトランス１
の２次巻線１ｂには、高圧電圧が発生し、その高圧電圧
がダイオード７により整流されて、さらにコンデンサ８
により平滑されて出力される。
偏向パルスは、フライバックトランス１の１次巻線１ａ
にも印加される。これにより、フライバックトランス１
の２次巻線１ｂには、高圧電圧が発生し、その高圧電圧
がダイオード７により整流されて、さらにコンデンサ８
により平滑されて出力される。
【００１８】尚、２次コイル１ｂの一端はＡＢＬ回路に
接続され、そこにおいてフライバックトランス１の２次
巻線１ｂに流れる電流が検出される。そして、この電流
が所定値以上にならないように制御（自動輝度制限（Ａ
ｕｔｏｍａｔｉｃ Ｂｒｉｇｈｔ ｌｉｍｉｔｉｎｇ）
）される。
接続され、そこにおいてフライバックトランス１の２次
巻線１ｂに流れる電流が検出される。そして、この電流
が所定値以上にならないように制御（自動輝度制限（Ａ
ｕｔｏｍａｔｉｃ Ｂｒｉｇｈｔ ｌｉｍｉｔｉｎｇ）
）される。
【００１９】ところで、フライバックトランス１の２次
巻線１ｂにおいては、その両端に発生する電圧がコンデ
ンサ８の充電電圧より大きくなったとき、ダイオード７
がオンするので出力電流が流れることになる。そして、
コンデンサ８の充電電圧の方が２次巻線１ｂの電圧より
大きいときはダイオード７がオフするため、電流が流れ
ないことになる。即ち、２次巻線１ｂに流れる電流はパ
ルス状の電流となる。
巻線１ｂにおいては、その両端に発生する電圧がコンデ
ンサ８の充電電圧より大きくなったとき、ダイオード７
がオンするので出力電流が流れることになる。そして、
コンデンサ８の充電電圧の方が２次巻線１ｂの電圧より
大きいときはダイオード７がオフするため、電流が流れ
ないことになる。即ち、２次巻線１ｂに流れる電流はパ
ルス状の電流となる。
【００２０】一方、フライバックトランス１の１次巻線
１ａに流れる電流は、図２（ａ）に示すように、スイッ
チング回路２が出力する水平偏向パルスに同期した鋸歯
状波となる。しかしながら、２次巻線１ｂに上述したよ
うにしてパルス状の電流が流れると、その影響が１次巻
線１ａに現れることになる。その結果、１次巻線１ａに
はリトレース区間においてパルス状の電流が流れる（図
２（ａ））。
１ａに流れる電流は、図２（ａ）に示すように、スイッ
チング回路２が出力する水平偏向パルスに同期した鋸歯
状波となる。しかしながら、２次巻線１ｂに上述したよ
うにしてパルス状の電流が流れると、その影響が１次巻
線１ａに現れることになる。その結果、１次巻線１ａに
はリトレース区間においてパルス状の電流が流れる（図
２（ａ））。
【００２１】いま、ＮＰＮトランジスタ１３がオンして
いるものとすると、１次巻線１ａに流れる電流のうち、
直流成分はコイル１１を流れ、交流成分はコンデンサ１
５を流れる。その結果、これらの電流の変化は図２（ｂ
）に示すようになる。図において、点線はコイル１１に
流れる電流を示し、実線はコンデンサ１５に流れる電流
を示している。コンデンサ１５を流れる電流のうち、正
の部分はダイオード１４を流れ、負の電流はＮＰＮトラ
ンジスタ１３のコレクタ・リミッタ間を流れることにな
る。
いるものとすると、１次巻線１ａに流れる電流のうち、
直流成分はコイル１１を流れ、交流成分はコンデンサ１
５を流れる。その結果、これらの電流の変化は図２（ｂ
）に示すようになる。図において、点線はコイル１１に
流れる電流を示し、実線はコンデンサ１５に流れる電流
を示している。コンデンサ１５を流れる電流のうち、正
の部分はダイオード１４を流れ、負の電流はＮＰＮトラ
ンジスタ１３のコレクタ・リミッタ間を流れることにな
る。
【００２２】いま、図２（ｃ）に示すようにリトレース
区間における一部の区間において、ＮＰＮトランジスタ
１３をオフすることを考える。ＮＰＮトランジスタ１３
をオフすると、パルス電流の以前においては正電流のた
め、電流はダイオード１４を流れる。しかしながらパル
ス電流の開始直後において、電流が負の方向に反転する
ため、ダイオード１４がオフする。そしていま、ＮＰＮ
トランジスタ１３もオフしているため、交流的に回路が
オープンとなり、フライバックトランス１の１次巻線１
ａには、図２（ｄ）に示すようなパルス状の電圧が発生
する。このパルス状の電圧は、フライバックトランス１
の１次巻線１ａのパルスの高さ（スイッチング回路２が
動作した場合におけるパルスの高さ）を減ずる方向に作
用する。その結果、出力電圧としての高圧出力は低下す
ることになる。
区間における一部の区間において、ＮＰＮトランジスタ
１３をオフすることを考える。ＮＰＮトランジスタ１３
をオフすると、パルス電流の以前においては正電流のた
め、電流はダイオード１４を流れる。しかしながらパル
ス電流の開始直後において、電流が負の方向に反転する
ため、ダイオード１４がオフする。そしていま、ＮＰＮ
トランジスタ１３もオフしているため、交流的に回路が
オープンとなり、フライバックトランス１の１次巻線１
ａには、図２（ｄ）に示すようなパルス状の電圧が発生
する。このパルス状の電圧は、フライバックトランス１
の１次巻線１ａのパルスの高さ（スイッチング回路２が
動作した場合におけるパルスの高さ）を減ずる方向に作
用する。その結果、出力電圧としての高圧出力は低下す
ることになる。
【００２３】そこで、検出回路１６において高圧出力電
圧（コンデンサ８の電圧）を検出し、その検出電圧に対
応して２次電流によるパルス電流の幅Ｗ（図２（ｂ））
の範囲内において、ＮＰＮトランジスタ１３のオンとオ
フの時比率を制御すれば、高圧出力を一定に制御するこ
とが可能になる。
圧（コンデンサ８の電圧）を検出し、その検出電圧に対
応して２次電流によるパルス電流の幅Ｗ（図２（ｂ））
の範囲内において、ＮＰＮトランジスタ１３のオンとオ
フの時比率を制御すれば、高圧出力を一定に制御するこ
とが可能になる。
【００２４】ここで、フライバックトランス１の等価回
路を考えると、図３に示すようになる。ここで、Ｍ（＝
ｋ２Ｌ１）は相互インダクタンスであり、（１−ｋ２）
Ｌ１はリーケージインダクタンスである。フライバック
トランスの出力インピーダンスの特性は、例えば図４に
示すようになる。同図に示すように、リーケージインダ
クタンスが小さい方が出力インピーダンスが小さい。従
って、出力電流が変化したとしても出力電圧の変化する
割合は小さい。これに対して、リーケージインダクタン
スが大きくなると出力インピーダンスも大きくなり、出
力電流の変化に対する出力電圧の変化の割合が大きくな
る。従って、一般的にはこのリーケージインダクタンス
は小さい方が好ましい。
路を考えると、図３に示すようになる。ここで、Ｍ（＝
ｋ２Ｌ１）は相互インダクタンスであり、（１−ｋ２）
Ｌ１はリーケージインダクタンスである。フライバック
トランスの出力インピーダンスの特性は、例えば図４に
示すようになる。同図に示すように、リーケージインダ
クタンスが小さい方が出力インピーダンスが小さい。従
って、出力電流が変化したとしても出力電圧の変化する
割合は小さい。これに対して、リーケージインダクタン
スが大きくなると出力インピーダンスも大きくなり、出
力電流の変化に対する出力電圧の変化の割合が大きくな
る。従って、一般的にはこのリーケージインダクタンス
は小さい方が好ましい。
【００２５】しかしながら、図１に示したように外付け
のコイル１１をフライバックトランス１の１次巻線１ａ
に直列に接続したということは、このリーケージインダ
クタンスを増加させたことに他ならない。即ち、図１に
示した回路の主要部の等価回路を示すと、図５に示すよ
うになる。リーケージインダクタンス（１−ｋ２）Ｌ１
に対してコイル１１によるインダクタンスＬｘが直列に
接続されている。そして、このインダクタンスＬｘに並
列にコンデンサ１５とスイッチング回路１２の直列回路
が接続されている。
のコイル１１をフライバックトランス１の１次巻線１ａ
に直列に接続したということは、このリーケージインダ
クタンスを増加させたことに他ならない。即ち、図１に
示した回路の主要部の等価回路を示すと、図５に示すよ
うになる。リーケージインダクタンス（１−ｋ２）Ｌ１
に対してコイル１１によるインダクタンスＬｘが直列に
接続されている。そして、このインダクタンスＬｘに並
列にコンデンサ１５とスイッチング回路１２の直列回路
が接続されている。
【００２６】スイッチング回路１２のＮＰＮトランジス
タ１３をオンすることは、コンデンサ１５をインダクタ
ンスＬｘに対して並列に接続することを意味し、スイッ
チング回路１２をオフすることは、コンデンサ１５のイ
ンダクタンスＬｘに対する接続を解除することを意味す
る。コンデンサ１５がインダクタンスＬｘに対して並列
に接続された場合、インダクタンスＬｘは交流的にショ
ートされたことになる。即ち、交流的にコイル１１の１
次巻線１ａに対する接続を解除したことになる。これに
対してスイッチング回路１２をオフした場合、コイル１
１を１次巻線１ａに直列に接続した状態になる。
タ１３をオンすることは、コンデンサ１５をインダクタ
ンスＬｘに対して並列に接続することを意味し、スイッ
チング回路１２をオフすることは、コンデンサ１５のイ
ンダクタンスＬｘに対する接続を解除することを意味す
る。コンデンサ１５がインダクタンスＬｘに対して並列
に接続された場合、インダクタンスＬｘは交流的にショ
ートされたことになる。即ち、交流的にコイル１１の１
次巻線１ａに対する接続を解除したことになる。これに
対してスイッチング回路１２をオフした場合、コイル１
１を１次巻線１ａに直列に接続した状態になる。
【００２７】コンデンサ１５は、インダクタンスＬｘ、
スイッチング回路１２、インダクタンスＬｘの径路で直
流ループ電流が流れることを阻止するものである。
スイッチング回路１２、インダクタンスＬｘの径路で直
流ループ電流が流れることを阻止するものである。
【００２８】この図５に示した回路における出力電圧Ｈ
Ｖは、次式で示すようになる。 ＨＶ＝ＶＰＭｎ／（Ｌｙ＋Ｍ）−ｉＲ（Ｌｙ）
Ｖは、次式で示すようになる。 ＨＶ＝ＶＰＭｎ／（Ｌｙ＋Ｍ）−ｉＲ（Ｌｙ）
【００２
９】ここで、ＶＰは入力パルスの高さ（零レベルからピ
ークレベルまでの高さ）を意味し、Ｌｙは図６（図５の
回路の等価回路）に示すように、挿入したインダクタン
スＬｘと、リーケージインダクタンス（１−ｋ２）Ｌ１
、およびコンデンサ１５と、スイッチング回路１２によ
って構成されるインダクタンス成分である。そしてＲ（
Ｌｙ）は、Ｌｙによって決定される出力インピーダンス
を示している。
９】ここで、ＶＰは入力パルスの高さ（零レベルからピ
ークレベルまでの高さ）を意味し、Ｌｙは図６（図５の
回路の等価回路）に示すように、挿入したインダクタン
スＬｘと、リーケージインダクタンス（１−ｋ２）Ｌ１
、およびコンデンサ１５と、スイッチング回路１２によ
って構成されるインダクタンス成分である。そしてＲ（
Ｌｙ）は、Ｌｙによって決定される出力インピーダンス
を示している。
【００３０】上式から明らかなように、出力インピーダ
ンスＬｙが大きくなると高圧出力電圧ＨＶが小さくなる
。従って逆に、出力インピーダンスＬｙが小さくなると
高圧出力電圧ＨＶが大きくなる。スイッチング回路１２
によるオンの期間を長くすることは、出力インピーダン
スＬｙを小さくする（出力電圧を高くする）ことを意味
する。逆に、オンの期間が短いと、出力インピーダンス
Ｌｙが大きくなる（出力電圧が小さくなる）。そこで、
出力電圧を検出し、その検出した電圧に対応してスイッ
チング回路１２の時比率を変化させることにより、高圧
出力の変動を抑制することが可能になる。
ンスＬｙが大きくなると高圧出力電圧ＨＶが小さくなる
。従って逆に、出力インピーダンスＬｙが小さくなると
高圧出力電圧ＨＶが大きくなる。スイッチング回路１２
によるオンの期間を長くすることは、出力インピーダン
スＬｙを小さくする（出力電圧を高くする）ことを意味
する。逆に、オンの期間が短いと、出力インピーダンス
Ｌｙが大きくなる（出力電圧が小さくなる）。そこで、
出力電圧を検出し、その検出した電圧に対応してスイッ
チング回路１２の時比率を変化させることにより、高圧
出力の変動を抑制することが可能になる。
【００３１】図７は、第２の実施例を示している。即ち
、図１の実施例においては、コイル１１をフライバック
トランス１の１次巻線１ａに対して外付けするようにし
たが、図７の実施例においては１次巻線を複数にするこ
とにより、外付けのコイル１１を省略している（但し、
後述するように、等価的には１次巻線１ａに直列に接続
されている）。その他の構成は、図１における場合と同
様である。
、図１の実施例においては、コイル１１をフライバック
トランス１の１次巻線１ａに対して外付けするようにし
たが、図７の実施例においては１次巻線を複数にするこ
とにより、外付けのコイル１１を省略している（但し、
後述するように、等価的には１次巻線１ａに直列に接続
されている）。その他の構成は、図１における場合と同
様である。
【００３２】即ち、図７の実施例は、これを等価回路で
表わすと図８に示すようになり、実質的にフライバック
トランス１の１次巻線１ａにインダクタンスを直列に接
続したのと等価となる。図８において、Ｘ１は１次コイ
ル１ａと２次コイル１ｂのリーケージインダクタンスを
示し、Ｘ２は１次コイル１ｃと２次コイル１ｂの間にお
けるリーケージインダクタンスを示し、Ｘ３は１次コイ
ル１ａと１次コイル１ｃの間のリーケージインダクタン
スを示している。
表わすと図８に示すようになり、実質的にフライバック
トランス１の１次巻線１ａにインダクタンスを直列に接
続したのと等価となる。図８において、Ｘ１は１次コイ
ル１ａと２次コイル１ｂのリーケージインダクタンスを
示し、Ｘ２は１次コイル１ｃと２次コイル１ｂの間にお
けるリーケージインダクタンスを示し、Ｘ３は１次コイ
ル１ａと１次コイル１ｃの間のリーケージインダクタン
スを示している。
【００３３】この場合においても、スイッチング回路１
２の制御により、図１に示した実施例における場合と同
様に高圧出力を安定化させることができる。
２の制御により、図１に示した実施例における場合と同
様に高圧出力を安定化させることができる。
【００３４】図９は、さらに他の実施例を示している。
この実施例においては、２つの１次巻線１ａと１ｃ、２
次巻線１ｂ以外に３次巻線１ｄが設けられている。そし
て、その３次巻線１ｄのうちの１つがパルス巻線１ｅと
して用いられる。このパルス巻線１ｅは抵抗５１と、コ
ンデンサ５２よりなる微分回路に接続され、その出力が
スイッチング回路１２としてのＦＥＴ５３のゲートに接
続されている。図示はしていないが、このＦＥＴ５３は
寄生ダイオードを有しており、この寄生ダイオードが上
述したスイッチング回路１２におけるダイオード１４と
して動作する。
次巻線１ｂ以外に３次巻線１ｄが設けられている。そし
て、その３次巻線１ｄのうちの１つがパルス巻線１ｅと
して用いられる。このパルス巻線１ｅは抵抗５１と、コ
ンデンサ５２よりなる微分回路に接続され、その出力が
スイッチング回路１２としてのＦＥＴ５３のゲートに接
続されている。図示はしていないが、このＦＥＴ５３は
寄生ダイオードを有しており、この寄生ダイオードが上
述したスイッチング回路１２におけるダイオード１４と
して動作する。
【００３５】また、この実施例においては、２次巻線１
ｂがコイル５５とダイオード５４を複数段（実施例の場
合、４段）接続することにより構成されている。このダ
イオード５４は図１および図７においては、まとめてダ
イオード７として表わされている。
ｂがコイル５５とダイオード５４を複数段（実施例の場
合、４段）接続することにより構成されている。このダ
イオード５４は図１および図７においては、まとめてダ
イオード７として表わされている。
【００３６】また、この実施例においては検出回路１６
が、高圧抵抗６３、高圧コンデンサ６２とともに、高圧
出力を分圧する抵抗６８およびコンデンサ６９、抵抗７
１とコンデンサ７２および演算増幅器７０よりなる積分
回路、さらに上述したパルス巻線１ｅ、抵抗５１ならび
にコンデンサ５２により構成されている。
が、高圧抵抗６３、高圧コンデンサ６２とともに、高圧
出力を分圧する抵抗６８およびコンデンサ６９、抵抗７
１とコンデンサ７２および演算増幅器７０よりなる積分
回路、さらに上述したパルス巻線１ｅ、抵抗５１ならび
にコンデンサ５２により構成されている。
【００３７】また、２次巻線１ｂの中間タップには抵抗
６４乃至６６が直列に接続され、そのうちの抵抗６５が
摺動抵抗とされ、所定の摺動位置における電圧が抵抗６
７を介してフォーカス出力として取り出されるようにな
されている。
６４乃至６６が直列に接続され、そのうちの抵抗６５が
摺動抵抗とされ、所定の摺動位置における電圧が抵抗６
７を介してフォーカス出力として取り出されるようにな
されている。
【００３８】図１０は、このような１次、２次および３
次巻線を有する場合におけるフライバックトランスの各
巻線の配置の構成を示している。１次巻線１ａと１ｃな
らびに３次巻線１ｄがボビン９１に巻装されており、コ
ア９３に近接して配置されている。これに対して２次巻
線１ｂはボビン９２に巻装されており、１次巻線１ａ，
１ｃより外周に配置されている。９４はボビン９１に植
設された端子ピンである。
次巻線を有する場合におけるフライバックトランスの各
巻線の配置の構成を示している。１次巻線１ａと１ｃな
らびに３次巻線１ｄがボビン９１に巻装されており、コ
ア９３に近接して配置されている。これに対して２次巻
線１ｂはボビン９２に巻装されており、１次巻線１ａ，
１ｃより外周に配置されている。９４はボビン９１に植
設された端子ピンである。
【００３９】次に図１１を参照して、その動作を説明す
る。ＮＰＮトランジスタ３のオン、オフに対応して、そ
のコレクタに図１１（ａ）に示す水平偏向パルスが生成
されることは上述した場合と同様である。そしてこれに
より、水平偏向コイル１８に鋸歯状波状の水平偏向電流
が流れる。また、この水平偏向パルスが１次巻線１ａと
１ｃに印加される結果、２次巻線１ｂに高圧電圧が発生
され、この高圧電圧がダイオード５５（７）とコンデン
サ８により整流し、平滑され、出力される。
る。ＮＰＮトランジスタ３のオン、オフに対応して、そ
のコレクタに図１１（ａ）に示す水平偏向パルスが生成
されることは上述した場合と同様である。そしてこれに
より、水平偏向コイル１８に鋸歯状波状の水平偏向電流
が流れる。また、この水平偏向パルスが１次巻線１ａと
１ｃに印加される結果、２次巻線１ｂに高圧電圧が発生
され、この高圧電圧がダイオード５５（７）とコンデン
サ８により整流し、平滑され、出力される。
【００４０】この高圧電圧は、抵抗６３と抵抗６８によ
り分圧され、コンデンサ６９により平滑されて、演算増
幅器７０を含む積分回路により積分され、抵抗５１を介
してＦＥＴ５３のゲートに印加される。一方、パルス巻
線１ｅは、水平偏向パルスに対応するパルスを検出し、
その検出出力は抵抗５１と、コンデンサ５２よりなる微
分回路に微分され、やはりＦＥＴ５３のゲートに印加さ
れる。その結果、ＦＥＴ５３に印加される電圧は図１１
（ｂ）に示すようになる。
り分圧され、コンデンサ６９により平滑されて、演算増
幅器７０を含む積分回路により積分され、抵抗５１を介
してＦＥＴ５３のゲートに印加される。一方、パルス巻
線１ｅは、水平偏向パルスに対応するパルスを検出し、
その検出出力は抵抗５１と、コンデンサ５２よりなる微
分回路に微分され、やはりＦＥＴ５３のゲートに印加さ
れる。その結果、ＦＥＴ５３に印加される電圧は図１１
（ｂ）に示すようになる。
【００４１】即ち、高圧出力電圧のレベルが高いとき、
図１１（ｂ）の左側に示すように、高圧出力に対応する
電圧Ｖ１と、ＦＥＴ５３をオンさせるスレッショルドレ
ベルの電圧Ｖ３との差は大きくなる。その結果、ＦＥＴ
５３がオフする期間（パルス巻線１ｅが検出電圧を出力
するタイミングにおける電圧が基準電圧Ｖ３より小さく
なる期間）は短くなる。従って、図１１（ｃ）の左側に
示すように、ＦＥＴ５３のオフ期間は短くなる。
図１１（ｂ）の左側に示すように、高圧出力に対応する
電圧Ｖ１と、ＦＥＴ５３をオンさせるスレッショルドレ
ベルの電圧Ｖ３との差は大きくなる。その結果、ＦＥＴ
５３がオフする期間（パルス巻線１ｅが検出電圧を出力
するタイミングにおける電圧が基準電圧Ｖ３より小さく
なる期間）は短くなる。従って、図１１（ｃ）の左側に
示すように、ＦＥＴ５３のオフ期間は短くなる。
【００４２】これに対して、図１１（ｂ）の右側に示す
ように、高圧出力電圧のレベルが小さいとき、ＦＥＴ５
３に直流的に印加される電圧Ｖ２が小さくなり、そのス
レッショルド電圧Ｖ３との差が小さくなる。その結果、
パルス巻線１ｅがパルスを検出するタイミングにおける
電圧が基準電圧Ｖ３より小さくなる期間が長くなる。そ
の結果、図１１（ｃ）の右側に示すように、ＦＥＴ５３
がオフする期間が長くなる。
ように、高圧出力電圧のレベルが小さいとき、ＦＥＴ５
３に直流的に印加される電圧Ｖ２が小さくなり、そのス
レッショルド電圧Ｖ３との差が小さくなる。その結果、
パルス巻線１ｅがパルスを検出するタイミングにおける
電圧が基準電圧Ｖ３より小さくなる期間が長くなる。そ
の結果、図１１（ｃ）の右側に示すように、ＦＥＴ５３
がオフする期間が長くなる。
【００４３】このようにして、高圧出力電圧が大きくな
ったときＦＥＴ５３がオフする期間が短くなり、高圧出
力が小さくなったときＦＥＴ５３のオフする期間が長く
なる。その結果、高圧出力が一定となるようにサーボが
かかることになる。
ったときＦＥＴ５３がオフする期間が短くなり、高圧出
力が小さくなったときＦＥＴ５３のオフする期間が長く
なる。その結果、高圧出力が一定となるようにサーボが
かかることになる。
【００４４】図１２は、高圧出力電圧を検出する他の実
施例を示している。図１２（ａ）に示す実施例において
は、２次巻線１ｂのフォーカス出力を得るためのタップ
の電圧が、抵抗８１と８２により分圧され、演算増幅器
７０に供給されるようになされている。
施例を示している。図１２（ａ）に示す実施例において
は、２次巻線１ｂのフォーカス出力を得るためのタップ
の電圧が、抵抗８１と８２により分圧され、演算増幅器
７０に供給されるようになされている。
【００４５】また、図１２（ｂ）に示す実施例において
は、図示せぬＡＢＬ回路へ接続される端子の電圧が演算
増幅器７０に供給されるようになされている。ＡＢＬ回
路においては、上述したように高圧出力電流に対応する
電圧を検出するため、抵抗が内部的に接続されている。 従って演算増幅器７０には、このＡＢＬ回路において検
出する電圧と同一の電圧が印加されることになる。
は、図示せぬＡＢＬ回路へ接続される端子の電圧が演算
増幅器７０に供給されるようになされている。ＡＢＬ回
路においては、上述したように高圧出力電流に対応する
電圧を検出するため、抵抗が内部的に接続されている。 従って演算増幅器７０には、このＡＢＬ回路において検
出する電圧と同一の電圧が印加されることになる。
【００４６】
【発明の効果】以上の如く本発明の高圧安定化回路によ
れば、フライバックトランスの１次巻線にインダクタン
スを実値的に直列に挿入する状態と、挿入しない状態と
をスイッチングするようにしたので、構成が簡単で、低
コストで高圧出力を安定化させることが可能になる。ま
た、偏向回路への影響が小さく、セパレート方式（ある
いはそれに準ずる方式）にする必要がない。また、フラ
イバックトランスの２次側コイルからフォーカス電圧を
取り出すことができる。３次巻線の電圧変動が小さいな
どの効果を有する。
れば、フライバックトランスの１次巻線にインダクタン
スを実値的に直列に挿入する状態と、挿入しない状態と
をスイッチングするようにしたので、構成が簡単で、低
コストで高圧出力を安定化させることが可能になる。ま
た、偏向回路への影響が小さく、セパレート方式（ある
いはそれに準ずる方式）にする必要がない。また、フラ
イバックトランスの２次側コイルからフォーカス電圧を
取り出すことができる。３次巻線の電圧変動が小さいな
どの効果を有する。
【図１】本発明の高圧安定化回路の一実施例の構成を示
す回路図である。
す回路図である。
【図２】図１の実施例の動作を説明する波形図である。
【図３】図１の実施例におけるフライバックトランスの
等価回路である。
等価回路である。
【図４】図３の等価回路における出力インピーダンスの
特性図である。
特性図である。
【図５】図１の実施例における主要部の等価回路である
。
。
【図６】図５の等価回路を書き直した回路図である。
【図７】本発明の高圧安定化回路の第２の実施例の構成
を示す回路図である。
を示す回路図である。
【図８】図７の実施例の主要部の等価回路である。
【図９】本発明の高圧安定化回路の第３の実施例の構成
を示す回路図である。
を示す回路図である。
【図１０】図９の実施例を応用したフライバックトラン
スの断面形状を示す断面図である。
スの断面形状を示す断面図である。
【図１１】図９の実施例の動作を説明する波形図である
。
。
【図１２】図９の実施例における高圧出力検出の他の実
施例の構成を示す回路図である。
施例の構成を示す回路図である。
１ フライバックトランス
１ａ １次巻線
１ｂ ２次巻線
１ｃ １次巻線
１ｄ ３次巻線
１ｅ パルス巻線
２ スイッチング回路
１１ コイル
１２ スイッチング回路
１３ ＮＰＮトランジスタ
１４ ダイオード
１５ コンデンサ
１６ 検出回路
１８ 水平偏向コイル
５３ ＦＥＴ
Claims (1)
- 【請求項１】 １次巻線に入力された電圧に対応する
高圧の出力を２次巻線より発生するフライバックトラン
スと、前記フライバックトランスの１次巻線に直列に挿
入されたインダクタンスと、前記インダクタンスと並列
に接続されたコンデンサとスイッチング素子からなる直
列回路とを備えることを特徴とする高圧安定化回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155856A JPH04354266A (ja) | 1991-05-30 | 1991-05-30 | 高圧安定化回路 |
| KR1019920006895A KR920022630A (ko) | 1991-05-30 | 1992-04-23 | 고압 안정화 회로 |
| US07/888,497 US5331532A (en) | 1991-05-30 | 1992-05-27 | High voltage regulating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155856A JPH04354266A (ja) | 1991-05-30 | 1991-05-30 | 高圧安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04354266A true JPH04354266A (ja) | 1992-12-08 |
Family
ID=15614998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155856A Withdrawn JPH04354266A (ja) | 1991-05-30 | 1991-05-30 | 高圧安定化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5331532A (ja) |
| JP (1) | JPH04354266A (ja) |
| KR (1) | KR920022630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0626669A2 (en) * | 1993-05-26 | 1994-11-30 | International Business Machines Corporation | Deflection apparatus for raster scanned CRT displays |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809569B2 (ja) * | 1993-01-06 | 1998-10-08 | 株式会社日立製作所 | 多出力ｄｃ−ｄｃコンバータ |
| JPH06311739A (ja) * | 1993-04-19 | 1994-11-04 | Fujitsu Ltd | 入力過電流抑制回路 |
| US5420777A (en) * | 1993-06-07 | 1995-05-30 | Nec Corporation | Switching type DC-DC converter having increasing conversion efficiency at light load |
| US5633581A (en) * | 1994-02-22 | 1997-05-27 | Victor Company Of Japan, Ltd. | Focusing voltage adjusting circuit and flyback transformer installing the same |
| US5638261A (en) * | 1994-07-15 | 1997-06-10 | Xerox Corporation | Interlock switching system and method |
| DE59404728D1 (de) * | 1994-08-01 | 1998-01-15 | Siemens Ag | Durchflussumrichter mit einen weiteren Ausgangskreis |
| US5600545A (en) * | 1995-01-23 | 1997-02-04 | Mars, Incorporated | Apparatus and method for a switching power supply with a power steering clamp |
| JP3547837B2 (ja) * | 1995-03-31 | 2004-07-28 | ミネベア株式会社 | インバ−タ装置 |
| FI952571A (fi) * | 1995-05-26 | 1996-11-27 | Salcomp Oy | Menetelmä ja piiri hakkuriteholähteen lähtöominaisuuksien ohjaamiseksi |
| KR100202313B1 (ko) * | 1996-03-28 | 1999-06-15 | 김광호 | 고압 안정화 회로 |
| JP2974967B2 (ja) * | 1996-04-27 | 1999-11-10 | ティーディーケイ株式会社 | コンバータトランス |
| GB9623611D0 (en) * | 1996-11-13 | 1997-01-08 | Rca Thomson Licensing Corp | High voltage regulation by switching retrace capacitors |
| US6163314A (en) * | 1998-06-11 | 2000-12-19 | Tatung Co., Ltd. | Multi-sync monitor power supply system with harmonic eliminating means |
| US11462916B2 (en) | 2019-11-01 | 2022-10-04 | Hamilton Sundstrand Corporation | Capacitor pre-charging circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546388A (en) * | 1982-12-20 | 1985-10-08 | Rolm Corporation | Power supply for CRT terminal |
| US4728868A (en) * | 1983-04-22 | 1988-03-01 | Pioneer Electronic Corporation | High voltage generating circuit |
| JPS61259488A (ja) * | 1985-05-14 | 1986-11-17 | 松下電器産業株式会社 | 高周波加熱装置 |
| DE3707915A1 (de) * | 1987-03-12 | 1988-09-22 | Thomson Brandt Gmbh | Fernsehempfaenger mit einem netztrennenden geregelten schaltnetzteil |
| US4939429A (en) * | 1989-08-24 | 1990-07-03 | Rca Licensing Corporation | High voltage regulator circuit for picture tube |
| KR920000347Y1 (ko) * | 1989-12-29 | 1992-01-15 | 삼성전자 주식회사 | 두 출력의 smps 콘트롤 회로 |
| ES2094773T3 (es) * | 1990-07-13 | 1997-02-01 | Andre Bonnet | Procedimiento magnetico de control de la transferencia de energia de un convertidor estatico. |
| US5189599A (en) * | 1991-08-14 | 1993-02-23 | Zenith Electronics Corporation | High voltage regulator for an integrated horizontal sweep system |
-
1991
- 1991-05-30 JP JP3155856A patent/JPH04354266A/ja not_active Withdrawn
-
1992
- 1992-04-23 KR KR1019920006895A patent/KR920022630A/ko not_active Application Discontinuation
- 1992-05-27 US US07/888,497 patent/US5331532A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0626669A2 (en) * | 1993-05-26 | 1994-11-30 | International Business Machines Corporation | Deflection apparatus for raster scanned CRT displays |
| EP0626669A3 (en) * | 1993-05-26 | 1998-02-18 | International Business Machines Corporation | Deflection apparatus for raster scanned CRT displays |
Also Published As
| Publication number | Publication date |
|---|---|
| US5331532A (en) | 1994-07-19 |
| KR920022630A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04354266A (ja) | 高圧安定化回路 | |
| KR100211621B1 (ko) | 비디오 장치의 고전압 전원 | |
| US4144480A (en) | High voltage generating apparatus | |
| EP0058552B1 (en) | Deflection circuit | |
| CA1122700A (en) | Television deflection circuit | |
| US5939844A (en) | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube | |
| KR930004005B1 (ko) | 라스터폭 제어를 위한 텔레비젼 편향회로 | |
| JPH07303224A (ja) | ビデオ装置用高圧電源 | |
| US4916366A (en) | Power supply protection circuit | |
| US4209731A (en) | Magnetic switching regulator for a deflection circuit | |
| JPH06337649A (ja) | ラスタ走査型陰極線管表示装置の偏向装置 | |
| JP2583858B2 (ja) | フライバツクトランス装置 | |
| JP3677846B2 (ja) | ビューファインダ | |
| JP2516956B2 (ja) | フライバツクトランス装置 | |
| KR790001052B1 (ko) | 선 편향코일의 톱니파 편향전류 발생 회로장치 | |
| JP3282112B2 (ja) | テレビジョン受信機の高電圧安定化回路 | |
| JPH02108373A (ja) | フライバックトランス装置 | |
| JP2563363B2 (ja) | フライバックトランス装置 | |
| KR800000293B1 (ko) | 선 편향회로를 포함한 회로장치 | |
| EP0204369B1 (en) | Deflection circuit | |
| JP2540152B2 (ja) | 陰極線管のアノ−ド電圧調整回路 | |
| JP2536725Y2 (ja) | フライバツクトランス | |
| JPS596031Y2 (ja) | 水平偏向回路 | |
| EP0114430B1 (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JPH0585104B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |