JP3677846B2 - ビューファインダ - Google Patents
ビューファインダ Download PDFInfo
- Publication number
- JP3677846B2 JP3677846B2 JP35129395A JP35129395A JP3677846B2 JP 3677846 B2 JP3677846 B2 JP 3677846B2 JP 35129395 A JP35129395 A JP 35129395A JP 35129395 A JP35129395 A JP 35129395A JP 3677846 B2 JP3677846 B2 JP 3677846B2
- Authority
- JP
- Japan
- Prior art keywords
- aspect ratio
- circuit
- inductor
- power supply
- flyback transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、ビューファインダに関し、例えばカメラ一体型ビデオテープレコーダに適用して、フライバックトランスの一次側に直列にインダクターを介挿することにより、簡易な構成で、高圧の変動を有効に回避して、アスペクト比の切り換えに対応できるようにする。
【0002】
【従来の技術】
従来、カメラ一体型ビデオテープレコーダにおいては、ビューファインダにより撮像結果をモニタできるようになされており、このビューファインダにおいては、本体側のアスペクト比に対応した画角により撮像結果をモニタできるようになされている。
【0003】
すなわち従来のカメラ一体型ビデオテープレコーダでは、アスペクト比16:9又は4:3により撮像結果を記録するように形成され、アスペクト比16:9の撮像結果については、ビューファインダに対していわゆるレターサイズ(すなわち4:3の画角によりそのままモニタした場合に水平方向が圧縮されて表示される画像でなる)に変換したビデオ信号を出力する。またカメラ一体型ビデオテープレコーダでは、このビデオ信号と共に、アスペクト比を指示する制御信号をビューファインダに出力する。
【0004】
これにより従来のビューファインダは、この制御信号の信号レベルを検出して、アスペクト比16:9の撮像結果については、垂直偏向回路に供給する電源電圧を低減してアスペクト比4:3の場合に比して垂直偏向角を低減し、これによりアスペクト比16:9の撮像結果を表示するようになされていた。
【0005】
【発明が解決しようとする課題】
ところでこのようにアスペクト比16:9の撮像結果について、垂直偏向角を低減して撮像結果を表示する場合、カメラマンにおいて、アスペクト比4:3の撮像結果を表示する場合に比して撮像結果を確認しずらい欠点がある。
【0006】
この場合、ビューファインダにおいて、アスペクト比16:9の陰極線管を使用して撮像結果を表示することにより、この種の欠点を解消することができる。またアスペクト比16:9の陰極線管を使用する場合、水平偏向角を低減することにより、アスペクト比4:3のビデオ信号にも対応することができ、カメラマンにおいては、アスペクト比16:9及び4:3の双方について、撮像結果を確実に認識することができる。
【0007】
この場合水平偏向回路に供給する電源電圧を低減して、簡易に水平偏向角を低減することができる。ところが水平偏向回路と高圧発生回路とを共用しているビューファインダにおいては、このように電源電圧を低減すると、その分高圧も低下する問題があり、十分な輝度レベルで撮像結果を表示できなくなる問題がある。
【0008】
この問題を解決する1つの方法として、この種のビューファインダに適用されている高圧制御回路により、この種の高圧の変化を補正することが考えられる。ところがアスペクト比の切り換えに対応するような電源電圧の大きな変化に対しては、この種の高圧制御回路では対応することが困難になる。
【0009】
すなわちこの種のビューファインダにおいては、所定範囲内で十分な輝度レベル或いはフォーカスレベルを確保するために、高圧制御回路により高圧を安定させるようになされており、この高圧制御回路は、フライバックトランスより出力される高圧又は低圧二次巻線出力に応じて、一次側、タイミングコンデンサーの容量を可変することにより、フィードバックループを形成してフライバックトランスの二次側出力を一定電圧に保持する。
【0010】
これに対してフライバックトランス、偏向ヨークにおいては、分布容量を避け得ず、高圧制御回路において、タイミングコンデンサーの容量を可変して電源電圧の低下分を補正しようとしても、これらの分布容量により完全には補正することが困難で、結局、高圧が低下し、また高圧制御回路の動作が不安定になる。
【0011】
これに対してフライバックトランスの一次巻線にタップを形成し、電源電圧の切り換えに連動してこのタップを切り換える方法も考えられるが、この場合リンギングの発生、消費電力の増大等、副次的な問題が発生する。
【0012】
本発明は以上の点を考慮してなされたもので、水平偏向回路と高圧発生回路とを共用する簡易な構成において、高圧の変動を有効に回避して、アスペクト比の切り換えに対応することができるビューファインダを提案しようとするものである。
【0013】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、水平偏向回路及び高圧発生回路を共用するように形成されたビューファインダにおいて、撮像結果のアスペクト比を切り換えるアスペクト比切換回路と、前記アスペクト比切換回路からの切換信号に基づいて電源電圧を切り換え、フライバックトランスに電源を供給する電源回路と、前記フライバックトランスの一次巻線と前記電源回路との間に介挿されたインダクターと、前記フライバックトランスの一次巻線に接続される水平偏向コイルと、前記アスペクト比切換回路からの切換信号に基づいて前記インダクターの両端を短絡するスイッチ素子とを備え、前記フライバックトランスの二次巻線に高電圧のフライバックパルスを発生させる。
【0014】
またこのときこのインダクターと並列にダイオードを介挿する。
【0016】
これらの手段により、フライバックトランスの一次巻線と電源回路との間にインダクターを介挿し、このインダクターをスイッチ素子により短絡すれば、フライバックパルスのパルス幅を低減して、その分波高値を増大させることができる。従って電源電圧の切り換えと連動して、水平偏向角を低減して低下した高圧を補うことができる。
【0017】
またこのとき、このインダクターと並列にダイオードを介挿して、このダイオードがダンパダイオードとして動作し、偏向電流のリンギングが有効に回避される。
【0019】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【0020】
(1)第1の実施の形態
図1は、本発明の第1の実施の形態に係るビューファインダを示すブロック図である。このビューファインダ1は、カメラ一体型ビデオテープレコーダ本体に接続されて、このカメラ一体型ビデオテープレコーダ本体により出力されるビデオ信号を表示する。このときビューファインダ1は、カメラ一体型ビデオテープレコーダ本体よりビデオ信号と共に出力される制御信号に基づいて、表示画面のアスペクト比を切り換える。
【0021】
すなわちビューファインダ1において、電源回路2は、フライバックトランス3の一次巻線に電源を供給する。このとき電源回路2は、切り換え信号S1に応動して電源電圧を切り換え、4:3のアスペクト比により表示画像を形成する場合、16:9のアスペクト比により表示画像を形成する場合に比して、電源電圧を3/4に低減する。
【0022】
フライバックトランス3は、一次巻線の一端に電源電圧を入力し、この一次巻線の他端を、コンデンサ4、水平偏向コイルHを順次介して接地する。さらにフライバックトランス3は、この他端を、N型MOS FET5を介して接地し、このN型MOS FET5は、水平同期信号HDによりオンオフ動作する。さらにフライバックトランス3は、この一次巻線の他端を、高圧巻線の低圧側に接続し、この高圧巻線の中間タップにダンパダイオード6を接続する。これによりビューファインダ1では、水平偏向回路と高圧発生回路とを共用して形成するようになされ、N型MOS FET5のオンオフ動作に応動してフライバックトランス3の一次巻線にフライバックパルスを誘起するように形成され、またこれに応動して水平偏向コイルHに偏向電流を供給するようになされている。
【0023】
すなわちフライバックトランス3は、一体に保持された整流回路7に高圧巻線の高圧側を接続し、この高圧巻線に誘起される高電圧のフライバックパルスを整流する。これによりフライバックトランス3は、高圧HVを生成して陰極線管に出力する。さらにフライバックトランス3は、低圧二次巻線については、一端を接地すると共に、他端の出力電圧をダイオードにより整流し、各種駆動電圧を生成して出力する。このうちフライバックトランス3は、陰極線管のG2電極について、出力電圧をダイオード8により整流した後、G2電極に供給すると共に、高圧制御回路10に供給する。
【0024】
ここで高圧制御回路10は、このG2電極電圧を分圧回路により分圧した後、所定の基準電圧と比較する。さらにこの比較結果に基づいて、水平同期信号HDに同期したタイミングによりN型MOS FET11をオンオフ制御する。ここでこのN型MOS FET11は、ドレインを接地すると共に、タイミングコンデンサー12を介して、ソースをフライバックトランス3の他端に接続する。高圧制御回路10は、このN型MOS FET11のオンオフ制御において、比較結果が0レベルに収束するように、N型MOS FET11のオン期間を制御する。
【0025】
これにより高圧制御回路10は、フライバックトランス3の二次側巻線出力に基づいてタイミングコンデンサー12の通電角を切り換え制御し、高圧HVが一定電圧に維持されるように、等化的にタイミングコンデンサー12の容量を可変する。
【0026】
この基本的な水平偏向回路及び高圧発生回路の構成に加えて、この実施の形態では、フライバックトランス3の一次側巻線と電源回路2との間にインダクター16を介挿する。このインダクター16は、P型MOS FET18のアノード及びゲートを並列に接続し、このP型MOS FET18は、ソース及びゲートを抵抗19により接続する。またこのP型MOS FET18は、ゲート電圧に応動してオンオフ動作し、インダクター16の両端を短絡するスイッチ素子を形成する。
【0027】
アスペクト比切換回路20は、カメラ一体型ビデオテープレコーダ本体より出力される制御信号に応動して、電源回路2に切り換え信号S1を送出し、4:3のアスペクト比により表示画像を形成する場合、16:9のアスペクト比により表示画像を形成する場合に比して、電圧回路2より出力される電源電圧を3/4に低減する。さらにアスペクト比切換回路20は、抵抗21を介してP型MOSFET18をオンオフ制御し、4:3のアスペクト比により表示画像を形成する場合、インダクター16の両端を短絡する。
【0028】
すなわち図2に示すように、このインダクター16の両端を短絡しない状態で、電源電圧を3/4に立ち下げると、フライバックパルスFPのパルス幅trは何ら変化せずに、フライバックパルスFPの波高値PLが電源電圧分低下し(図2(A)及び(B))、水平偏向コイルHに流れる偏向電流においては、3/4に低下する。従ってこの場合、波高値PLが低下した分、フライバックトランスの二次側巻線出力が低下することになる。なおこの場合、タイミングコンデンサ12の通電角は、一定に保持されていると仮定する。
【0029】
この場合に、インダクター16の両端を短絡すれば(図2(C))、その分フライバックトランスの一次巻線に印加される電源電圧を立ち上げることができ、その分フライバックトランス3の巻線比を見かけ上、増大させることができる。すなわちこの場合、インダクター16の分、フライバックパルスFPのパルス幅tfが低減し、その分波高値PLが増大することになる。
【0030】
ここでフライバックトランス3のインダクターに対して、インダクター16のインダクタンスを3〜10〔%〕の範囲に設定すれば、このインダクター16の両端を短絡することによるタイミングコンデンサ12の流通角の変化を、流通角が最大に設定された場合の約0.9/10000〜1/100程度に維持することができる。これにより電源電圧を可変し、併せてインダクター16の両端を短絡した場合でも、高圧制御回路10により制御可能な範囲に高圧HVを維持することができる。すなわちアスペクト比を可変しても高圧変動を有効に回避することができる。
【0031】
ところでアスペクト比16:9の表示画像を形成する場合、このようにインダクター16を介挿した状態で、N型MOS FET5をオフ状態に切り換えると、このインダクター16の両端にフライバックパルスが発生する。このためこのインダクター16は、アノードを電源回路2側に接続するダイオード25を並列に接続し、このダイオード25によりダンパを形成し、偏向電流のリンギングを有効に回避する。
【0032】
以上の構成において、アスペクト比16:9の表示画像を形成する場合、インダクター16及びフライバックトランス3の一次巻線の直列回路に、電源回路2より電源が供給され、水平同期信号HDによりオンオフ動作するN型MOS FET5により、この直列回路の他端が接地される。またこの他端が、フライバックトランス3の二次巻線を介して中間タップによりダンパダイオード6に接続され、さらにコンデンサ4を介して水平偏向コイルHに接続され、これによりN型MOS FET5のオンオフ動作に応動してインダクター16及びフライバックトランス3の一次巻線にフライバックパルスが誘起され、また水平偏向コイルHに水平偏向電流が供給される。
【0033】
これに応動してフライバックトランス3の二次巻線出力が整流されて高圧HV、G2電極電圧等が生成され、陰極線管に供給される。このときG2電極電圧が、高圧制御回路10により検出され、このG2電極電圧が一定電圧に維持されるように、タイミングコンデンサ12の通電角が制御され、これにより高圧HVが一定電圧に保持される。
【0034】
またこのときN型MOS FET5がオフ状態に切り換わるとインダクター16に発生するフライバックパルスが、並列に接続したダイオード25により除去され、これにより水平偏向電流のリンギングが有効に回避される。
【0035】
これに対してアスペクト比4:3の表示画像を形成する場合、アスペクト比切換回路20により電源回路2から出力される電源電圧が3/4に立ち下げられ、これにより水平偏向電流がアスペクト比の変化に対応して低減する。
【0036】
同時に、P型MOS FET18がアスペクト比切換回路20によりオン状態に切り換えられ、これによりインダクター16の両端が短絡される。これによりフライバックトランス3の一次巻線側端子電圧が増大し、電源電圧の低下により低下したフライバックパルスの波高値が、ほぼアスペクト比16:9の表示画像を形成する場合と同一に維持される。
【0037】
以上の構成によれば、フライバックトランス3の一次巻線と直列にインダクター16を介挿し、アスペクト比の切り換えに応動して電源電圧を切り換えると共に、このインダクター16の両端を短絡したことにより、高圧の変動を有効に回避して、アスペクト比の切り換えに対応することができる。
【0038】
(2)第2の実施の形態
図3は、この第2の実施の形態に係るビューファインダを示すブロック図である。このビューファインダ30は、フライバックトランス3の一次巻線側に代えて、水平偏向コイルHと直列にインダクター31を接続し、また電源回路32により電源を供給してアスペクト比を切り換える場合でもフライバックトランス3に一定電圧を供給する。なおこの図3に示す構成のうち、図1について上述した構成と共通する構成は、対応する符号を付して示し、重複した説明は、省略する。
【0039】
すなわちインダクター31は、コアの挿入量を可変できるように形成された空心ボビンに巻線して、インダクタンスを可変できるように形成され、一端を接地し、他端を水平偏向コイルHの低圧側に接続する。さらにインダクター31は、ソースをコモン接続したN型MOS FET33とFET34(又はP型MOS FET33とFET34)のドレインをそれぞれ両端に接続する。このN型MOS FET33及び34は、ゲート及びソースを抵抗35により接続する。これによりN型MOS FET33及び34は、ゲート電圧に応じてインダクター31の両端を短絡状態に切り換えるスイッチ回路を形成する。
【0040】
アスペクト比切換回路38は、カメラ一体型ビデオテープレコーダ本体より出力される制御信号に応動して切り換え信号の信号レベルを切り換え、抵抗36を介してこの切り換え信号をN型MOS FET33及び34のゲートに供給する。すなわちアスペクト比切換回路38は、アスペクト比16:9により表示画像を形成する場合、ゲート電圧を立ち上げてインダクター31の両端を短絡するのに対し、アスペクト比4:3により表示画像を形成する場合、ゲート電圧を立ち下げてインダクター31の両端を開放する。
【0041】
これにより水平偏向コイルHにおいては、アスペクト比4:3により表示画像を形成する場合、インダクター31を介挿した分偏向電流が低減し、アスペクト比の切り換えに対応することができる。かくするにつき、この実施の形態において、このインダクター31の両端を短絡するスイッチ回路を、パワーMOS FETでなるN型MOS FET33及び34により形成し、これにより水平偏向電流のような交流電流をオンオフ制御する場合でも、確実にオンオフ制御できるようになされている。
【0042】
これに対して高圧HVにおいては、フライバックトランス3の電源電圧が一定電圧に保持されており、インダクター31の両端を短絡してもフライバックパルスの波高値がほとんど変化しないことにより、電圧変動を有効に回避することができる。
【0043】
図3に示す構成によれば、水平偏向コイルHと直列にインダクター31を接続し、アスペクト比に対応してこのインダクターの両端を短絡しても、第1の実施の形態と同様の効果を得ることができる。
【0044】
なお上述の実施の形態においては、カメラ一体型ビデオテープレコーダ本体より出力される制御信号に応動してアスペクト比を切り換える場合について述べたが、本発明はこれに限らず、スイッチの操作により切り換える場合等に広く適用することができる。
【0045】
【発明の効果】
上述のように本発明によれば、フライバックトランスの一次巻線と電源回路との間にインダクターを介挿し、このインダクターをスイッチ素子により短絡することにより、またこれに代えて水平偏向コイルとインダクターを直列接続し、このインダクターの両端をスイッチ回路により短絡することにより、水平偏向回路と高圧発生回路とを共用する簡易な構成のビューファインダにおいて、高圧の変動を有効に回避して、アスペクト比の切り換えに対応することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるビューファインダを示すブロック図である。
【図2】図1のビューファインダの動作の説明に供する信号波形図である。
【図3】本発明の第2の実施の形態におけるビューファインダを示すブロック図である。
【符号の説明】
1、30 ビューファインダ
2、32 電源回路
3 フライバックトランス
5、11、18、33、34 FET
6、9、25 ダイオード
10 高圧制御回路
16、31 インダクター
20、38 アスペクト比切換回路
Claims (2)
- 水平偏向回路及び高圧発生回路を共用するように形成されたビューファインダにおいて、
撮像結果のアスペクト比を切り換えるアスペクト比切換回路と、
前記アスペクト比切換回路からの切換信号に基づいて電源電圧を切り換え、フライバックトランスに電源を供給する電源回路と、
前記フライバックトランスの一次巻線と前記電源回路との間に介挿されたインダクターと、
前記フライバックトランスの一次巻線に接続される水平偏向コイルと、
前記アスペクト比切換回路からの切換信号に基づいて前記インダクターの両端を短絡するスイッチ素子とを備え、
前記フライバックトランスの二次巻線に高電圧のフライバックパルスを発生させることを特徴とするビューファインダ。 - 前記インダクターと並列にダイオードを介挿したことを特徴とする請求項1記載のビューファインダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35129395A JP3677846B2 (ja) | 1995-12-27 | 1995-12-27 | ビューファインダ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35129395A JP3677846B2 (ja) | 1995-12-27 | 1995-12-27 | ビューファインダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186912A JPH09186912A (ja) | 1997-07-15 |
JP3677846B2 true JP3677846B2 (ja) | 2005-08-03 |
Family
ID=18416332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35129395A Expired - Fee Related JP3677846B2 (ja) | 1995-12-27 | 1995-12-27 | ビューファインダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3677846B2 (ja) |
-
1995
- 1995-12-27 JP JP35129395A patent/JP3677846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09186912A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04354266A (ja) | 高圧安定化回路 | |
US5469029A (en) | Deflection apparatus for raster scanned CRT displays | |
JPH0234034B2 (ja) | ||
EP0058552B1 (en) | Deflection circuit | |
JP3677846B2 (ja) | ビューファインダ | |
US5466993A (en) | Deflection apparatus for raster scanned CRT displays | |
JPH0511468B2 (ja) | ||
KR930004005B1 (ko) | 라스터폭 제어를 위한 텔레비젼 편향회로 | |
JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
KR0140989B1 (ko) | 텔레비젼 표시 장치용 전원 공급 장치 | |
JPS63124689A (ja) | 映像装置用電源 | |
JP3473962B2 (ja) | 陰極線管用の電源 | |
JPH0543229B2 (ja) | ||
EP0998133A1 (en) | Horizontal deflection circuit | |
EP1248457B1 (en) | Centering circuit using Darlington transistor | |
JPH0441658Y2 (ja) | ||
EP0204369B1 (en) | Deflection circuit | |
JP3074027U (ja) | 高圧回路、crtモニタ及びテレビジョン受像機 | |
EP0924926B1 (en) | Deflection system | |
EP0319011A1 (en) | High voltage generating apparatus for television equipment | |
JP2005117233A (ja) | 電源、偏向、高圧回路 | |
JPS635950B2 (ja) | ||
JP2000013633A (ja) | 高圧回路 | |
JP2000333034A (ja) | 水平偏向回路 | |
JPH099094A (ja) | 高圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |