JPH06311739A - 入力過電流抑制回路 - Google Patents
入力過電流抑制回路Info
- Publication number
- JPH06311739A JPH06311739A JP5091233A JP9123393A JPH06311739A JP H06311739 A JPH06311739 A JP H06311739A JP 5091233 A JP5091233 A JP 5091233A JP 9123393 A JP9123393 A JP 9123393A JP H06311739 A JPH06311739 A JP H06311739A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- overcurrent
- switching element
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 title description 3
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 230000002265 prevention Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 10
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 2
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/001—Hot plugging or unplugging of load or power modules to or from power distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/125—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for rectifiers
- H02H7/1255—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for rectifiers responsive to internal faults, e.g. by monitoring ripple in output voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＤＣ／ＤＣコンバータの入力回路に過電流が
流れたとき、ＤＣ／ＤＣコンバータに給電するＡＣ／Ｄ
Ｃコンバータが過電流等により停止することを防止し、
電源の信頼性を向上させること。 【構成】 電源投入時、スイッチング素子２ｂは所定時
間オフになり、電流は抵抗素子２ａを介してコンデンサ
２ｅに流れ、電源投入時の突入電流を防止する。所定時
間後、スイッチング素子２ｂはオンとなり、ＤＣ／ＤＣ
コンバータ部２ｆが動作を開始する。ＤＣ／ＤＣコンバ
ータ部２の内部素子が短絡し、短絡電流が流れると、検
出手段２ｃが出力を発生し、スイッチング素子２ｂをオ
フとする。このため、短絡電流は過熱もしくは過電流に
応動してしゃ断する抵抗２ａに流れ、抵抗２ａはしゃ断
する。したがって、ＡＣ／ＤＣコンバータ１に流れる過
電流は抑制され、負荷に給電を継続することができる。
流れたとき、ＤＣ／ＤＣコンバータに給電するＡＣ／Ｄ
Ｃコンバータが過電流等により停止することを防止し、
電源の信頼性を向上させること。 【構成】 電源投入時、スイッチング素子２ｂは所定時
間オフになり、電流は抵抗素子２ａを介してコンデンサ
２ｅに流れ、電源投入時の突入電流を防止する。所定時
間後、スイッチング素子２ｂはオンとなり、ＤＣ／ＤＣ
コンバータ部２ｆが動作を開始する。ＤＣ／ＤＣコンバ
ータ部２の内部素子が短絡し、短絡電流が流れると、検
出手段２ｃが出力を発生し、スイッチング素子２ｂをオ
フとする。このため、短絡電流は過熱もしくは過電流に
応動してしゃ断する抵抗２ａに流れ、抵抗２ａはしゃ断
する。したがって、ＡＣ／ＤＣコンバータ１に流れる過
電流は抑制され、負荷に給電を継続することができる。
Description
【０００１】
【産業上の利用分野】近年、ノンストップ電源の要求が
多く、電源の機能として、活線抜差、バッテリー・バッ
クアップ及び冗長、二重化の必要性が高まっている。本
発明は上記したノンストップ電源におけるＤＣ／ＤＣコ
ンバータに適用するに好適な入力過電流抑制回路に関す
る。
多く、電源の機能として、活線抜差、バッテリー・バッ
クアップ及び冗長、二重化の必要性が高まっている。本
発明は上記したノンストップ電源におけるＤＣ／ＤＣコ
ンバータに適用するに好適な入力過電流抑制回路に関す
る。
【０００２】
【従来の技術】図８（ａ），（ｂ）は本発明の前提とな
る電源回路の構成を示す図であり、同図において、１０
１、１０１ａ、１０１ｂは交流を直流に変換するパワー
・ディストリビューション・ユニット（以下、ＰＤＵと
いう）、１０２ａ，１０２ｂは直流電圧を変換するＤＣ
／ＤＣコンバータ、１０３、１０３ａ、１０３ｂは負
荷、１０４はバックアップ用のバッテリーである。
る電源回路の構成を示す図であり、同図において、１０
１、１０１ａ、１０１ｂは交流を直流に変換するパワー
・ディストリビューション・ユニット（以下、ＰＤＵと
いう）、１０２ａ，１０２ｂは直流電圧を変換するＤＣ
／ＤＣコンバータ、１０３、１０３ａ、１０３ｂは負
荷、１０４はバックアップ用のバッテリーである。
【０００３】同図（ａ）において、交流電圧ＡＣはＰＤ
Ｕ１０１において例えば２４Ｖの直流電圧に変換されＤ
Ｃ／ＤＣコンバータ１０２ａ、１０２ｂに与えられる。
ＤＣ／ＤＣコンバータ１０２ａ、１０２ｂはＰＤＵ１０
１より与えられる２４Ｖの直流電圧を例えば５Ｖの直流
電圧に変換して負荷１０３に給電する。上記電源回路に
おいて、例えば、ＰＤＵ１０１が故障すると、バッテリ
ー１０４より２４Ｖの直流電圧がＤＣ／ＤＣコンバータ
１０２ａ、１０２ｂに与えられ、ＤＣ／ＤＣコンバータ
１０２ａ、１０２ｂは負荷１０３に５Ｖの直流電圧を供
給する。また、ＤＣ／ＤＣコンバータ１０２ａ、１０２
ｂのいずれか一方が故障した場合にも、他方のＤＣ／Ｄ
Ｃコンバータにより負荷１０３に５Ｖの直流電圧を供給
することができる。
Ｕ１０１において例えば２４Ｖの直流電圧に変換されＤ
Ｃ／ＤＣコンバータ１０２ａ、１０２ｂに与えられる。
ＤＣ／ＤＣコンバータ１０２ａ、１０２ｂはＰＤＵ１０
１より与えられる２４Ｖの直流電圧を例えば５Ｖの直流
電圧に変換して負荷１０３に給電する。上記電源回路に
おいて、例えば、ＰＤＵ１０１が故障すると、バッテリ
ー１０４より２４Ｖの直流電圧がＤＣ／ＤＣコンバータ
１０２ａ、１０２ｂに与えられ、ＤＣ／ＤＣコンバータ
１０２ａ、１０２ｂは負荷１０３に５Ｖの直流電圧を供
給する。また、ＤＣ／ＤＣコンバータ１０２ａ、１０２
ｂのいずれか一方が故障した場合にも、他方のＤＣ／Ｄ
Ｃコンバータにより負荷１０３に５Ｖの直流電圧を供給
することができる。
【０００４】同図（ｂ）は交流電圧を２４Ｖの直流電圧
に変換するＰＤＵを２重化構成にし、ＤＣ／ＤＣコンバ
ータ１０２ａ、１０２ｂのそれぞれにより二重化された
負荷１０３ａ、１０３ｂに給電するように構成したもの
である。上記電源回路において、例えば、ＰＤＵ１０１
ａ、１０１ｂのいずれか一方が故障した場合には、他方
のＰＤＵからＤＣ／ＤＣコンバータ１０２ａ、１０２ｂ
に給電し、また、ＤＣ／ＤＣコンバータ１０２ａ，１０
２ｂのいずれか一方が故障した場合には、２重化された
負荷１０３ａ、１０３ｂのいずれか一方により対象とな
る装置を正常に動作させることができる。
に変換するＰＤＵを２重化構成にし、ＤＣ／ＤＣコンバ
ータ１０２ａ、１０２ｂのそれぞれにより二重化された
負荷１０３ａ、１０３ｂに給電するように構成したもの
である。上記電源回路において、例えば、ＰＤＵ１０１
ａ、１０１ｂのいずれか一方が故障した場合には、他方
のＰＤＵからＤＣ／ＤＣコンバータ１０２ａ、１０２ｂ
に給電し、また、ＤＣ／ＤＣコンバータ１０２ａ，１０
２ｂのいずれか一方が故障した場合には、２重化された
負荷１０３ａ、１０３ｂのいずれか一方により対象とな
る装置を正常に動作させることができる。
【０００５】図９は上記した電源回路におけるＤＣ／Ｄ
Ｃコンバータの従来例を示す図てある。同図において、
Ｒ１は過電流に応動してしゃ断する例えば、ヒューズ抵
抗でありヒューズ抵抗Ｒ１は図８に示したＰＤＵ出力の
＋側端子とトランスＴ１の間に接続され、ヒューズ抵抗
Ｒ１と並列に電界効果トランジスタＱ１が接続されてい
る。
Ｃコンバータの従来例を示す図てある。同図において、
Ｒ１は過電流に応動してしゃ断する例えば、ヒューズ抵
抗でありヒューズ抵抗Ｒ１は図８に示したＰＤＵ出力の
＋側端子とトランスＴ１の間に接続され、ヒューズ抵抗
Ｒ１と並列に電界効果トランジスタＱ１が接続されてい
る。
【０００６】電界効果トランジスタＱ１のゲートは抵抗
Ｒ３を介してＰＤＵ出力の＋側端子と接続され、また、
抵抗Ｒ２を介して、トランジスタＱ２のコレクタに接続
される。トランジスタＱ２のエミッタはＰＤＵ出力の−
側端子と接続され、そのベースは後述する比較器Ａ３の
出力に接続されている。そして、後述する比較器Ａ１な
いしＡ３、コンデンサＣ３等から構成される回路と上記
電界効果トランジスタＱ１，トランジスタＱ２，ヒュー
ズ抵抗Ｒ１等から構成される回路により電源投入時の突
入電流防止回路を構成している。
Ｒ３を介してＰＤＵ出力の＋側端子と接続され、また、
抵抗Ｒ２を介して、トランジスタＱ２のコレクタに接続
される。トランジスタＱ２のエミッタはＰＤＵ出力の−
側端子と接続され、そのベースは後述する比較器Ａ３の
出力に接続されている。そして、後述する比較器Ａ１な
いしＡ３、コンデンサＣ３等から構成される回路と上記
電界効果トランジスタＱ１，トランジスタＱ２，ヒュー
ズ抵抗Ｒ１等から構成される回路により電源投入時の突
入電流防止回路を構成している。
【０００７】また、Ｃ１は平滑用のコンデンサであり、
ヒューズ抵抗Ｒ１の一端とＰＤＵ出力の−側端子との間
に接続されている。Ｑ３はトランジスタ、ＺＤ１はツェ
ナー・ダイオード、Ｒ４は抵抗、Ｃ２はコンデンサであ
り、トランジスタＱ３のコレクタがヒューズ抵抗Ｒ１の
一端に接続され、トランジスタＱ３のベースがツェナー
・ダイオードＺＤ１のアノード側端子に接続される。ま
た、トランジスタＱ３のベース・コレクタ間に抵抗Ｒ４
が接続され、さらに、平滑用のコンデンサＣ２がトラン
ジスタＱ３のエミッタとＰＤＵ出力の−側端子間に接続
されている。
ヒューズ抵抗Ｒ１の一端とＰＤＵ出力の−側端子との間
に接続されている。Ｑ３はトランジスタ、ＺＤ１はツェ
ナー・ダイオード、Ｒ４は抵抗、Ｃ２はコンデンサであ
り、トランジスタＱ３のコレクタがヒューズ抵抗Ｒ１の
一端に接続され、トランジスタＱ３のベースがツェナー
・ダイオードＺＤ１のアノード側端子に接続される。ま
た、トランジスタＱ３のベース・コレクタ間に抵抗Ｒ４
が接続され、さらに、平滑用のコンデンサＣ２がトラン
ジスタＱ３のエミッタとＰＤＵ出力の−側端子間に接続
されている。
【０００８】そして、上記トランジスタＱ３、ツェナー
・ダイオードＺＤ１、抵抗Ｒ４、コンデンサＣ２によ
り、ＤＣ／ＤＣコンバータを制御するコンバータ制御回
路ＣＮＴ１等の補助電源回路を構成している。Ｒ５，Ｒ
６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０は抵抗、Ａ１，Ａ２，Ａ
３は比較器、Ｃ３はコンデンサ、Ｄ１はダイオード、Ｃ
ＮＴ１はコンバータ制御回路であり、抵抗Ｒ５，Ｒ６の
接続点は比較器Ａ１，Ａ２の＋側入力端子および比較器
Ａ３の−側入力端子に接続されており、抵抗Ｒ５，Ｒ６
により、上記比較器Ａ１，Ａ２．Ａ３への基準電圧を発
生する。
・ダイオードＺＤ１、抵抗Ｒ４、コンデンサＣ２によ
り、ＤＣ／ＤＣコンバータを制御するコンバータ制御回
路ＣＮＴ１等の補助電源回路を構成している。Ｒ５，Ｒ
６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０は抵抗、Ａ１，Ａ２，Ａ
３は比較器、Ｃ３はコンデンサ、Ｄ１はダイオード、Ｃ
ＮＴ１はコンバータ制御回路であり、抵抗Ｒ５，Ｒ６の
接続点は比較器Ａ１，Ａ２の＋側入力端子および比較器
Ａ３の−側入力端子に接続されており、抵抗Ｒ５，Ｒ６
により、上記比較器Ａ１，Ａ２．Ａ３への基準電圧を発
生する。
【０００９】また、比較器Ａ１の−側入力端子は電源投
入時にロー・レベルとなる＊Ｐ−ＯＮ／ＯＦＦ信号に接
続され、その接続点に、トランジスタＱ３のエミッタに
接続された抵抗Ｒ７が接続される。比較器Ａ２の−側入
力端子および比較器Ａ３の＋側入力端子には抵抗Ｒ８を
介して比較器Ａ１の出力が接続され、さらに、比較器Ａ
２の−側入力端子は、ディレー用のコンデンサＣ３が接
続され、コンデンサＣ３に直列に抵抗Ｒ９が接続されて
いる。
入時にロー・レベルとなる＊Ｐ−ＯＮ／ＯＦＦ信号に接
続され、その接続点に、トランジスタＱ３のエミッタに
接続された抵抗Ｒ７が接続される。比較器Ａ２の−側入
力端子および比較器Ａ３の＋側入力端子には抵抗Ｒ８を
介して比較器Ａ１の出力が接続され、さらに、比較器Ａ
２の−側入力端子は、ディレー用のコンデンサＣ３が接
続され、コンデンサＣ３に直列に抵抗Ｒ９が接続されて
いる。
【００１０】そして、コンデンサＣ３と抵抗Ｒ８，Ｒ９
により電源投入時における突入電流防止用の遅延回路を
構成している。比較器Ａ２の出力はダイオードＤ１を介
してコンバータ制御回路ＣＮＴ１に接続され、比較器Ａ
２の出力がローレベルとなるとコンバータ制御回路ＣＮ
Ｔ１は動作を開始する。また、比較器Ａ３の出力は抵抗
Ｒ１０を介してトランジスタＱ３のエミッタに接続され
るとともに、トランジスタＱ２のベースに接続され、比
較器Ａ３の出力がハイレベルとなると、トランジスタＱ
２がオンとなる。
により電源投入時における突入電流防止用の遅延回路を
構成している。比較器Ａ２の出力はダイオードＤ１を介
してコンバータ制御回路ＣＮＴ１に接続され、比較器Ａ
２の出力がローレベルとなるとコンバータ制御回路ＣＮ
Ｔ１は動作を開始する。また、比較器Ａ３の出力は抵抗
Ｒ１０を介してトランジスタＱ３のエミッタに接続され
るとともに、トランジスタＱ２のベースに接続され、比
較器Ａ３の出力がハイレベルとなると、トランジスタＱ
２がオンとなる。
【００１１】コンバータ制御回路ＣＮＴ１の出力はメイ
ン・トランジスタＱ４に接続され、メイン・トランジス
タＱ４はコンバータ制御回路ＣＮＴ１が出力する例えば
ＰＷＭ信号などのパルス信号により駆動され、トランス
Ｔ１の一次側にパルス出力を発生する。トランスＴ１の
２次側には、直列に整流用のダイオードＤ２，Ｄ３が接
続されており、ダイオードＤ２とダイオードＤ３の接続
点に平滑用のインダクタンスＬ１が接続され、インダク
タンスＬ１の出力側には、平滑用のコンデンサＣ４が接
続さている。
ン・トランジスタＱ４に接続され、メイン・トランジス
タＱ４はコンバータ制御回路ＣＮＴ１が出力する例えば
ＰＷＭ信号などのパルス信号により駆動され、トランス
Ｔ１の一次側にパルス出力を発生する。トランスＴ１の
２次側には、直列に整流用のダイオードＤ２，Ｄ３が接
続されており、ダイオードＤ２とダイオードＤ３の接続
点に平滑用のインダクタンスＬ１が接続され、インダク
タンスＬ１の出力側には、平滑用のコンデンサＣ４が接
続さている。
【００１２】さらに、ＤＣ／ＤＣコンバータの出力端に
は比較器Ａ４が接続され、比較器Ａ４はＤＣ／ＤＣコン
バータの出力電圧と基準電圧Ｖsp（５Ｖ）を比較して、
その偏差信号をコンバータ制御回路ＣＮＴ１に与える。
図９に示すＤＣ／ＤＣコンバータにおいて、電源投入
時、トランジスタＱ２、電界効果トランジスタＱ１はオ
フであり、電源が投入されＤＣ／ＤＣコンバータの入力
端に２４Ｖの直流電圧が加わると、ヒューズ抵抗Ｒ１を
介してコンデンサＣ１が充電される。
は比較器Ａ４が接続され、比較器Ａ４はＤＣ／ＤＣコン
バータの出力電圧と基準電圧Ｖsp（５Ｖ）を比較して、
その偏差信号をコンバータ制御回路ＣＮＴ１に与える。
図９に示すＤＣ／ＤＣコンバータにおいて、電源投入
時、トランジスタＱ２、電界効果トランジスタＱ１はオ
フであり、電源が投入されＤＣ／ＤＣコンバータの入力
端に２４Ｖの直流電圧が加わると、ヒューズ抵抗Ｒ１を
介してコンデンサＣ１が充電される。
【００１３】一方、電源投入と同時に、＊Ｐ−ＯＮ／Ｏ
ＦＦ端子がローレベルとなり、比較器Ａ１の出力がハイ
レベルとなる。このため、コンデンサＣ３が充電を開始
する。所定時間後、コンデンサＣ３の両端電圧が抵抗Ｒ
５，Ｒ６により定まる基準電圧値まで上昇すると、比較
器Ａ２、Ａ３が動作する。その結果、比較器Ａ２の出力
はローレベルとなり、コンバータ制御回路ＣＮＴ１が動
作を開始するとともに、比較器Ａ３の出力がハイレベル
となり、トランジスタＱ２がオンとなる。
ＦＦ端子がローレベルとなり、比較器Ａ１の出力がハイ
レベルとなる。このため、コンデンサＣ３が充電を開始
する。所定時間後、コンデンサＣ３の両端電圧が抵抗Ｒ
５，Ｒ６により定まる基準電圧値まで上昇すると、比較
器Ａ２、Ａ３が動作する。その結果、比較器Ａ２の出力
はローレベルとなり、コンバータ制御回路ＣＮＴ１が動
作を開始するとともに、比較器Ａ３の出力がハイレベル
となり、トランジスタＱ２がオンとなる。
【００１４】トランジスタＱ２がオンとなると、電界効
果トランジスタＱ１がオンとなり、ヒューズ抵抗Ｒ１を
介して電源から流れていた電流は電界効果トランジスタ
Ｑ１を介して流れる。また、コンバータ制御回路ＣＮＴ
１が動作を開始すると、コンバータ制御回路ＣＮＴ１
は、比較器Ａ４が出力するＤＣ／ＤＣコンバータの出力
電圧と基準電圧Ｖspとの偏差に基づき、所定のデューテ
ィのパルス信号を発生し、メイン・トランジスタＱ４を
オン／オフしてトランスＴ１の一次側にパルス電圧を印
加する。トランスＴ１の二次側に発生するパルス電圧は
ダイオードＤ１，Ｄ２により整流され、インダクタンス
Ｌ１、コンデンサＣ４により平滑化されＤＣ／ＤＣコン
バータの出力端に５Ｖの出力電圧が発生する。
果トランジスタＱ１がオンとなり、ヒューズ抵抗Ｒ１を
介して電源から流れていた電流は電界効果トランジスタ
Ｑ１を介して流れる。また、コンバータ制御回路ＣＮＴ
１が動作を開始すると、コンバータ制御回路ＣＮＴ１
は、比較器Ａ４が出力するＤＣ／ＤＣコンバータの出力
電圧と基準電圧Ｖspとの偏差に基づき、所定のデューテ
ィのパルス信号を発生し、メイン・トランジスタＱ４を
オン／オフしてトランスＴ１の一次側にパルス電圧を印
加する。トランスＴ１の二次側に発生するパルス電圧は
ダイオードＤ１，Ｄ２により整流され、インダクタンス
Ｌ１、コンデンサＣ４により平滑化されＤＣ／ＤＣコン
バータの出力端に５Ｖの出力電圧が発生する。
【００１５】以上のように、図９に示したＤＣ／ＤＣコ
ンバータにおいては、電源投入時、コンデンサＣ３と抵
抗Ｒ９により定まる所定の遅延時間後、電界効果トラン
ジスタＱ１をオンとしているので、電界効果トランジス
タＱ１がオンとなるまでの期間にヒューズ抵抗Ｒ１を介
してコンデンサＣ１を充電することができ、電源投入時
の突入電流を防止することができる。
ンバータにおいては、電源投入時、コンデンサＣ３と抵
抗Ｒ９により定まる所定の遅延時間後、電界効果トラン
ジスタＱ１をオンとしているので、電界効果トランジス
タＱ１がオンとなるまでの期間にヒューズ抵抗Ｒ１を介
してコンデンサＣ１を充電することができ、電源投入時
の突入電流を防止することができる。
【００１６】
【発明が解決しようとする課題】ところで、図９に示し
た従来のＤＣ／ＤＣコンバータにおいて、コンデンサＣ
１あるいは、メイン・トランジスタＱ４等が短絡する
と、電界効果トランジスタＱ１を介して過大な電流が２
４Ｖラインに流れる。このため、２４Ｖラインの電圧が
低下したり、図８に示すＰＤＵに過大な電流が流れ、Ｐ
ＤＵが過電流による出力断となって負荷への電力の供給
が不可となり、装置が停止することがあった。
た従来のＤＣ／ＤＣコンバータにおいて、コンデンサＣ
１あるいは、メイン・トランジスタＱ４等が短絡する
と、電界効果トランジスタＱ１を介して過大な電流が２
４Ｖラインに流れる。このため、２４Ｖラインの電圧が
低下したり、図８に示すＰＤＵに過大な電流が流れ、Ｐ
ＤＵが過電流による出力断となって負荷への電力の供給
が不可となり、装置が停止することがあった。
【００１７】以上のように、従来においては、ＤＣ／Ｄ
Ｃコンバータを二重化しても、ＤＣ／ＤＣコンバータの
内部素子の短絡等によりＰＤＵが停止し、負荷への電力
供給が停止することがあり、電源の信頼性を低下させて
いた。本発明は上記した従来技術の欠点を改善するため
になされたものであって、従来のＤＣ／ＤＣコンバータ
が備えていた突入電流防止回路に電流制限および過電流
検出手段を付加し、ＤＣ／ＤＣコンバータの内部素子の
短絡等によりＤＣ／ＤＣコンバータの入力回路に過大な
電流が流れたとき、上記突入電流防止回路のスイッチン
グ素子をオフとすることにより、入力過電流制限を行
い、ＰＤＵが過電流で停止することを防止して電源の信
頼性を向上させた入力過電流抑制回路を提供することを
目的とする。
Ｃコンバータを二重化しても、ＤＣ／ＤＣコンバータの
内部素子の短絡等によりＰＤＵが停止し、負荷への電力
供給が停止することがあり、電源の信頼性を低下させて
いた。本発明は上記した従来技術の欠点を改善するため
になされたものであって、従来のＤＣ／ＤＣコンバータ
が備えていた突入電流防止回路に電流制限および過電流
検出手段を付加し、ＤＣ／ＤＣコンバータの内部素子の
短絡等によりＤＣ／ＤＣコンバータの入力回路に過大な
電流が流れたとき、上記突入電流防止回路のスイッチン
グ素子をオフとすることにより、入力過電流制限を行
い、ＰＤＵが過電流で停止することを防止して電源の信
頼性を向上させた入力過電流抑制回路を提供することを
目的とする。
【００１８】
【課題を解決するための手段】図１は本発明の原理ブロ
ツク図である。同図において、１はＡＣ／ＤＣコンバー
タ、２はＤＣ／ＤＣコンバータ、２ａは過電流もしくは
過熱に応動してしゃ断する抵抗素子、２ｂはスイッチン
グ素子、２ｃは過電流検出手段、２ｄは遅延手段、２ｅ
はコンデンサ、２ｆはＤＣ／ＤＣコンバータ部である。
ツク図である。同図において、１はＡＣ／ＤＣコンバー
タ、２はＤＣ／ＤＣコンバータ、２ａは過電流もしくは
過熱に応動してしゃ断する抵抗素子、２ｂはスイッチン
グ素子、２ｃは過電流検出手段、２ｄは遅延手段、２ｅ
はコンデンサ、２ｆはＤＣ／ＤＣコンバータ部である。
【００１９】上記課題を解決するため、本発明の請求項
１の発明は、図１に示すように、入力回路に直列に過電
流もしくは過熱に応動してしゃ断する抵抗素子２ａとス
イッチング素子２ｂから構成される並列回路が接続さ
れ、電源投入時、上記スイッチング素子２ｂを所定時間
オフにすることにより突入電流を防止する突入電流防止
回路を具備した複数のＤＣ／ＤＣコンバータ２と、上記
複数のＤＣ／ＤＣコンバータ２の内、少なくとも２以上
のＤＣ／ＤＣコンバータに給電するＡＣ／ＤＣコンバー
タ１とを備えた電源回路の入力過電流抑制回路におい
て、上記ＤＣ／ＤＣコンバータ２の入力電流を検出する
検出手段２ｃを設け、検出手段２ｃが過電流を検出した
とき、上記スイッチング素子２ｂをオフにさせて、スイ
ッチング素子２ｂに並列に接続された抵抗素子２ａを切
断することにより、ＡＣ／ＤＣコンバータ１に流れる過
電流を抑制するように構成したものである。
１の発明は、図１に示すように、入力回路に直列に過電
流もしくは過熱に応動してしゃ断する抵抗素子２ａとス
イッチング素子２ｂから構成される並列回路が接続さ
れ、電源投入時、上記スイッチング素子２ｂを所定時間
オフにすることにより突入電流を防止する突入電流防止
回路を具備した複数のＤＣ／ＤＣコンバータ２と、上記
複数のＤＣ／ＤＣコンバータ２の内、少なくとも２以上
のＤＣ／ＤＣコンバータに給電するＡＣ／ＤＣコンバー
タ１とを備えた電源回路の入力過電流抑制回路におい
て、上記ＤＣ／ＤＣコンバータ２の入力電流を検出する
検出手段２ｃを設け、検出手段２ｃが過電流を検出した
とき、上記スイッチング素子２ｂをオフにさせて、スイ
ッチング素子２ｂに並列に接続された抵抗素子２ａを切
断することにより、ＡＣ／ＤＣコンバータ１に流れる過
電流を抑制するように構成したものである。
【００２０】本発明の請求項２の発明は、請求項１の発
明において、ＤＣ／ＤＣコンバータ２の入力回路に直列
にインダンタンスを接続したものである。本発明の請求
項３の発明は、入力回路に直列に過電流もしくは過熱に
応動してしゃ断する抵抗素子２ａとスイッチング素子２
ｂから構成される並列回路が接続され、電源投入時、ス
イッチング素子２ｂを所定時間オフにすることにより突
入電流を防止する突入電流防止回路を具備した複数のＤ
Ｃ／ＤＣコンバータ２と、上記複数のＤＣ／ＤＣコンバ
ータ２の内、少なくとも２以上のＤＣ／ＤＣコンバータ
２に給電するＡＣ／ＤＣコンバータ１とを備えた電源回
路の入力過電流抑制回路において、上記抵抗素子２ａと
スイッチング素子２ｂから構成される並列回路とＤＣ／
ＤＣコンバータ部２ｆの入力側に接続されたコンデンサ
２ｅの間に直列にインダクタンスを接続するとともに、
上記並列回路とインダクタンスの直列回路の両端電圧が
所定値より大になったとき出力を発生する検出手段２ｃ
を設け、上記検出手段２ｃの出力により上記スイッチン
グ素子２ｂをオフにさせて、スイッチング素子２ｂに並
列に接続された抵抗素子２ａをしゃ断することにより、
ＡＣ／ＤＣコンバータ１に流れる過電流を抑制するよう
に構成したものである。
明において、ＤＣ／ＤＣコンバータ２の入力回路に直列
にインダンタンスを接続したものである。本発明の請求
項３の発明は、入力回路に直列に過電流もしくは過熱に
応動してしゃ断する抵抗素子２ａとスイッチング素子２
ｂから構成される並列回路が接続され、電源投入時、ス
イッチング素子２ｂを所定時間オフにすることにより突
入電流を防止する突入電流防止回路を具備した複数のＤ
Ｃ／ＤＣコンバータ２と、上記複数のＤＣ／ＤＣコンバ
ータ２の内、少なくとも２以上のＤＣ／ＤＣコンバータ
２に給電するＡＣ／ＤＣコンバータ１とを備えた電源回
路の入力過電流抑制回路において、上記抵抗素子２ａと
スイッチング素子２ｂから構成される並列回路とＤＣ／
ＤＣコンバータ部２ｆの入力側に接続されたコンデンサ
２ｅの間に直列にインダクタンスを接続するとともに、
上記並列回路とインダクタンスの直列回路の両端電圧が
所定値より大になったとき出力を発生する検出手段２ｃ
を設け、上記検出手段２ｃの出力により上記スイッチン
グ素子２ｂをオフにさせて、スイッチング素子２ｂに並
列に接続された抵抗素子２ａをしゃ断することにより、
ＡＣ／ＤＣコンバータ１に流れる過電流を抑制するよう
に構成したものである。
【００２１】
【作用】図１において、電源投入時、スイッチング素子
２ｂは遅延手段２ｄにより所定時間オフになり、ＡＣ／
ＤＣコンバータ１からＤＣ／ＤＣコンバータ２に流れる
電流は抵抗素子２ａを介してコンデンサ２ｅに流れコン
デンサ２ｅを充電する。所定時間が経過すると、スイッ
チング素子２ｂはオンとなり、ＡＣ／ＤＣコンバータ１
からＤＣ／ＤＣコンバータ２に流れる電流はスイッチン
グ素子２ｂを介して流れる。また、ＤＣ／ＤＣコンバー
タ部２ｆが動作を開始して、ＡＣ／ＤＣコンバータ１の
出力はＤＣ／ＤＣコンバータ２において変換され図示し
ない負荷に供給される。
２ｂは遅延手段２ｄにより所定時間オフになり、ＡＣ／
ＤＣコンバータ１からＤＣ／ＤＣコンバータ２に流れる
電流は抵抗素子２ａを介してコンデンサ２ｅに流れコン
デンサ２ｅを充電する。所定時間が経過すると、スイッ
チング素子２ｂはオンとなり、ＡＣ／ＤＣコンバータ１
からＤＣ／ＤＣコンバータ２に流れる電流はスイッチン
グ素子２ｂを介して流れる。また、ＤＣ／ＤＣコンバー
タ部２ｆが動作を開始して、ＡＣ／ＤＣコンバータ１の
出力はＤＣ／ＤＣコンバータ２において変換され図示し
ない負荷に供給される。
【００２２】ＤＣ／ＤＣコンバータ部２ｆの入力側に設
けられたコンデンサ２ｅなどが短絡し、ＤＣ／ＤＣコン
バータ２の入力回路に短絡電流が流れると、検出手段２
ｃが出力を発生し、スイッチング素子２ｂをオフとす
る。このため、ＤＣ／ＤＣコンバータ２に流れ込む短絡
電流は抵抗素子２ａに流れ、抵抗素子２ａはしゃ断し、
ＡＣ／ＤＣコンバータ１に流れる過電流は抑制される。
けられたコンデンサ２ｅなどが短絡し、ＤＣ／ＤＣコン
バータ２の入力回路に短絡電流が流れると、検出手段２
ｃが出力を発生し、スイッチング素子２ｂをオフとす
る。このため、ＤＣ／ＤＣコンバータ２に流れ込む短絡
電流は抵抗素子２ａに流れ、抵抗素子２ａはしゃ断し、
ＡＣ／ＤＣコンバータ１に流れる過電流は抑制される。
【００２３】本発明の請求項１の発明においては、上記
のように、ＤＣ／ＤＣコンバータ２に入力過電流が流れ
たとき、スイッチング素子２ｂをオフにさせて、スイッ
チング素子２ｂに並列に接続された抵抗素子２ａを切断
しているので、ＤＣ／ＤＣコンバータ２の内の一つが内
部短絡などにより過電流状態となっても直ちにしゃ断す
ることができ、ＡＣ／ＤＣコンバータが停止することは
なく負荷に給電を継続することができる。また、過電流
検出時、突入電流防止回路のスイッチング素子２ｂをオ
フにして抵抗素子２ａを切断しているので、過電流をし
ゃ断するための特別のスイッチング素子を追加する必要
がなく、装置の構成を簡単にすることができる。
のように、ＤＣ／ＤＣコンバータ２に入力過電流が流れ
たとき、スイッチング素子２ｂをオフにさせて、スイッ
チング素子２ｂに並列に接続された抵抗素子２ａを切断
しているので、ＤＣ／ＤＣコンバータ２の内の一つが内
部短絡などにより過電流状態となっても直ちにしゃ断す
ることができ、ＡＣ／ＤＣコンバータが停止することは
なく負荷に給電を継続することができる。また、過電流
検出時、突入電流防止回路のスイッチング素子２ｂをオ
フにして抵抗素子２ａを切断しているので、過電流をし
ゃ断するための特別のスイッチング素子を追加する必要
がなく、装置の構成を簡単にすることができる。
【００２４】本発明の請求項２の発明においては、請求
項１の発明において、ＤＣ／ＤＣコンバータ２の入力回
路に直列にインダンタンスを接続したので、請求項１の
発明と同様な効果を得ることができるとともに、スイッ
チング素子２ｂの動作のディレーにより生ずる瞬間的な
過電流を抑制することができる。本発明の請求項３の発
明においては、抵抗素子２ａとスイッチング素子２ｂか
ら構成される並列回路とＤＣ／ＤＣコンバータ２の入力
側に接続されたコンデンサ２ｅの間に直列にインダクタ
ンスを接続するとともに、上記並列回路とインダクタン
スの直列回路の両端電圧が所定値より大になったとき出
力を発生する検出手段２ｃを設け、上記検出手段２ｃの
出力により上記スイッチング素子２ｂをオフにさせるよ
うに構成したので、請求項１および請求項２の発明と同
様な効果を得ることができるとともに、ＤＣ／ＤＣコン
バータ２の過電流を感度よく確実に検出することができ
る。
項１の発明において、ＤＣ／ＤＣコンバータ２の入力回
路に直列にインダンタンスを接続したので、請求項１の
発明と同様な効果を得ることができるとともに、スイッ
チング素子２ｂの動作のディレーにより生ずる瞬間的な
過電流を抑制することができる。本発明の請求項３の発
明においては、抵抗素子２ａとスイッチング素子２ｂか
ら構成される並列回路とＤＣ／ＤＣコンバータ２の入力
側に接続されたコンデンサ２ｅの間に直列にインダクタ
ンスを接続するとともに、上記並列回路とインダクタン
スの直列回路の両端電圧が所定値より大になったとき出
力を発生する検出手段２ｃを設け、上記検出手段２ｃの
出力により上記スイッチング素子２ｂをオフにさせるよ
うに構成したので、請求項１および請求項２の発明と同
様な効果を得ることができるとともに、ＤＣ／ＤＣコン
バータ２の過電流を感度よく確実に検出することができ
る。
【００２５】
【実施例】図２は本発明の第１の実施例を示す図であ
り、同図において、図９に示したものと同一のものに
は、同一の符号が付されており、本実施例においては、
図９に示した抵抗Ｒ１に直列に抵抗Ｒ１１を接続すると
ともに、抵抗Ｒ１１と抵抗Ｒ１の直列回路の両端にトラ
ンジスタＱ１１のベース・エミッタを抵抗Ｒ１２を介し
て接続し、トランジスタＱ１１のコレクタを電界効果ト
ランジスタＱ１のゲートに接続したものであり、その他
の構成は図９と同一である。
り、同図において、図９に示したものと同一のものに
は、同一の符号が付されており、本実施例においては、
図９に示した抵抗Ｒ１に直列に抵抗Ｒ１１を接続すると
ともに、抵抗Ｒ１１と抵抗Ｒ１の直列回路の両端にトラ
ンジスタＱ１１のベース・エミッタを抵抗Ｒ１２を介し
て接続し、トランジスタＱ１１のコレクタを電界効果ト
ランジスタＱ１のゲートに接続したものであり、その他
の構成は図９と同一である。
【００２６】同図において、電源投入時の動作は図９に
示した従来例と同様であり、電源投入時、電界効果トラ
ンジスタＱ１、トランジスタＱ２およびトランジスタＱ
１１はオフであり、電源が投入されＤＣ／ＤＣコンバー
タの入力端に２４Ｖの直流電圧が加わると、抵抗Ｒ１
１、ヒューズ抵抗Ｒ１を介してコンデンサＣ１が充電さ
れる。
示した従来例と同様であり、電源投入時、電界効果トラ
ンジスタＱ１、トランジスタＱ２およびトランジスタＱ
１１はオフであり、電源が投入されＤＣ／ＤＣコンバー
タの入力端に２４Ｖの直流電圧が加わると、抵抗Ｒ１
１、ヒューズ抵抗Ｒ１を介してコンデンサＣ１が充電さ
れる。
【００２７】一方、電源投入と同時に、＊Ｐ−ＯＮ／Ｏ
ＦＦ端子がローレベルとなり、比較器Ａ１の出力がハイ
レベルとなる。そして、コンデンサＣ３と抵抗Ｒ９によ
り定まる所定時間後、比較器Ａ３が動作しトランジスタ
Ｑ２、電界効果トランジスタＱ１がオンとなり、ヒュー
ズ抵抗Ｒ１を流れていた電流は電界効果トランジスタＱ
１を介して流れる。また、比較器Ａ２が動作しコンバー
タ制御回路ＣＮＴ１が動作を開始し、ＤＣ／ＤＣコンバ
ータ出力端より５Ｖの直流電圧が出力される。
ＦＦ端子がローレベルとなり、比較器Ａ１の出力がハイ
レベルとなる。そして、コンデンサＣ３と抵抗Ｒ９によ
り定まる所定時間後、比較器Ａ３が動作しトランジスタ
Ｑ２、電界効果トランジスタＱ１がオンとなり、ヒュー
ズ抵抗Ｒ１を流れていた電流は電界効果トランジスタＱ
１を介して流れる。また、比較器Ａ２が動作しコンバー
タ制御回路ＣＮＴ１が動作を開始し、ＤＣ／ＤＣコンバ
ータ出力端より５Ｖの直流電圧が出力される。
【００２８】ここで、ＤＣ／ＤＣコンバータのコンデン
サＣ１が短絡したり、メイン・トランジスタＱ４が短絡
し、ＤＣ／ＤＣコンバータの入力に短絡電流が流れる
と、抵抗Ｒ１１とトランジスタＱ１のＯＮ抵抗の直列回
路の両端電圧が上昇する。このため、トランジスタＱ１
１がオンとなり、電源よりトランジスタＱ１１のエミッ
タ、コレクタを介して電界効果トランジスタＱ１のゲー
トに電圧が加わり電界効果トランジスタＱ１はオフとな
る。
サＣ１が短絡したり、メイン・トランジスタＱ４が短絡
し、ＤＣ／ＤＣコンバータの入力に短絡電流が流れる
と、抵抗Ｒ１１とトランジスタＱ１のＯＮ抵抗の直列回
路の両端電圧が上昇する。このため、トランジスタＱ１
１がオンとなり、電源よりトランジスタＱ１１のエミッ
タ、コレクタを介して電界効果トランジスタＱ１のゲー
トに電圧が加わり電界効果トランジスタＱ１はオフとな
る。
【００２９】したがって、短絡電流がヒューズ抵抗Ｒ１
を介して流れ、ヒューズ抵抗Ｒ１がしゃ断し、ＤＣ／Ｄ
Ｃコンバータに２４Ｖの直流電圧を供給しているＰＤＵ
の過電流が抑制される。なお、トランジスタＱ１１のベ
ースは抵抗Ｒ１２を介して電界効果トランジスタＱ１の
ソースに接続されているため、トランジスタＱ１１のベ
ース電流は、抵抗Ｒ１２とＤＣ／ＤＣコンバータ内の短
絡した素子、例えば、コンデンサＣ１を介して流れ、ト
ランジスタＱ１１はオン状態を保持する。
を介して流れ、ヒューズ抵抗Ｒ１がしゃ断し、ＤＣ／Ｄ
Ｃコンバータに２４Ｖの直流電圧を供給しているＰＤＵ
の過電流が抑制される。なお、トランジスタＱ１１のベ
ースは抵抗Ｒ１２を介して電界効果トランジスタＱ１の
ソースに接続されているため、トランジスタＱ１１のベ
ース電流は、抵抗Ｒ１２とＤＣ／ＤＣコンバータ内の短
絡した素子、例えば、コンデンサＣ１を介して流れ、ト
ランジスタＱ１１はオン状態を保持する。
【００３０】以上のように、本実施例においては、ＤＣ
／ＤＣコンバータのコンデンサＣ１、メイン・トランジ
スタＱ４等の内部素子が短絡し短絡電流が流れたとき、
突入電流防止回路のトランジスタＱ１をオフとして、ト
ランジスタＱ１に並列に接続されたヒューズ抵抗Ｒ１を
しゃ断しているので、ＤＣ／ＤＣコンバータに給電する
ＰＤＵが過電流により停止することがなく、電源回路の
信頼性を向上させることができる。
／ＤＣコンバータのコンデンサＣ１、メイン・トランジ
スタＱ４等の内部素子が短絡し短絡電流が流れたとき、
突入電流防止回路のトランジスタＱ１をオフとして、ト
ランジスタＱ１に並列に接続されたヒューズ抵抗Ｒ１を
しゃ断しているので、ＤＣ／ＤＣコンバータに給電する
ＰＤＵが過電流により停止することがなく、電源回路の
信頼性を向上させることができる。
【００３１】図３は本発明の第２の実施例を示す図であ
り、本実施例においては、第１の実施例において、電界
効果トランジスタＱ１等からなる突入電流防止回路、お
よび、抵抗Ｒ１１，Ｒ１２，トランジスタＱ１１からな
る回路をＤＣ／ＤＣコンバータの負側に設けるととも
に、トランジスタＱ２のベースを抵抗Ｒ１３とダイオー
ドＤ４を介して比較器Ａ２の出力に接続したものであ
る。
り、本実施例においては、第１の実施例において、電界
効果トランジスタＱ１等からなる突入電流防止回路、お
よび、抵抗Ｒ１１，Ｒ１２，トランジスタＱ１１からな
る回路をＤＣ／ＤＣコンバータの負側に設けるととも
に、トランジスタＱ２のベースを抵抗Ｒ１３とダイオー
ドＤ４を介して比較器Ａ２の出力に接続したものであ
る。
【００３２】本発明の実施例の動作は前記した図２の実
施例と同じであり、上記と同様の効果を得ることがで
き、本実施例においては、比較器Ａ２の出力によりトラ
ンジスタＱ２を駆動することができ、比較器Ａ３を省略
することができる。図４は本発明の第３の実施例を示す
図であり、本実施例においては、図２の実施例の電源回
路に直列にインダクタンスＬ２を接続したものである。
本実施例においては、図２の実施例に示したものと同様
の効果を得ることができるとともに、電源回路に直列に
インダクタンスＬ２を接続することにより、ＤＣ／ＤＣ
コンバータの内部素子の短絡時、電界効果トランジスタ
Ｑ１がオフするまでのディレー時間にＤＣ／ＤＣコンバ
ータの入力回路に過大な電流が流れるのを防止すること
ができる。
施例と同じであり、上記と同様の効果を得ることがで
き、本実施例においては、比較器Ａ２の出力によりトラ
ンジスタＱ２を駆動することができ、比較器Ａ３を省略
することができる。図４は本発明の第３の実施例を示す
図であり、本実施例においては、図２の実施例の電源回
路に直列にインダクタンスＬ２を接続したものである。
本実施例においては、図２の実施例に示したものと同様
の効果を得ることができるとともに、電源回路に直列に
インダクタンスＬ２を接続することにより、ＤＣ／ＤＣ
コンバータの内部素子の短絡時、電界効果トランジスタ
Ｑ１がオフするまでのディレー時間にＤＣ／ＤＣコンバ
ータの入力回路に過大な電流が流れるのを防止すること
ができる。
【００３３】すなわち、ＤＣ／ＤＣコンバータのコンデ
ンサＣ１の短絡など、その内部素子の短絡時、過電流を
抵抗Ｒ１１と電界効果トランジスタＱ１のオン抵抗によ
り検出してトランジスタＱ１１をオン、電界効果トラン
ジスタＱ１がオフしているが、電界効果トランジスタＱ
１がオフするまでにディレーがあり、上記インダクタン
スＬ２がない場合には、上記ディレー時間の間に過大な
電流が流れる。
ンサＣ１の短絡など、その内部素子の短絡時、過電流を
抵抗Ｒ１１と電界効果トランジスタＱ１のオン抵抗によ
り検出してトランジスタＱ１１をオン、電界効果トラン
ジスタＱ１がオフしているが、電界効果トランジスタＱ
１がオフするまでにディレーがあり、上記インダクタン
スＬ２がない場合には、上記ディレー時間の間に過大な
電流が流れる。
【００３４】本実施例においては、インダクタンスＬ２
を電源回路に直列に設けているため、インダクタンスＬ
２により、上記過大電流を抑制することができ、上記デ
ィレー時間に流れる過大電流によりＰＤＵが停止するこ
とを防止することができる。なお、上記実施例において
は、インダクタンスＬ２をＤＣ／ＤＣコンバータの＋側
入力端に設けているが、上記インダクタンスＬ２はＤＣ
／ＤＣコンバータの＋側、−側の入力端子とコンデンサ
Ｃ１の間の任意の位置に設けることができる。
を電源回路に直列に設けているため、インダクタンスＬ
２により、上記過大電流を抑制することができ、上記デ
ィレー時間に流れる過大電流によりＰＤＵが停止するこ
とを防止することができる。なお、上記実施例において
は、インダクタンスＬ２をＤＣ／ＤＣコンバータの＋側
入力端に設けているが、上記インダクタンスＬ２はＤＣ
／ＤＣコンバータの＋側、−側の入力端子とコンデンサ
Ｃ１の間の任意の位置に設けることができる。
【００３５】図５は本発明の第４の実施例を示す図であ
り、本実施例においては、第３の実施例において、電界
効果トランジスタＱ１等からなる突入電流防止回路、抵
抗Ｒ１１，Ｒ１２，トランジスタＱ１１からなる回路、
および、インダクタンスＬ２をＤＣ／ＤＣコンバータの
負側に設けるとともに、トランジスタＱ２のベースを抵
抗Ｒ１３とダイオードＤ４を介して比較器Ａ２の出力に
接続したものである。
り、本実施例においては、第３の実施例において、電界
効果トランジスタＱ１等からなる突入電流防止回路、抵
抗Ｒ１１，Ｒ１２，トランジスタＱ１１からなる回路、
および、インダクタンスＬ２をＤＣ／ＤＣコンバータの
負側に設けるとともに、トランジスタＱ２のベースを抵
抗Ｒ１３とダイオードＤ４を介して比較器Ａ２の出力に
接続したものである。
【００３６】本発明の実施例の動作は前記した図４の実
施例と同じであり、上記と同様の効果を得ることがで
き、本実施例においては、第２の実施例と同様、比較器
Ａ２の出力によりトランジスタＱ２を駆動することがで
き、比較器Ａ３を省略することができる。図６は本発明
の第５の実施例を示す図であり、同図には、図２に示し
たＤＣ／ＤＣコンバータにおいて、突入電流防止回路お
よび本実施例の入力過電流抑制回路のみが示されてお
り、その他の部分は省略されている。
施例と同じであり、上記と同様の効果を得ることがで
き、本実施例においては、第２の実施例と同様、比較器
Ａ２の出力によりトランジスタＱ２を駆動することがで
き、比較器Ａ３を省略することができる。図６は本発明
の第５の実施例を示す図であり、同図には、図２に示し
たＤＣ／ＤＣコンバータにおいて、突入電流防止回路お
よび本実施例の入力過電流抑制回路のみが示されてお
り、その他の部分は省略されている。
【００３７】本実施例においては、ヒューズ抵抗Ｒ１と
コンデンサＣ１の間にインダクタンスＬ３を接続し、Ｄ
Ｃ／ＤＣコンバータの入力過電流を検出するトランジス
タＱ１１のエミッタをヒューズ抵抗Ｒ１のＤＣ／ＤＣコ
ンバータの入力側の一端に接続し、トランジスタＱ１１
のベースを抵抗Ｒ１２とツェナー・ダイオードＺＤ２を
介してインダクタンスＬ３とコンデンサＣ１の接続点に
接続したものであり、その他の構成は図２に示した第１
の実施例と同一である。
コンデンサＣ１の間にインダクタンスＬ３を接続し、Ｄ
Ｃ／ＤＣコンバータの入力過電流を検出するトランジス
タＱ１１のエミッタをヒューズ抵抗Ｒ１のＤＣ／ＤＣコ
ンバータの入力側の一端に接続し、トランジスタＱ１１
のベースを抵抗Ｒ１２とツェナー・ダイオードＺＤ２を
介してインダクタンスＬ３とコンデンサＣ１の接続点に
接続したものであり、その他の構成は図２に示した第１
の実施例と同一である。
【００３８】同図において、ＤＣ／ＤＣコンバータのコ
ンデンサＣ１などの内部素子が短絡すると、ＤＣ／ＤＣ
コンバータの入力回路に流れる短絡電流はインダクタン
スＬ３により抑制されるとともに、インダクタンスＬ３
の両端には、ＤＣ／ＤＣコンバータの入力電圧２４Ｖに
相当する電圧が印加される。そのため、ＤＣ／ＤＣコン
バータの入力電圧より低いツェナー電圧を持つツェナー
・ダイオードＺＤ２が導通し、トランジスタＱ１１がオ
ンとなる。その結果、前記したように電界効果トランジ
スタＱ１がオフとなり、ＤＣ／ＤＣコンバータの内部素
子の短絡による短絡電流はヒューズ抵抗Ｒ１に流れ、ヒ
ューズ抵抗Ｒ１が短絡電流を遮断する。
ンデンサＣ１などの内部素子が短絡すると、ＤＣ／ＤＣ
コンバータの入力回路に流れる短絡電流はインダクタン
スＬ３により抑制されるとともに、インダクタンスＬ３
の両端には、ＤＣ／ＤＣコンバータの入力電圧２４Ｖに
相当する電圧が印加される。そのため、ＤＣ／ＤＣコン
バータの入力電圧より低いツェナー電圧を持つツェナー
・ダイオードＺＤ２が導通し、トランジスタＱ１１がオ
ンとなる。その結果、前記したように電界効果トランジ
スタＱ１がオフとなり、ＤＣ／ＤＣコンバータの内部素
子の短絡による短絡電流はヒューズ抵抗Ｒ１に流れ、ヒ
ューズ抵抗Ｒ１が短絡電流を遮断する。
【００３９】以上のように、本実施例においては、ヒュ
ーズ抵抗Ｒ１とコンデンサＣ１の間にインダクタンスＬ
３を接続しているので、ＤＣ／ＤＣコンバータの内部素
子の短絡時、短絡電流をインダクタンスＬ３により抑制
することができるとともに、インダクタンスＬ３にはＤ
Ｃ／ＤＣコンバータの入力電圧に相当する電圧が印加さ
れるので、ＤＣ／ＤＣコンバータの内部素子の短絡を感
度よく確実に検出し、短絡により生ずる過電流をしゃ断
することができる。
ーズ抵抗Ｒ１とコンデンサＣ１の間にインダクタンスＬ
３を接続しているので、ＤＣ／ＤＣコンバータの内部素
子の短絡時、短絡電流をインダクタンスＬ３により抑制
することができるとともに、インダクタンスＬ３にはＤ
Ｃ／ＤＣコンバータの入力電圧に相当する電圧が印加さ
れるので、ＤＣ／ＤＣコンバータの内部素子の短絡を感
度よく確実に検出し、短絡により生ずる過電流をしゃ断
することができる。
【００４０】図７は本発明の第６の実施例を示す図であ
り、本実施例においては、図６に示した第５の実施例に
おいて、突入電流防止回路と入力過電流抑制回路および
インダクタンスＬ３をＤＣ／ＤＣコンバータの負側に設
けたものであり、その動作は前記した図６の実施例と同
じであり、上記と同様の効果を得ることができる。ま
た、本実施例においても、第２、第４の実施例と同様、
比較器Ａ２の出力によりトランジスタＱ２を駆動するこ
とができ、比較器Ａ３を省略することができる。
り、本実施例においては、図６に示した第５の実施例に
おいて、突入電流防止回路と入力過電流抑制回路および
インダクタンスＬ３をＤＣ／ＤＣコンバータの負側に設
けたものであり、その動作は前記した図６の実施例と同
じであり、上記と同様の効果を得ることができる。ま
た、本実施例においても、第２、第４の実施例と同様、
比較器Ａ２の出力によりトランジスタＱ２を駆動するこ
とができ、比較器Ａ３を省略することができる。
【００４１】なお、上記実施例においては、突入電流抑
制回路のスイッチング素子に並列に接続される抵抗素子
として、ヒューズ抵抗を用いる実施例を示したが、本発
明における抵抗素子は、上記ヒューズ抵抗に限定される
ものではなく、その他、過熱時にしゃ断する抵抗素子な
ど、周知な種々の素子を用いることができる。
制回路のスイッチング素子に並列に接続される抵抗素子
として、ヒューズ抵抗を用いる実施例を示したが、本発
明における抵抗素子は、上記ヒューズ抵抗に限定される
ものではなく、その他、過熱時にしゃ断する抵抗素子な
ど、周知な種々の素子を用いることができる。
【００４２】
【発明の効果】以上説明したように、本発明において
は、突入電流防止回路を具備した複数のＤＣ／ＤＣコン
バータと、上記複数のＤＣ／ＤＣコンバータの内、少な
くとも２以上のＤＣ／ＤＣコンバータに給電するＡＣ／
ＤＣコンバータとを備えた電源回路において、ＤＣ／Ｄ
Ｃコンバータの入力電流が過電流状態になったとき、突
入電流防止回路の上記スイッチング素子をオフにさせ
て、スイッチング素子に並列に接続された抵抗素子を切
断することにより、ＡＣ／ＤＣコンバータに流れる過電
流を抑制するように構成したので、ＤＣ／ＤＣコンバー
タの内の一つが内部短絡などにより過電流状態となって
も直ちにしゃ断することができる。
は、突入電流防止回路を具備した複数のＤＣ／ＤＣコン
バータと、上記複数のＤＣ／ＤＣコンバータの内、少な
くとも２以上のＤＣ／ＤＣコンバータに給電するＡＣ／
ＤＣコンバータとを備えた電源回路において、ＤＣ／Ｄ
Ｃコンバータの入力電流が過電流状態になったとき、突
入電流防止回路の上記スイッチング素子をオフにさせ
て、スイッチング素子に並列に接続された抵抗素子を切
断することにより、ＡＣ／ＤＣコンバータに流れる過電
流を抑制するように構成したので、ＤＣ／ＤＣコンバー
タの内の一つが内部短絡などにより過電流状態となって
も直ちにしゃ断することができる。
【００４３】したがって、ＤＣ／ＤＣコンバータの内部
短絡などの故障時においても、ＡＣ／ＤＣコンバータが
停止することはなく負荷に給電を継続することができ、
電源装置の信頼性を向上させることができる。また、過
電流検出時、突入電流防止回路のスイッチング素子２ｂ
をオフにして抵抗素子２ａを切断しているので、過電流
をしゃ断するための特別のスイッチング素子を追加する
必要がなく、装置の構成を簡単にすることができる。
短絡などの故障時においても、ＡＣ／ＤＣコンバータが
停止することはなく負荷に給電を継続することができ、
電源装置の信頼性を向上させることができる。また、過
電流検出時、突入電流防止回路のスイッチング素子２ｂ
をオフにして抵抗素子２ａを切断しているので、過電流
をしゃ断するための特別のスイッチング素子を追加する
必要がなく、装置の構成を簡単にすることができる。
【００４４】さらに、ＤＣ／ＤＣコンバータの入力回路
に直列にインダクタンスを接続することにより、スイッ
チング素子のディレーにより発生する瞬間的な過電流を
抑制することが可能となる。またさらに、上記インダク
タンスの両端電圧を検出することにより、ＤＣ／ＤＣコ
ンバータの過電流を感度よく確実に検出することが可能
となる。
に直列にインダクタンスを接続することにより、スイッ
チング素子のディレーにより発生する瞬間的な過電流を
抑制することが可能となる。またさらに、上記インダク
タンスの両端電圧を検出することにより、ＤＣ／ＤＣコ
ンバータの過電流を感度よく確実に検出することが可能
となる。
【図１】本発明の原理ブロック図である。
【図２】本発明の第１の実施例を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】本発明の第３の実施例を示す図である。
【図５】本発明の第４の実施例を示す図である。
【図６】本発明の第５の実施例を示す図である。
【図７】本発明の第６の実施例を示す図である。
【図８】本発明の前提となる電源装置の構成を示す図で
ある。
ある。
【図９】従来例を示す図である。
１ ＡＣ／ＤＣコンバータ ２ ＤＣ／ＤＣコンバータ ２ａ 過電流もしくは過熱に応
動してしゃ断する抵抗 ２ｂ スイッチング素子 ２ｃ 過電流検出手段 ２ｄ 遅延手段 ２ｅ コンデンサ ２ｆ ＤＣ／ＤＣコンバータ部 １０１、１０１ａ、１０１ｂ ＰＤＵ １０２ａ，１０２ｂ ＤＣ／ＤＣコンバータ １０３、１０３ａ、１０３ｂ 負荷 １０４ バッテリー Ｒ１ ヒューズ抵抗 Ｒ２．Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ
１０， Ｒ１１，Ｒ１２ 抵抗 Ｑ１ 電界効果トランジスタ Ｑ２，Ｑ３，Ｑ１１ トランジスタ Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ Ａ１，Ａ２，Ａ３，Ａ４ 比較器 Ｄ１，Ｄ２，Ｄ３ ダイオード ＺＤ１，ＺＤ２ ツェナー・ダイオード Ｌ１，Ｌ２，Ｌ３ インダクタンス Ｔ１ トランス ＣＮＴ１ コンバータ制御回路
動してしゃ断する抵抗 ２ｂ スイッチング素子 ２ｃ 過電流検出手段 ２ｄ 遅延手段 ２ｅ コンデンサ ２ｆ ＤＣ／ＤＣコンバータ部 １０１、１０１ａ、１０１ｂ ＰＤＵ １０２ａ，１０２ｂ ＤＣ／ＤＣコンバータ １０３、１０３ａ、１０３ｂ 負荷 １０４ バッテリー Ｒ１ ヒューズ抵抗 Ｒ２．Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ
１０， Ｒ１１，Ｒ１２ 抵抗 Ｑ１ 電界効果トランジスタ Ｑ２，Ｑ３，Ｑ１１ トランジスタ Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ Ａ１，Ａ２，Ａ３，Ａ４ 比較器 Ｄ１，Ｄ２，Ｄ３ ダイオード ＺＤ１，ＺＤ２ ツェナー・ダイオード Ｌ１，Ｌ２，Ｌ３ インダクタンス Ｔ１ トランス ＣＮＴ１ コンバータ制御回路
Claims (3)
- 【請求項１】 入力回路に直列に過電流もしくは過熱に
応動してしゃ断する抵抗素子(2a)とスイッチング素子(2
b)から構成される並列回路が接続され、電源投入時、上
記スイッチング素子(2b)を所定時間オフにすることによ
り突入電流を防止する突入電流防止回路を具備した複数
のＤＣ／ＤＣコンバータ(2) と、 上記複数のＤＣ／ＤＣコンバータ(2) の内、少なくとも
２以上のＤＣ／ＤＣコンバータに給電するＡＣ／ＤＣコ
ンバータ(1) とを備えた電源回路の入力過電流抑制回路
において、 上記ＤＣ／ＤＣコンバータ(2) の入力電流を検出する検
出手段(2c)を設け、 検出手段(2c)が過電流を検出したとき、上記スイッチン
グ素子(2b)をオフにさせて、スイッチング素子(2b)に並
列に接続された抵抗素子(2a)を切断することにより、Ａ
Ｃ／ＤＣコンバータ(1) に流れる過電流を抑制すること
を特徴とする入力過電流抑制回路。 - 【請求項２】 ＤＣ／ＤＣコンバータ(2) の入力回路に
直列にインダクタンスを接続したことを特徴とする請求
項１の入力過電流抑制回路。 - 【請求項３】 入力回路に直列に過電流もしくは過熱に
応動してしゃ断する抵抗素子(2a)とスイッチング素子(2
b)から構成される並列回路が接続され、電源投入時、ス
イッチング素子(2b)を所定時間オフにすることにより突
入電流を防止する突入電流防止回路を具備した複数のＤ
Ｃ／ＤＣコンバータ(2) と、 上記複数のＤＣ／ＤＣコンバータ(2) の内、少なくとも
２以上のＤＣ／ＤＣコンバータ(2) に給電するＡＣ／Ｄ
Ｃコンバータ(1) とを備えた電源回路の入力過電流抑制
回路において、 上記抵抗素子(2a)とスイッチング素子(2b)から構成され
る並列回路とＤＣ／ＤＣコンバータ部(2f)の入力側に接
続されたコンデンサ(2e)の間に直列にインダクタンスを
接続するとともに、上記並列回路とインダクタンスの直
列回路の両端電圧が所定値より大になったとき出力を発
生する検出手段(2c)を設け、 上記検出手段(2c)の出力により上記スイッチング素子(2
b)をオフにさせて、スイッチング素子(2b)に並列に接続
された抵抗素子(2a)をしゃ断することにより、ＡＣ／Ｄ
Ｃコンバータ(1) に流れる過電流を抑制することを特徴
とする入力過電流抑制回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091233A JPH06311739A (ja) | 1993-04-19 | 1993-04-19 | 入力過電流抑制回路 |
| US08/739,216 US5726849A (en) | 1993-04-19 | 1996-10-29 | Input overcurrent suppression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091233A JPH06311739A (ja) | 1993-04-19 | 1993-04-19 | 入力過電流抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311739A true JPH06311739A (ja) | 1994-11-04 |
Family
ID=14020709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091233A Pending JPH06311739A (ja) | 1993-04-19 | 1993-04-19 | 入力過電流抑制回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5726849A (ja) |
| JP (1) | JPH06311739A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1239573A1 (en) * | 2001-03-05 | 2002-09-11 | Fujitsu Limited | Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system |
| JP2011101512A (ja) * | 2009-11-06 | 2011-05-19 | Toko Inc | Ｕｓｂ接続機器に用いる入力保護回路 |
| CN102801140A (zh) * | 2012-06-05 | 2012-11-28 | 哈尔滨工程大学 | 一种基于晶闸管的船用大功率ac-dc变换器 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018229A (en) * | 1997-06-30 | 2000-01-25 | Compaq Computer Corporation | Lithium-ion battery pack with integral switching regulator using cutoff transistor |
| US6222282B1 (en) * | 1998-03-19 | 2001-04-24 | Advanced Peripheral Technologies, Ltd. | Wheelchair using one or more DC to DC converters to power accessories |
| WO2000013279A1 (de) * | 1998-08-31 | 2000-03-09 | Siemens Aktiengesellschaft | Schaltungsanordnung und verfahren für eine elektronische sicherung |
| US6130813A (en) * | 1999-01-11 | 2000-10-10 | Dell U.S.A., L.P. | Protection circuit for electronic devices |
| EP1130733A1 (en) * | 2000-02-29 | 2001-09-05 | Alcatel | Method and device for distributing electric power in telecommunication central office equipment |
| US6977482B2 (en) * | 2003-02-11 | 2005-12-20 | O2Micro International Limited | Selector circuit for power management in multiple battery systems |
| US7348760B2 (en) * | 2000-09-21 | 2008-03-25 | O2Micro International Limited | Power management topologies |
| US7564220B2 (en) * | 2000-09-21 | 2009-07-21 | O2Micro International Ltd. | Method and electronic circuit for efficient battery wake up charging |
| US6661281B2 (en) | 2001-11-29 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Method for reducing current surge using multi-stage ramp shunting |
| US6462607B1 (en) | 2001-11-29 | 2002-10-08 | Hewlett-Packard Company | Ramp loading circuit for reducing current surges |
| US6930893B2 (en) * | 2002-01-31 | 2005-08-16 | Vlt, Inc. | Factorized power architecture with point of load sine amplitude converters |
| US6975098B2 (en) * | 2002-01-31 | 2005-12-13 | Vlt, Inc. | Factorized power architecture with point of load sine amplitude converters |
| EP1345310A1 (en) * | 2002-03-12 | 2003-09-17 | STMicroelectronics N.V. | Transformerless ac/dc-converter |
| US7269658B2 (en) * | 2003-10-16 | 2007-09-11 | Lucent Technologies Inc. | Method and system for connecting calls through virtual media gateways |
| DE102004024933A1 (de) * | 2004-04-26 | 2005-11-17 | Dr. Johannes Heidenhain Gmbh | Schutzschaltung für einen Umrichter |
| US20060244460A1 (en) * | 2005-04-29 | 2006-11-02 | Weaver Jeffrey S | System and method for battery management |
| US7504808B2 (en) * | 2005-06-30 | 2009-03-17 | Intel Corporation | Multiphase transformer for a multiphase DC-DC converter |
| US20070024122A1 (en) * | 2005-07-27 | 2007-02-01 | Steve Belson | System and method for a distributed front end rectifier power system |
| US7112937B1 (en) | 2005-10-31 | 2006-09-26 | Hewlett-Packard Development Company, Lp. | Device and method for driving a motor |
| US8084886B2 (en) * | 2006-03-28 | 2011-12-27 | Fujitsu Limited | Uninterruptible power supply apparatus |
| JP4495105B2 (ja) * | 2006-03-28 | 2010-06-30 | 富士通株式会社 | 無停電電源装置 |
| JP2008193833A (ja) * | 2007-02-06 | 2008-08-21 | Disco Abrasive Syst Ltd | 給電システム |
| TWI422128B (zh) * | 2008-10-23 | 2014-01-01 | Intersil Inc | 功率調節器及用於控制功率調節器輸出的系統和方法 |
| DE102009007969A1 (de) * | 2009-02-06 | 2010-08-19 | Siemens Aktiengesellschaft | Kurzschluss-Schutzvorrichtung und Schaltanlage mit derartigen Schutzvorrichtungen |
| KR101534586B1 (ko) * | 2009-02-17 | 2015-07-09 | 엘지이노텍 주식회사 | 페일/세이프가 추가된 고전류용 부스트 컨버터 |
| EP2602894B1 (en) * | 2011-12-05 | 2014-04-09 | Efore OYJ | Circuit, method and system for overload protection |
| WO2013159821A1 (de) * | 2012-04-27 | 2013-10-31 | Siemens Aktiengesellschaft | Ladeeinrichtung |
| CN102751969B (zh) * | 2012-07-11 | 2015-01-21 | 上海先甲新能源科技有限公司 | 一种小功率光伏控制器输出短路的保护电路及其方法 |
| CN104333122B (zh) * | 2014-11-18 | 2018-05-11 | 华为技术有限公司 | 供电总线电路 |
| US9793809B1 (en) * | 2016-10-14 | 2017-10-17 | Infineon Technologies Ag | Safety crowbar for voltage converters |
| CN109256759B (zh) * | 2017-07-14 | 2021-04-16 | 台达电子工业股份有限公司 | 电弧抑制装置与电弧抑制方法 |
| CN107359688B (zh) | 2017-08-18 | 2020-08-25 | 华为技术有限公司 | 供电设备的故障处理方法及装置 |
| EP3556905A1 (de) * | 2018-04-19 | 2019-10-23 | Siemens Aktiengesellschaft | Schaltungsanordnung, verfahren zum betrieb einer schaltungsanordnung und elektrolyseeinrichtung |
| JP7086298B2 (ja) * | 2019-07-11 | 2022-06-17 | 三菱電機株式会社 | 電力変換装置 |
| FR3106447B1 (fr) * | 2020-01-21 | 2022-01-14 | Slat | Element de stockage d’energie electrique et alimentation sauvegardee associee |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440441A (en) * | 1984-10-24 | 1995-08-08 | Ahuja; Om | Apparatus for protecting, monitoring, and managing an AC/DC electrical line or a telecommunication line using a microprocessor |
| EP0204723B1 (en) * | 1984-10-24 | 1991-05-08 | Om Ahuja | Auto-reset circuit breaker |
| US4870534A (en) * | 1988-09-02 | 1989-09-26 | Harford Jack R | Power line surge suppressor |
| US5010293A (en) * | 1989-11-20 | 1991-04-23 | Raynet Corporation | Inrush current limiting circuit |
| US5170311A (en) * | 1989-12-27 | 1992-12-08 | S&C Electric Company | Overcurrent protection device |
| US5180964A (en) * | 1990-03-28 | 1993-01-19 | Ewing Gerald D | Zero-voltage switched FM-PWM converter |
| US5181155A (en) * | 1990-08-30 | 1993-01-19 | Beg Mirza A | Overcurrent trip circuit |
| JPH04354266A (ja) * | 1991-05-30 | 1992-12-08 | Sony Corp | 高圧安定化回路 |
| US5561596A (en) * | 1994-02-22 | 1996-10-01 | International Business Machines Corporation | AC line stabilization circuitry for high power factor loads |
-
1993
- 1993-04-19 JP JP5091233A patent/JPH06311739A/ja active Pending
-
1996
- 1996-10-29 US US08/739,216 patent/US5726849A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1239573A1 (en) * | 2001-03-05 | 2002-09-11 | Fujitsu Limited | Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system |
| US6674657B2 (en) | 2001-03-05 | 2004-01-06 | Fujitsu Limited | Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system |
| JP2011101512A (ja) * | 2009-11-06 | 2011-05-19 | Toko Inc | Ｕｓｂ接続機器に用いる入力保護回路 |
| CN102801140A (zh) * | 2012-06-05 | 2012-11-28 | 哈尔滨工程大学 | 一种基于晶闸管的船用大功率ac-dc变换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5726849A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06311739A (ja) | 入力過電流抑制回路 | |
| US6639816B2 (en) | Power supply system with AC redundant power sources and safety device | |
| JP3210561B2 (ja) | 放電灯点灯回路 | |
| KR940009875B1 (ko) | 전원장치 및 전원공급방법 | |
| JP2001157452A (ja) | ワールドワイド電源装置 | |
| JP3264473B2 (ja) | 電源装置 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JPS6349100Y2 (ja) | ||
| JPH05316640A (ja) | 電力変換装置 | |
| JPH11196529A (ja) | 電源装置 | |
| JPH0130845Y2 (ja) | ||
| JPH0287970A (ja) | 自励式スイッチィング電源における過電圧保護回路 | |
| JP4511793B2 (ja) | ジェネレータに対するダイオード装置 | |
| KR100208394B1 (ko) | 전원 공급 장치의 보호 회로 | |
| JPH0226262A (ja) | 直流電源装置 | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| JP2605304Y2 (ja) | スイツチングレギユレータの保護回路 | |
| JPH0284057A (ja) | 直流電源装置 | |
| JPH0729741Y2 (ja) | 電源回路のプロテクタ回路 | |
| JPH04368436A (ja) | 無停電電源装置の保護回路 | |
| JPH10201077A (ja) | 過電圧保護回路 | |
| JP2797376B2 (ja) | 電源回路 | |
| JPH05268722A (ja) | インバータ装置の誤配線保護回路 | |
| JPH04133666A (ja) | 電源回路 | |
| JPH1066329A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |