JPH0585104B2

JPH0585104B2 -

Info

Publication number: JPH0585104B2
Application number: JP62164447A
Authority: JP
Inventors: Hiroshi Ikeuchi
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1987-07-01
Filing date: 1987-07-01
Publication date: 1993-12-06
Also published as: JPS648768A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧
出力電圧の安定化回路が設けられている高圧発生
回路に関するものである。

〔従来の技術〕

第５図には従来の高圧発生回路が示されてい
る。この高圧発生回路は水平偏向出力回路１と、
フライバツクトランス２と、多倍圧回路３とを備
えている。

水平偏向出力回路１は、水平出力トランジスタ
４と、ダンパーダイオード５と、共振コンデンサ
６と、水平偏向コイル７と、Ｓ字補正コンデンサ
８とからなる。水平出力トランジスタ４は水平ド
ライブ回路から送られてくる電圧パルスを受けて
スイツチング作用を行い、ダンパーダイオード５
との協同によつて水平偏向コイル７に鋸歯状波電
流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によつてフ
ライバツクパルスを発生させ、これをフライバツ
クトランス２に加える。

フライバツクトランス２はコア１０に１次コイ
ル１１と２次コイル１２を巻装したものからな
り、１次コイル１１の一端は水平出力トランジス
タ４のコレクタ側に接続され、また、同コイル１
１の他端は入力電源１３に接続されている。そし
て、２次コイル１２の一端側（高圧側）は多倍圧
回路３の入力端に接続され、同コイル１２の他端
はABL（Automatic Brightness Limiter）側に
接続されている。このフライバツクトランス２は
水平偏向出力回路１から加えられるフライバツク
パルスを昇圧してその昇圧出力を多倍圧回路３に
供給する。

多倍圧回路３は、ダイオード１４，１５，１６
と、コンデンサ１７，１８，２０とを有して構成
され、この多倍圧回路３に第２図のパルス電圧
（帰線期間T_rの電圧）v_Hの正側の電圧E_H1が加わ
ると電流経路ａにおいてコンデンサ１７にE_H1の
電圧が充電される。次に走査期間T_Sの電圧E_H2が
加わると、ダイオード１５が導通し、電流経路ｂ
においてコンデンサ１８にE_H1＋E_H2の電圧が充電
される。次に、帰線期間T_rのパルス電圧E_H1が加
わると、ダイオード１６が導通し、Ｃの経路でコ
ンデンサ２０に（E_H1＋E_H2）＋E_H1＝2E_H1＋E₂ の電圧が発生し、この電圧が高圧出力電圧E_Hと
してCRTブラウン管のアノードに加えられるの
である。

このように、多倍圧回路３は正弦波に対しては
３倍圧の整流回路として動作するが、フライバツ
クパルスの場合はE_H1に対してE_H2が充分に小さい
ので２倍圧整流回路として機能している。なお、
図中２１はCRTブラウン管のアノードとアース
間のコンデンサである。

〔発明が解決しようとする問題点〕

しかしながら、上記従来の高圧回路において
は、CRTブラウン管のアノードに高圧電流I_Hを
流して該CRTブラウン管の輝度を上げると、第
６図に示すように、高圧発生部の内部インピーダ
ンスによつて高圧出力電圧E_Hが降下し、これが
画面の歪みやフオーカス劣化をひき起こすという
問題があつた。

本発明は上記従来の問題点を解決するためにな
されたものであり、その目的は、高圧電流I_Hが
CRTブラウン管に流れても高圧出力電圧E_Hの安
定化を図り、前記画面歪みやフオーカス劣化をひ
き起こすことのない高圧発生回路を提供すること
にある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するため、次のように
構成されている。すなわち、本発明は、水平偏向
出力回路から加えられるフライバツクパルスを昇
圧するフライバツクトランスと；このフライバツ
クトランスの昇圧電圧を複数倍に倍圧してその多
倍圧電圧をブラウン管のアノードに加える多倍圧
回路と；を含む高圧発生回路において、前記ブラ
ウン管のアノードに印加される電圧と電流のうち
少なくとも一方を検出し、電圧又は電流の変化分
に対応する信号を出力する誤差増幅回路と；前記
フライバツクトランスのコアに巻装されるコイル
を有し、加算電圧を発生する加算電圧発出回路
と；前記誤差増幅回路の出力信号値に応じて加算
率を定め、その加算率に対応する加算電圧をフラ
イバツクトランスの二次コイルを介して前記多倍
圧回路に加えアノードへの印加電圧を安定化させ
る加算電圧制御回路と；を具備しており、前記加
算電圧発生回路は、フライバツクトランスのコア
に分割巻きされた初段の第２のコイルおよび次段
の第１のコイルと；第１のコイルの入力側に設け
られ第２のコイルの発生電圧パルスを整流平滑し
て第１のコイルに加えるダイオードとコンデンサ
の整流平滑回路と；を備え、第２のコイルで発生
する電圧パルスの正の整流平滑電圧の大きさが第
１のコイルで発生する電圧パルスの負の成分の電
圧以上の大きさとなるように第１のコイルと第２
のコイルの巻数が設定されていることを特徴とし
て構成されている。

〔作用〕

上記のように構成されている本発明において、
CRTブラウン管のアノードに高圧電流I_Hが流れ、
高圧出力電圧E_Hが低下すると、その電圧低下
（降下）は誤差増幅回路によつて検出され、誤差
増幅回路はその電圧低下分に対応する信号を加算
電圧制御回路に送る。加算電圧制御回路は誤差増
幅回路から送られてくる信号値に応じて加算率を
定め、加算電圧発生回路で生じた加算電圧に前記
加算率を剰じ、その算出電圧を多倍圧回路に加え
る。

この結果、前記算出電圧の所望倍数の電圧が多
倍圧回路を経て高圧出力電圧に加えられることと
なり、前記高圧電流I_Hが流れることに起因して生
じた高圧出力電圧E_Hの低下分が補償され、これ
により高圧出力電圧の安定化が図られるのであ
る。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と
同一の回路部分には同一符号を付し、その重複説
明を省略する。

第１図には本発明の一実施例を示す回路構成が
示されている。

本実施例が従来例と異なる特徴的なことは、加
算電圧発生回路２２と、誤差増幅回路２３と、加
算電圧制御回路２４とが設けられていることであ
る。

前記加算電圧発生回路２２は、加算電圧発生コ
イル２５と、ダイオード２６と、平滑コンデンサ
２７とからなり、ダイオード２６と平滑コンデン
サ２７は整流平滑回路を構成する。加算電圧発生
コイル２５は、初段の第２のコイル３０と次段の
第１のコイル２８とからなり、両コイル２８，３
０はダイオード２６を介して直列に接続されてお
り、この状態でフライバツクトランス２のコア１
０に分巻されて巻装されている。そして、平滑コ
ンデンサ２７の一端は第１のコイル２８の低圧側
（巻き始め側）と、ダイオード２６のカソードと
の共通端子に接続されており、同コンデンサ２７
の他端は第２のコイル３０の低圧側（巻き始め
側）に接続されている。この結果、第２図ａに示
すように、フライバツクトランス２の２次コイル
１２の高圧側にパルス電圧v_Hが発生したとき、第
２のコイル３０の巻き終り端には前記パルス電圧
v_Hと同相のパルス電圧e_cが発生する（第２図ｃ）。
このパルス電圧e_cの帰線期間T_rのパルス成分はダ
イオード２６によつて尖頭値整流され、その整流
電圧は平滑されてコンデンサ２７の出力端（第１
のコイルの入力端）には第２図ｃの波形のE_c1が
平滑された正の直流電圧（負の成分のない直流電
圧）が発生する。一方、第１のコイル２８にも前
記パルス電圧v_Hと同相の同図ｂに示すようなパル
ス電圧が発生する。

本実施例では、第１のコイル２８間の交流パル
ス電圧の負の成分E_b2と第２のコイル３０間のパ
ルス電圧の正の成分E_c1とがほぼ等しくなる様に
第２のコイル３０の巻数を決定している（実際に
は安全を見込んでE_c1＞E_b2としている）。このよ
うにコイル２８と３０の相互の巻数を決定するこ
とにより、第２のコイル３０の整流平滑出力電圧
が第１のコイル２８で発生するパルス電圧に加算
されることで、第１のコイルのパルス電圧の負の
成分E_b2がE_c1の平滑正電圧に打ち消されて第１の
コイルの出力端には負の成分のない正のDCパル
ス電圧e_b（第２図ｄ）が発生し、後述するトラン
ジスタ３１がカツトオフ（Cut−off）の場合、制
御トランジスタ３２のエミツタにはe_b電圧がその
まま発生することとなり、この制御トランジスタ
３２のエミツタの電圧をe_eとすれば、e_e＝e_bとな
る。

一方、誤差増幅回路２３は、差動演算回路３３
と、トランジスタ３１によつて構成されている。
差動演算回路３３は、CRTブラウン管に加える
高圧出力電圧E_Hの検出電圧信号e_Hと基準電源３４
から加えられる基準電圧e_sとの差を演算し、その
差電圧に対応する信号e_qをトランジスタ３１のベ
ースに加える。本実施例では、CRTブラウン管
のアノード側の高圧出力端とアース間に抵抗器３
５とフオーカス用可変抵抗器３６とボリウム抵抗
器３７とを直列に配し、そのボリウム抵抗器３７
から検出電圧e_Hを得ている。そして、このボリウ
ム抵抗器３７の調整に際しては、第６図に示すよ
うに、高圧電流I_Hが斜線で示す動作範囲の最大規
定値I_HMで高圧出力電圧E_Hが規定高圧電圧E_HMとな
るように、抵抗値を調整し、このときの検出電圧
e_Hは基準電圧e_sと等しくなるようにしている。し
たがつてこのとき、差動演算回路３３からの出力
信号e_qは零となるから、トランジスタ３１はカツ
トオフとなる（実際の場合は多少余裕をとり出力
信号が完全に零とならないようにしている）。

なお、トランジスタ３１のエミツタ側はアース
に接続されている。

他方、加算電圧制御回路２４は、制御トランジ
スタ３２と、抵抗器３９とからなり、該抵抗器３
９は前記トランジスタ３１のコレクタと制御トラ
ンジスタ３２のベース間に介設されている。ま
た、同トランジスタ３２のコレクタ側は前記第１
のコイル２８の巻き終わり側（高圧側）に接続さ
れ、さらに、同トランジスタ３２のエミツタ側は
フライバツクトランス２の２次コイル１２の低圧
側に接続されている。そして、コレクタとベース
間には抵抗器３８が設けられている。

また、加算電圧発生回路２２を構成する第１の
コイル２８と、２次コイル１２との間にはダイオ
ード４０が介設され、このダイオード４０のアノ
ード側は２次コイル１２の低圧側に接続されてい
る。また、２次コイル１２の低圧側端部と、ダイ
オード４０のアノード側と、制御トランジスタ３
２のエミツタ側との共通端側には他のダイオード
４１のカソード側が接続され、同ダイオード４１
のアノード側は、第２のコイル３０の巻き始め端
と、平滑コンデンサ２７の一端側との共通端子側
に接続され、さらに該共通端子側はABL
（Automatic Brightness Limiter）に接続れさて
いる。

本実施例は上記のように構成されており、以下
にその作用を説明する。

まず、CRTブラウン管のアノードに流れる高
圧電流I_Hが動作範囲の最大規定値I_HMになると、
高圧出力電圧E_Hが低下するが、このとき、前述
のごとく、誤差増幅回路２３の検出信号の電圧e_H
と基準電圧e_Sとがほぼ等しくなるから、トランジ
スタ３１がカツトオフし、制御トランジスタ３２
のエミツタ側には加算電圧発生回路２２で発生し
た加算電圧e_bがそのまま現れる。つまり、加算電
圧制御回路２４の加算率が１（100％）となり、e_e
＝e_bとなる。

したがつて、帰線期間においては第３図の実線
の経路で電流が流れ、多倍圧回路３のコンデンサ
１７には２次コイル１２に発生する帰線パルス
（フライバツク昇圧パルス）v_Hの正側電圧E_H1（第
２図ａ）と加算用の電圧e_eとの和E_H1＋e_eの電圧
が充電され、同時に、CRTブラウン管のアノー
ドとアース間のコンデンサ２１にも同一の電圧
（E_H1＋e_e）が発生する。

次に、走査期間T_Sになると、第３図の点線で
示す経路に沿つて電流が流れる。つまり、２次コ
イル１２には前記帰線期間T_rとは逆の電流が流
れる。この時e_bは約0Vであり、電流がダイオー
ド４０を通つてベースに向かつて流れるが、その
結果として、コンデンサ１８にE_H1＋e_e＋E_H2の電
圧が発生する。

そして、再び帰線期間T_rに入ると、第３図の
一点鎖線で示す経路に沿つて電流が流れ、コンデ
ンサ２１には２（E_H1＋e_e）＋2E_H2の電圧が発生す
る。

すなわち、高圧出力電圧E_Hは E_H＝２（E_H1＋e_e）＋2E_H2 となり、e_eの値がE_Hの電圧降下に応じて変化（加
算）することにより、E_Hを安定化できることが
理解される。このe_eの変化は誤差増幅回路２３の
出力値に応じて加算電圧制御回路２４が加算率ｎ
を決定し、第１のコイル２８に発生する加算電圧
e_bに前記加算率ｎを剰じこの値を実際に加算する
電圧e_eとしている。つまり、 e_e＝e_b×ｎによつてe_eを変化させている。

このように、高圧出力電圧E_Hの低下に応じて
その安定化が行われるのであるが、この電圧低下
が徐々に小さくなり、最後に電圧低下がなくなつ
たとき、すなわち、高圧電流I_Hが零のときは、差
動演算回路３３のプラス側端子に入力する検出電
圧e_Hが大きくなり、その結果として、e_Hとe_sとの
差も大きくなり、差動演算回路３３からの出力信
号e_qが大きくなる。今極端な例として、e_qが大き
くなることにより、トランジスタ３１が完全にオ
ンし、コレクタとエミツタ間がシヨートと考える
と、抵抗器３９の抵抗値R₂よりも抵抗器３８の
抵抗値R₁の方がはるかに大きいR₁≫R₂の場合に
は制御トランジスタ３２はカツトオフとなりe_e≒
０となる。この場合は高圧出力電圧E_Hに降下分
がないから、加算すべき電圧は０となり、帰線期
間T_rにおいては第４図の実線で示す経路で電流
が流れ、また、帰線期間T_Sにおいては点線で示
すように電流が流れ、さらに再度帰線期間T_rに
なつたときには一点鎖線で示すように電流が流
れ、CRTブラウン管のアノードへはE_H＝2E_H1＋
2E_H2の電圧が印加される。

上記のように本実施例によれば、高圧出力電圧
E_Hの低下（降下）分が補償され、同電圧E_Hの安
定化が図れる。この結果、画面の歪みやフオーカ
ス劣化を防止できる。この場合、画面の歪みのみ
を防止する場合には高圧電流の大小にかかわらず
高圧出力電圧E_Hを一定にするのでなく、第６図
の鎖線で示すように、高圧電流I_Hが増加するにつ
れて高圧出力電圧E_Hをわずかに減少する方向に
安定化させる方が効果的である。

また、本実施例ではトランジスタ３１，３２の
スイツチ制御を利用して高圧出力電圧E_Hを制御
するものであるから、その制御効率を大幅に高め
ることができる。

なお、上記実施例では、CRTブラウン管のア
ノード側から高圧出力電圧E_Hの変化分をフイー
ドバツクして高圧出力電圧E_Hの安定化制御を行
つているが、本発明はこれに限定されず、高圧電
流I_Hの変化分をフイードバツクして行つてもよ
い。ただし、この場合は差動演算回路３３の入力
が逆になり、そのフイードバツク信号は同回路３
３のマイナス端に入力することになる。

また、本実施例では、第２のコイル３０の巻き
始め端と平滑コンデンサ２７の共通端部をABL
側に接続しているがこれをアースに接続してもよ
い。

さらに、本実施例の高圧発生回路はフライバツ
クパルスの発生と水平偏向回路とを兼用している
が、水平偏向回路を分離してもよく、その場合は
水平偏向コイル７とＳ字補正コンデンサ８を省略
できる。また、必要に応じダイオード４０を省略
することも可能である。

さらに、上記実施例では高圧電流I_Hが動作範囲
の最大規定値I_HMのときに差動演算回路３３から
の出力信号e_qがほぼ零になるようにボリウム抵抗
器を調整しているが、この電圧調整は必ずしもこ
の態様に限定されることはなく、高圧電流I_Hの動
作範囲内の任意位置で検出電圧e_Hと基準電圧e_sと
のつり合い位置を調整し得るものである。

〔発明の効果〕

本発明は以上説明したように構成したものであ
るから、高圧出力電圧の安定化が図れ、画面の歪
みやフオーカス劣化を効果的に防止することがで
きる。

また、加算電圧を発生させるコイルをフライバ
ツクトランスのコアに巻装して構成するものであ
るから、回路全体をフライバツクトランスのコア
を境界線として、いわゆるAC絶縁を図ることが
できるという利益が得られる。

さらに、高圧出力電圧の低下に応じて加算する
電圧は多倍圧回路を経て複数倍に増大できるか
ら、該多倍圧回路との組み合わせによつてその加
算すべき電圧倍増の相乗的効果を得ることが可能
となる。さらに、本発明では加算電圧発生回路の
コイルを分割巻きして初段の第２のコイルと次段
の第１のコイルとを備えて構成し、第２のコイル
で発生した電圧パルスの整流平滑電圧で第１のコ
イルで発生する電圧パルスの負の成分を打ち消す
ように第１のコイルと第２のコイルのコイル巻数
を設定したものであるから、第１のコイルの出力
端の電圧は負の成分のない正の電圧パルスとな
り、この電圧パルスを整流平滑することなくその
まま加算電圧制御回路を通してフライバツクトラ
ンスの二次コイルに加えればよいこととなる。し
たがつて、例えば、加算電圧発生回路のコイルを
３分割以上の分割巻きにした場合でも初段のコイ
ルで発生した電圧パルスを整流平滑して次段の電
圧パルスの負の成分を打ち消した後、次々に各段
の電圧パルスをそのまま加えて行けばよいので、
信号処理が非常に容易となり、加算電圧発生回路
から加算電圧制御回路を介してフライバツクトラ
ンスの二次コイルに至る経路の回路構成を極めて
簡易なものとすることができる。

さらに、本発明はフライバツクトランスの出力
側に多倍圧回路を備えているので、例えば高圧安
定化のために要する最大加算電圧をΔV、多倍圧
回路の倍率をｎとすれば、加算電圧発生回路のコ
イル出力端の発生電圧はΔVの１／ｎでよく、し
かも、加算電圧発生コイルの初段の分割巻きコイ
ル（第２のコイル）で発生する電圧は次段のコイ
ル（第１のコイル）で発生する電圧パルスの負の
成分を打ち消すに足る小さい電圧でよいので、こ
の第２のコイル（初段の分割巻きコイル）の電圧
パルスを整流平滑するダイオードとコンデンサは
耐圧の小さい回路素子とすることができ、これに
より回路の小型化と回路コストの低減化が可能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は回路各部の電圧波形図、第３図は高圧出力電
圧の低下時における回路の作用説明図、第４図は
高圧出力電圧の正常時における回路の作用説明
図、第５図は従来例の回路図、第６図はCRTブ
ラウン管のアノードに加える高圧出力電圧E_Hと
高圧電流I_Hとの関係を示す特性図である。１…水平偏向出力回路、２…フライバツクトラ
ンス、３…多倍圧回路、４…水平出力トランジス
タ、５…ダンパーダイオード、６…共振コンデン
サ、７…水平偏向コイル、８…Ｓ字補正コンデン
サ、１０…コア、１１…１次コイル、１２…２次
コイル、１３…入力電源、１４，１５，１６…ダ
イオード、１７，１８，２０，２１…コンデン
サ、２２…加算電圧発生回路、２３…誤差増幅回
路、２４…加算電圧制御回路、２５…加算電圧発
生コイル、２６…ダイオード、２７…平滑コンデ
ンサ、２８…第１のコイル、３０…第２のコイ
ル、３１…トランジスタ、３２…制御トランジス
タ、３３…差動演算回路、３４…基準電源、３５
…抵抗器、３６…フオーカス用可変抵抗器、３７
…ボリウム抵抗器、３８，３９…抵抗器、４０，
４１…ダイオード。

Claims

【特許請求の範囲】１水平偏向出力回路から加えられるフライバツ
クパルスを昇圧するフライバツクトランスと；こ
のフライバツクトランスの昇圧電圧を複数倍に倍
圧してその多倍圧電圧をブラウン管のアノードに
加える多倍圧回路と；を含む高圧発生回路におい
て、前記ブラウン管のアノードに印加される電圧
と電流のうち少なくとも一方を検出し、電圧又は
電流の変化分に対応する信号を出力する誤差増幅
回路と；前記フライバツクトランスのコアに巻装
されるコイルを有し、加算電圧を発生する加算電
圧発生回路と；前記誤差増幅回路の出力信号値に
応じて加算率を定め、その加算率に対応する加算
電圧をフライバツクトランスの二次コイルを介し
て前記多倍圧回路に加えアノードへの印加電圧を
安定化させる加算電圧制御回路と；を具備してお
り、前記加算電圧発生回路は、フライバツクトラ
ンスのコアに分割巻きされた初段の第２のコイル
および次段の第１のコイルと；第１のコイルの入
力側に設けられ第２のコイルの発生電圧パルスを
整流平滑して第１のコイルに加えるダイオードと
コンデンサの整流平滑回路と；を備え、第２のコ
イルで発生する電圧パルスの正の整流平滑電圧の
大きさが第１のコイルで発生する電圧パルスの負
の成分の電圧以上の大きさとなるように第１のコ
イルと第２のコイルの巻数が設定されていること
を特徴とする高圧発生回路。２誤差増幅回路は、アノードに印加される検出
電圧と予め与えられている基準電圧との差の電圧
を出力する差動演算回路と、この差動演算回路か
らの出力信号をベース電圧とするトランジスタに
よつて構成されていることを特徴とする特許請求
の範囲第１項記載の高圧発生回路。３加算電圧制御回路は、コレクタ側が加算電圧
発生回路のコイル端に接続された制御トランジス
タを有しており、この制御トランジスタのコレク
タとベース間には第１の抵抗器が設けられ、同ト
ランジスタのベースは第２の抵抗器を介して誤差
増幅回路の出力端に接続されており、また、前記
制御トランジスタのエミツタ側はフライバツクト
ランスの二次コイルの低圧側端部に接続されてい
ることを特徴とする特許請求の範囲第１項記載の
高圧発生回路。