KR900005363B1 - 음극선관을 위한 수평 출력회로 - Google Patents

Abstract

내용 없음.

Description

음극선관을 위한 수평 출력회로

제1도는 본 발명의 1실시예의 회로도.

제2도는 제1도에 도시한 회로도에 있어서의 여러가지 회로위치에서의 전압 및 전류 파형도.

본 발명은 음극선관을 위한 수평 출력회로에 관하여, 특히 CRT에 애노드에서 부하전압의 번화에 의해서 생기는 화면왜곡을 보정하는 능력이 있는 수평 출력회로에 관한 것이다.

수평 출력 트랜지스터와 병렬로 접속된 S형 커패시터 및 수평 편향 코일의 직렬회로와 S형 커패시터에 직렬로 접속되고 또 하나의 스위칭 트랜지스터의 출력을 걸어주는 수평 출력회로는 본 발명과 동일한 발명자에 의해 발명되고, 일본국 특허 공개공보 제160378/1984호에 공개되어 있다. 이와 같은 공지의 회로에 있어서, 상기 커패시터는 수평 편향 코일과 S형 커패시터를 포함하는 직렬회로와 어스사이에 접지되어 있다. 그 결과 CRT의 스크린상의 화면의 수평길이가 수상관의 애노드에서 고전압의 저하때문에 증가되어 화면왜곡은 수평 편향 전류의 진폭을 보상하는 것에 의해 보정되게 된다.

특히, 종래회로에서 S형 커패시터에 걸리는 전압은 상기 커패시터에 접속된 상기 스위칭 트랜지스터가 "OFF"상태일때에 S형 커패시터를 위한 충전통로에 직렬로 삽입된 상기 커패시터에 의해 감소하게 된다.

그러나 이와 같은 회로에 있어서, S형 커패시터에 걸리는 전압의 감소에 기인하는 수평 편향 전류의 진폭의 감소로 수평 플라이백 펄스의 진폭의 감소에 의하여 고전압의 조절특성이 악화된다. 고전압의 조절특성의 악화는 화면에 있어서의 휘도의 결함, 플라이백 트랜스포머의 다른 권선에서 발생된 낮은 진폭의 플라이백 펄스를 정류하고 또 평활하는 것에 의해서 얻어진 음성증폭기와 같은 다른 회로에 사용할때에 낮은 DC전압의 저하, 플라이백 트랜스포머의 2차 권선의 중간단자에서 발생된 포커스 전압의 저하등을 발생시킨다.

본 발명의 목적은 고전압의 양호한 조절특성을 주는 수평 출력회로를 제공하는 데에 있다.

본 발명에 의하면, 수평 편향 코일, 상기 수평 편향 코일에 직렬로 접속된 S형 커패시터, 수평 주사기간에 상기 S형 커패시터를 통해서 수평 편향 전류를 흐르게 하고, 상기 수평 편향 코일과 S형 커패시터의 직렬회로에 병렬로 접속된 제1스위칭 수단, 수평 복귀기간에 플라이백 펄스가 발생하도록 상기 직렬회로와 공진하고, 상기 직렬회로와 병렬로 접속된 공진 커패시터, DC전압원, DC성분을 편향회로에 공급하고 상기 편향회로와 상기 DC전압원과의 사이에 접속된 유도수단을 갖는 접속수단, 상기 S형 커패시터에 걸리는 전압이 감소하도록 CRT의 빔 전류에 따라 그 사이에 전압을 발생하고 상기 접속수단에 삽입된 전압 발생수단, 상기 펄스와 중첩된 상기 플라이백 펄스의 진폭을 유지하도록 그의 진폭이 상기 빔 전류에 응답하는 펄스를 상기 수평 복귀 기간에 상기 플라이백 펄스에 중첩시키고 상기 직렬회로에 접속된 중첩수단으로 구성된 편향회로를 마련하는 것이다.

이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.

제1도는 본 발명에 의한 실시예의 편향회로를 도시한 도면이다. 동일도면에서 (1)은 수평발진단, (2)는 수평 구동 트랜지스터, (3)은 수평 구동 트랜지스터(2)에 접속된 1차 권선 및 2개의 2차 권선(32) 및 (34)를 갖는 수평 구동 트랜스포머를 나타내고, 2차 권선(32)는 수평 출력 트랜지스터의 베이스와 에미터 전극을 걸쳐서 접속되어 있다. (4)는 수평 출력 트랜지스터, (5)는 댐퍼 다이오드, (6)은 공진 커패시터, (7)은 수평 편향 코일, (8)은 트랜지스터(4)의 에미터와 콜렉터를 걸쳐서 각각 접속되어 있는 S형 정정 커패시터, (9)는 수평 편향 코일(7)의 한쪽끝에 DC전압원(10)과 직렬로 접속된 플라이백 트랜스포머, (11)은 2차권선에 접속된 고전압 정류기, (12) 및 (13)은 각각 고전압 정류기(11)에 병렬로 접속된 CIT의 커패시턴스 및 부하 임피던스, (14)는 저항(16)을 거쳐서 구동 트랜스포머(3)의 다른 2차권선(34)에 접속된 베이스를 갖는 정정 트랜지스터 및 (15)는 트랜지스터(14)의 콜렉터에 접속된 커패시터를 나타낸다.

제2도(a),(b) 및 (d)는 각각 트랜지스터(2)의 콜렉터에서의 전압파형, 출력 트랜지스터(4)의 베이스에서의 전류파형 및 출력 트랜지스터(4)의 콜렉터에서의 전압파형을 도시한 것이다. 제2도(e)에 있어서 실선과 점선은 각각 점선으로된 블럭(20)이 있는 경우와 없는 경우의 정정 트랜지스터(14)의 콜렉터에서의 전압파형을 도시한 것이다.

점선으로 나타낸 블럭(20)을 제외한 제1도에 있어서 도시된 회로는 상기 일본국 특허 공개공보 제160378/1984호에 공개되어 있다. 이 회로에 있어서, 부하 임피던스(13)은 그것을 통해서 빔 전류가 흐르는 전류 통로를 위한 등가 임피던스를 나타내며, 빔 전류가 증가할수록 부하 임피던스(13)이 수치는 더욱 감소한다. 트랜지스터(14)의 스토리지 시간은 트랜지스터(4)의 그것보다 짧고, 이로인해서 트랜지스터(14)가 "OFF"로 돌아가는 시간이 트랜지스터(4)가 "OFF"로 돌아가는 시간보다 앞선다. 따라서 커패시터(15)는 플라이백 트랜스포머(9)의 1차 권선을 통해서 흐르는 1차전류(제2도(c))에 의해서 트랜지스터(14)가 "OFF"상태에 있는 기간동안에 충전되므로, 트랜스포머(9)의 1차전류의 DC성분은 플라이백 트랜스포머(9)의 2차권선에 접속된 부하 임피던스에 따르고, 커패시터(15)에 걸리는 전압(제2도(e))은 부하 임피던스(13)의 변동에 따른다. S형 정정 커패시터(8)에 걸리는 전압은 일정한 DC전압원(10)과 마찬가지로 커패시터(15)에 걸리는 전압에 따르므로, S형 커패시터(8)에 걸리는 전압은 DC전압원(10)과 마찬가지로 커패시터(15)에 걸리는 전압에 따르므로, S형 커패시터(8)에 걸리는 전압은 부하 임피던스(13)의 부하의 수치에 따른다. 즉, CRT의 빔 전류가 증가할수록, 예를 들어 부하 임피던스(13)의 수치가 증가할수록 정류기(11)의 애노드에서의 고전압 및 S형 정정 커패시터(8)에 걸리는 전압은 감소한다. 이로 인해서, 고전압의 감소에 의해 야기된 화면 사이즈의 증가는 S형 정정 커패시터(8)에 걸리는 전압의 감소에 의해 야기된 수평 편향 전류의 진폭의 감소에 의해서 정정된다.

수평 편향 코일(7)과 직렬로 S형 커패시터(8)과 이 회로와 직렬로 커패시터(15)를 접지하도록 마련하는 것에 의해 상기에서 설명한 바와 같이 명확하게 화면의 사이즈가 바라지 않는 사이즈로 증가하는 것을 방지할 수가 있다.

2차권선으로부터 발생된 고전압의 감소의 원인이 된다.

수평 주사 주파수나 그 보다 약간 낮은 주파수에서 커패시터(15)와 공진하는 코일(22), S형 커패시터(8)과 같은 방법으로 코일(22)를 위해 DC전압원으로서 동작하는 커패시터(24) 및 커패시터(24)가 1차전류에 의해서 과충전되는 것을 방지하는 저항(26)으로 구성되는 점선으로 나타낸 블럭(20)은 수평 플라이백 기간에 커패시터(15)에 걸리는 전압의 발생을 집중하도록 동작한다. 커패시터(24)에 걸리는 전압이 부하 임피던스(13)에 따라서 1차전류의 DC성분에 의존하고, 또 커패시터(15) 및 코일(22)의 접속점에서 발생된 플라이백 펄스의 진폭이 커패시터(24)에 걸리는 전압에 의존하므로, 접속점에서의 플라이백 펄스는 1차전류에 의존한다. 플라이백 트랜스포머(9)의 1차 권선에 인가된 펄스는 수평 편향 코일(7)에 의해서 발생된 플라이백 펄스와 코일(22)에 의해서 발생된 플라이백 펄스의 합이므로, 수평 편향 코일(7)로부터의 플라이백 펄스의 진폭의 감소는 코일(22)로부터의 플라이백 펄스의 증가에 의해서 보상된다. 따라서, 플라이백 트랜스포머(9)의 1차 권선에 인가된 펄스의 진폭은 1차전류의 DC성분이 변화할지라도 거의 일정하게 유지된다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경 가능한 것은 물론이다.

Claims (14)

1. 수평 편향 코일(7), 상기 수평 편향 코일과 직렬로 접속된 제1의 커패시터(8), 상기 수평 편향 코일과 상기 제1의 커패시터의 직렬회로와 병렬로 접속되는 수평 출력 트랜지스터(4)와 상기 수평 출력 트랜지스터와 직렬로 접속된 스위칭 소자(5)을 포함하고, 수평 주사 기간시 수평 편향 전류를 도통시키는 스위칭 수단(4,5), 상기 직렬회로와 병렬로 접속되고, 수평 복귀 기간이 플라이백 펄스를 발생하도록 상기 직렬회로와 공진하는 공진 커패시터(6), 제1 및 제2끝부를 갖는 DC전압원(10), 유도수단을 포함하고, 상기 수평 편향 코일(7)과 상기 DC전압원의 상기 제1끝부사이에 접속되며, 음극선관의 빔 전류에 따르는 DC성분을 상기 수평 편향 코일에 공급하는 수단(9), 상기 직렬회로의 한쪽끝부와 상기 DC전압원의 상기 제2끝부 사이에 접속되고, 상기 DC성분에 응답하며, 상기 빔 전류의 증가에 따라 상기 제1이 커패시터(8)에 걸리는 전압이 감소하도록 상기 빔 전류에 따라서 전압을 발생하는 전압 발생수단(34,14,15), 상기 직렬회로의 상기 한쪽끝부와 상기 DC전압원의 상기 다른쪽 끝부사이에 접속되고, 수평 주사 주파수에서 교대로 "ON","OFF"상태로 되는 상기 스위칭 소자와 상기 직렬회로에 접속되고, 플라이백 펄스의 진폭을 일정하게 유지하도록 진폭이 상기 빔 전류에 따르는 펄스를 상기 수평 복귀 기간시 상기 플라이백 펄스에 중첩하여 상기 플라이백 펄스의 역변화를 보상하는 중첩수단을 포함하며, 상기 수평 출력 트랜지스터와 상기 스위칭 소자는 고정된 스위칭 위상관계를 갖고, 또 상기 스위칭 소자가 제어수단에 의해 도통상태에서 "OFF"상태로 되는 시간은 상기 수평 출력 트랜지스터의 "OFF"시간보다 앞서는 음극선관을 위한 수평 출력회로.
2. 특허청구의 범위 제1항에 있어서, 상기 전압 발생수단은 상기 직렬회로의 상기 제2끝부와 상기 DC전압원의 한쪽끝부사이에 접속된 제3의 커패시터(15)를 포함하고 상기 중첩수단은 상기 제3의 커패시터와 병렬로 접속되고 제2의 코일(22)를 포함하며, 상기 제3의 커패시터와 상기 제2의 코일에 의해 형성된 상기 병렬회로의 공진 주파수는 수평 주사 주파수와 같게되는 음극선관을 위한 수평 출력회로.
3. 특허청구의 범위 제2항에 있어서, 상기 중첩수단은 또 상기 제2의 코일(22)에 직렬로 접속된 제4의 커패시터(24)를 포함하고, 상기 제4의 커패시터와 상기 제2의 코일에 의해 구성된 상기 직렬회로는 상기 제3의 커패시터(15)와 병렬로 접속되는 음극선관을 위한 수평 출력회로.
4. 특허청구의 범위 제3항에 있어서, 상기 중첩수단은 또 상기 제4의 커패시터(24)에 병렬로 접속된 임피던스를 포함하는 음극선관을 위한 수평 출력회로.
5. 특허청구의 범위 제1항에 있어서, 상기 스위칭 수단은 또 수평 주사 주파수에서 상기 수평 출력 트랜지스터(4)를 교대로 "ON","OFF"상태로 하기 위한 제어수단을 포함하고, 상기 전압 발생수단은 상기 직렬회로의 한쪽끝부와 상기 전압발생수단은 상기 직렬회로의 한쪽끝부와 상기 DC전압원의 한쪽끝부사이에 접속된 제3의 커패시터(15)를 포함하는 음극선관을 위한 수평 출력회로.
6. 특허청구의 범위 제5항에 있어서, 상기 중첩수단은 상기 제3의 커패시터(15)에 병렬로 접속되고 제2의 코일(22)를 포함하며, 상기 제3의 커패시터와 상기 제2의 코일에 의해 형성된 상기 병렬회로의 공진주파수는 수평 주사 주파수와 같게 되는 음극선관을 위한 수평 출력회로.
7. 특허청구의 범위 제6항에 있어서, 상기 중첩수단은 또 상기 제2의 코일에 직렬로 접속된 제4의 커패시터(24)를 포함하고, 상기 제4의 커패시터와 상기 제2의 코일에 의해 구성된 상기 직렬회로는 상기 제3의 커패시터와 병렬로 접속되는 음극선관을 위한 수평 출력회로.
8. 특허청구의 범위 제7항에 있어서, 상기 중첩수단은 또 상기 제4의 커패시터에 병렬로 접속된 임피던스를 포함하는 음극선관을 위한 수평 출력회로.
9. (a) 수평 편향 코일(7), 상기 수평 편향 코일과 접속되어 직렬회로를 구성하는 제1의 커패시터(8), 상기 수평 편향 코일과 상기 제1의 커패시터의 직렬회로와 병렬로 접속된 수평 출력 트랜지스터와 상기 수평 출력 트랜지스터와 직렬로 접속된 스위칭 소자를 포함하고, 수평 주사 기간시 제어수단에 따라서 수평편향 전류를 도통시키는 스위칭수단과 상기 직렬회로와 병렬로 접속되고 수평 복귀 기간시 플라이백 펄스를 발생하도록 상기 직렬회로와 공진하는 공진 커패시터를 포함하는 수평 편향 회로, (b)DC전압원(10), (c)1차 권선을 포함하고, 상기 수평 편향 코일과 상기 DC전압원의 한쪽 끝부사이에 접속되고, DC성분을 상기 DC전압원과 2차 권선에서 상기 수평 편향 코일에 공급하여 상기 1차 권선에 인가된 플라이백 펄스에서 증가된 고전압을 상기 음극선관에 공급하는 플라이백 트랜스포머(9), (d) 상기 DC전압원에서의 상기 DC성분이 상기 수평 편향 회로에 흐르는 통로에 삽입되고, 수평 복귀 기간시 상기 플라이백 펄스에 중첩될 보상효과를 갖는 펄스를 발생하며, 상기 플라이백 펄스에 중첩될 상기 펄스의 진폭은 중첩될 상기 펄스의 진폭과 상기 플라이백 펄스의 진폭과의 합이 일정하게 되도록 흐르는 상기 DC성분에 응답하는 보정수단과 상기 보정수단과 병렬로 접속되고 수평 주사 주파수에서 교대로 "ON","OFF"상태로 전환되며 상기 수평 출력 트랜지스터와 고정된 스위칭 위상관계를 갖고, 또 상기 스위칭 소자가 제어수단에 의해 도통상태에서 "OFF"상태로 되는 시간은 상기 제어수단에 의해 실행되는 상기 수평 출력 트랜지스터의 "OFF"시간보다 앞서는 상기 스위칭소자를 포함하는 음극선관을 위한 수평 출력 회로.
10. 수평 편향 코일(7), 상기 수평 편향 코일과 직렬로 접속된 제1의 커패시터(8), 상기 수평 편향 코일과 상기 제1의 커패시터의 직렬회로와 병렬로 접속되고, 수평 주사 기간시 수평 편향 전류를 도통시키는 스위칭 수단(4,5), 상기 직렬회로와 병렬로 접속되고, 수평 복귀 기간시 플라이백 펄스를 발생하도록 상기 직렬 회로와 공진하는 공진 커패시터(6), DC전압원(10), 1차 권선을 포함하고, 상기 수평 편향 코일과 상기 DC전압원 사이에 접속되며, 음극선관의 빔 전류에 따르는 DC성분을 상기 수평 편향 코일에 공급하는 플라이백 트랜스포머 수단(9), 상기 직렬회로에 접속되고, 상기 DC성분에 응답하여, 상기 빔 전류의 증가에 따라 상기 제1의 커패시터(8)에 걸리는 전압이 감소하도록 상기 빔 전류에 따라서 전압을 발생하는 전압 발생수단(34,14,15)와 제2의 코일(22), 제4의 커패시터(24)와 저항수단(26)를 포함하고, 상기 제2의코일은 상기 제4의 커패시터와 상기 저항수단과의 병렬조합에 직렬 접속되며, 상기 직렬접속은 상기 전압 발생수단과 병렬로 접속되는 중첩수단(20)을 포함하며, 상기 중첩수단은 또 상기 직렬회로에 접속되며, 상기 플라이백 펄스의 진폭을 일정하게 유지하기 위해 진폭이 상기 빔 전류에 따르는 펄스를 상기 수평 복귀 기간시 상기 플라이백 펄스에 중첩시켜서 플라이백 펄스 결과의 역변화를 보상하는 음극선관을 위한 수평 출력회로.
11. 특허청구의 범위 제10항에 있어서, 상기 전압 발생수단은 제3의 커패시터(15)를 포함하고, 상기 제3의 커패시터는 상기 제4의 커패시터(24)와 상기 저항(26)의 병렬 조합과 상기 제2의 코일(22)와의 직렬접속으로 되는 조합과 병렬로 접속되는 음극선관을 위한 수평 출력회로.
12. 특허청구의 범위 제11항에 있어서, 상기 저항수단(26)은 상기 제4의 커패시터(24)의 충전용량성을 제어하는 음극선관을 위한 수평 출력회로.
13. 특허청구의 범위 제4항에 있어서, 상기 임피던스는 상기 제4의 커패시터의 충전용량성을 제어하는 음극선관을 위한 수평 출력회로.
14. 특허청구의 범위 제8항에 있어서, 상기 임피던스는 제4의 커패시터의 충전용량성을 제어하는 음극선관을 위한 수평 출력회로.

Images