JPH0748800B2

JPH0748800B2 - 高圧安定化方法およびその回路

Info

Publication number: JPH0748800B2
Application number: JP1192352A
Authority: JP
Inventors: 敏生 ▲楢▲▼▲崎▼
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1989-07-25
Filing date: 1989-07-25
Publication date: 1995-05-24
Anticipated expiration: 2010-05-24
Also published as: JPH0355971A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、フライバックトランスの高圧側からブラウン
管のアノードに加える高圧出力電圧の高圧安定化方法と
その回路に関するものである。

〔従来の技術〕

テレビジョン受像機あるいはCRTディスプレイ装置にお
いて、輝度上昇調整を行うと、フライバックトランスの
高圧側からブラウン管のアノードに高圧出力電流が流れ
て高圧出力電圧が降下するという現象が生じる。このよ
うに高圧出力電圧が降下すると近年の画質の高精細化に
対応できなくなるという問題が生じる。このブラウン管
の画質の高精細化に応えるために、高圧出力電圧の安定
化の開発が盛んに行われている。

この高圧出力電圧の安定化の手段として、高圧出力電圧
を検出し、高圧出力電圧の降下量に対応させてフライバ
ックトランスの入力電源の電圧を高めるような方法が採
用されている。

しかし、この入力電源の電圧を制御する方式では、高圧
出力電圧の変動に対する応答性が悪く、高圧の安定化を
的確に行うことができないという問題があった。

このような問題を解消する手段として、最近高圧出力電
圧の安定化を、パルス幅制御により行う方式が特願昭63
−19140号に提案されている。この提案による装置は、
フライバックパルスに同期させた加算パルス電圧e₁を発
生させる加算電圧発生手段と、第７図に示すように、前
記加算パルス電圧e₁をコレクタ側に受けるスイッチング
回路の制御トランジスタとを備え、該トランジスタは第
６図に示すように、パルス電圧e₁のパルス立ち下がりの
終点位置を基準として高圧出力電圧の降下量に対応する
時間Δｔだけベース電流I_Bが流れることでゲートを開き
このゲート開時間Δｔの区間の加算電圧V_Eを高圧出力電
圧に加算して電圧の降下量を補償し、高圧出力電圧の安
定化を図るものである。このトランジスタスイッチング
回路の加算動作に際しては、加算パルス電圧e₁はこのト
ランジスタのコレクタ側にコレクタ電圧V_Cとして加えら
れ、Δｔのゲート開時間を潜り抜けた加算電圧V_Eはトラ
ンジスタのエミッタ側からフライバックトランスの高圧
コイル（二次コイル）に加えられるのである。なお、第
６図のV_CEはトランジスタのコレクタエミッタ間電圧を
示しており、また、I_Cは同トランジスタのコレクタ電流
を示している。この第６図（ａ）は高圧出力電圧の降下
量が大きい場合を示しており、この場合はΔｔの時間が
大きくなり、大きな加算電圧V_Eが加算される。そして高
圧出力電圧の降下量が小さい場合には第６図（ｂ）に示
すようにゲート開時間Δｔが小さくなり、小さな加算電
圧V_Eが加えられるのである。このように、高圧出力電圧
の降下量の大きさに対応させてトランジスタのゲート開
時間を制御することにより的確な高圧出力電圧の安定化
を達成することが可能となる。

〔発明が解決しようとする課題〕

上記提案装置のように、トランジスタのゲート開時間の
基準位置を加算パルス電圧e₁の終点の位置に定めた場
合、トランジスタのコレクタエミッタ間電圧V_CEとコレ
クタ電流I_Cとの関係を拡大して示すと第８図のようにな
る。この図から分かるようにコレクタエミッタ間電圧V
_CEの最も高い位置でコレクタ電流が流れはじめており、
このコレクタエミッタ間電圧V_CEとコレクタ電流I_Cとの
関係をASO（Area of Safety Operation）領域で示すと
第９図の斜線の領域となり、コレクタエミッタ間電圧V
_CEの高い区間で上下の幅が比較的広くなっており、この
ことから分かるように、トランジスタの負担がかなり大
きく、また、トランジスタの発熱量も大きくなる等、信
頼性の上で問題がある。

本発明は上記課題を解決するためになされたものであ
り、その目的はスイッチング回路のトランジスタに掛か
る負担が小さく、かつ、トランジスタの発熱量を小さく
することができる信頼性の高い高圧安定化方法とその回
路を提供することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために次のように構成され
ている。すなわち、高圧安定化方法の発明は、フライバ
ックパルスに同期した加算パルス電圧を発生し、この加
算パルス電圧を、高圧出力電圧の降下量に対応する時間
ゲートを開くトランジスタスイッチング回路を通して高
圧出力電圧に加算し、該高圧出力電圧を安定化させる高
圧安定化方法において、前記トランジスタスイッチング
回路のゲートを開く始点位置を加算パルス電圧の正側の
立ち上がり始点位置に一致させてゲートの開動作を行わ
せることを特徴として構成されており、また、高圧安定
化回路の発明は、フライバックトランスのコアに巻装さ
れ加算パルス電圧を発生する加算電圧発生コイルと、ゲ
ート開・閉のスイッチング動作を行いゲートの開区間で
前記加算パルス電圧をフライバックトランスの二次側に
加えるトランジスタスイッチング回路と、フライバック
トランスの高圧側からブラウン管のアノードへ加えられ
る高圧出力電圧を検出する電圧検出部と、この電圧検出
部の検出電圧に基づき高圧出力電圧の降下量に対応させ
て前記トランジスタスイッチング回路のゲートの開時間
を制御するスイッチング動作制御回路と、前記トランジ
スタスイッチング回路のゲート開時の始点位置を前記加
算パルス電圧の正側のパルス立ち上がり始点位置に一致
させるスイッチング同期回路とを有することを特徴とし
て構成されている。

〔作用〕

本発明では、加算電圧発生コイルからフライバックパル
スに同期した加算パルス電圧が発生し、この加算パルス
電圧はトランジスタスイッチング回路に加えられる。一
方、電圧検出部は、フライバックトランスの高圧側から
ブラウン管のアノードへ加えられる高圧出力電圧を検出
し、この検出電圧をスイッチング動作制御回路へ加え
る。スイッチング動作制御回路は高圧出力電圧の降下量
に対応させて前記トランジスタスイッチング回路のゲー
トの開時間を制御する。つまり、高圧出力電圧の降下量
が大きくなるにつれてゲートの開時間が長くなるように
制御するのである。このスイッチング動作制御回路の制
御信号に基づきトランジスタスイッチング回路はゲート
の開動作を行うがこのゲートの開く始点位置がスイッチ
ング同期回路により加算パルス電圧の正側の立ち上がり
始点位置に合わせられる。この結果、トランジスタスイ
ッチング回路は加算パルス電圧の立ち上がり位置に同期
してスイッチング動作制御回路により指令されたゲート
の開時間だけゲートを開き加算パルス電圧をフライバッ
クトランスの高圧側に加え、高圧出力電圧の安定化を行
うのである。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。第
１図には本発明に係る高圧安定化回路の一実施例の回路
構成がデレビジョン受像機やディスプレイ装置の高圧発
生回路とともに示されている。

この高圧発生回路は水平偏向出力回路１と、フライバッ
クトランス２とからなる。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、Ｓ字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア10に低圧コイル11と高圧
コイル12を巻装したものからなり、低圧コイル11の一端
は水平出力トランジスタ４のコレクタ側に接続され、ま
た、同コイル11の他端は入力電源13に接続されている。
そして、高圧コイル12の高圧側は高圧整流ダイオードを
介してブラウン管15のアノード16に接続されている。こ
のフライバックトランス２は水平偏向出力回路１から加
えられるフライバックパルスを昇圧してその昇圧出力
（高圧出力電圧）をブラウン管15のアノード16に加える
ものである。

本実施例の高圧安定化回路は、加算電圧発生コイル３
と、電圧検出部９と、トランジスタスイッチング回路14
と、スイッチング動作制御回路17と、スイッチング同期
回路18とを有して構成されている。

前記加算電圧発生コイル３は、フライバックトランス２
のコア10に他のコイルと絶縁して巻装されるもので、そ
のコイル３の巻き始め端側には入力タップ19が設けられ
ており、また、同コイル３の出力端側（巻き終わり側）
には出力タップ20が設けられている。この出力タップ20
は、同コイル３で発生した加算電圧を出力する。

一方、高圧コイル12の高圧側には固定抵抗器21の一端が
接続され、同抵抗器21の他端側にはフォーカス出力電圧
調整用の可変抵抗器VR_F、スクリーン電圧調整用の可変
抵抗器VR_S、高圧出力電圧調整用の可変抵抗器VR₁が順に
直列接続されており、そのうち、固定抵抗器21と可変抵
抗器VR_F、VR_Sの部分はフォーカスパックの回路部分とな
っており、また、可変抵抗器VR₁は高圧出力電圧E_Hの電
圧検出部９を構成している。この可変抵抗器VR₁の他端
側は基準電位（図ではアース側）に接続されている。

前記可変抵抗器VR₁はその摺動端子により高圧出力電圧E
_Hを検出し、この検出電圧e₆を比較増幅器22のマイナス
側の入力端子に加えている。

前記スイッチング動作制御回路17は制御電圧発生コイル
23と、固定抵抗器24と、整流器25と、増幅器26と、クリ
ップ回路27と、スイッチング同期回路18として機能する
微分回路28と、比較増幅器22と、スイッチングドライブ
回路31とからなる。

制御電圧発生コイル23はフライバックトランス２のコア
10に他のコイルと絶縁させて低圧側に巻装され第２図
（ａ）に示すフライバックパルスと相似波形の制御電圧
e₂を発生する。この制御電圧発生コイル23の高圧側（巻
き終わり側）は基準電位（図ではアース側）に接続され
ており、同コイル23の低圧側（巻き始め側）は固定抵抗
器24を介して増幅器26のマイナス側端子に接続されてい
る。なお、増幅器26のプラス側端子は基準電位（図では
アース側）に接続されており、また、増幅器26のプラス
側端子とマイナス側端子間にはマイナス側端子の方をカ
ソード側にして整流器（図ではダイオード）25が接続さ
れている。なお、増幅器26の入力がトランジスタのベー
スで構成されている場合は、そのトランジスタのベース
〜エミッタ間の等価ダイオードにより入力波形を整流す
るので、整流器25は不要となる。

前記整流器25は制御電圧発生コイル23で発生した電圧e₂
を整流して（負の成分をカットして）電圧e₂の正の成分
のみを増幅器26の反転入力端、すなわち、マイナス側端
子に入力する。増幅器26はこの入力電圧を増幅してその
出力をクリップ回路27へ加える。クリップ回路27は前記
増幅器26によって増幅された電圧波形の頭部を切断し、
第２図（ｂ）に示すように、帰線期間T_rをパルス幅とす
る矩形波（本件明細書では、矩形波は長方形の波形ばか
りでなく正方形の波形をも含む広い意味で使用してい
る）の電圧e₃を作り出し、これを微分回路28に加えてい
る。この微分回路28は、矩形波電圧e₃を帰線期間T_rの期
間に渡って微分し、第２図（ｃ）に示すように帰線期間
の始点の位置で正側に突出し、同時間の終点の位置で負
側に突出する微分波形を作り出す。この微分の電圧波形
はいずれの帰線期間T_rにおいても一定の形状を保つ。こ
の微分波形の電圧e₅は比較増幅器22のプラス側の入力端
子に加えられる。

比較増幅器22は微分波形の電圧e₅と前記電圧検出部９の
可変抵抗器V_R1から加えられる検出電圧e₆とを比較し
（第２図（ｃ））、微分波形の電圧e₅が検出電圧e₆を超
える区間Δｔだけ（図ではt₁〜t₂の区間とt₄〜t₅の区
間）正の定電圧となり、それ以外は走査期間をも含めて
負（零を含む）の一定レベルの電圧となる制御信号e₈を
スイッチングドライブ回路31に加える。なお、本明細書
において、比較増幅器22は微分波形の電圧e₅と検出電圧
e₆とを比較し、その差に対応する電圧を出力する機能を
備えた回路であれば名称の如何を問わずどのような回路
でもよく、例えば、差動増幅器、コンパレータ、演算増
幅器等、これらに準ずる各種の回路を包含する広い意味
で使用されている。

スイッチングドライブ回路31は、ドライブトランジスタ
32と、ダイオード33と、抵抗器35と、駆動電源37と、ド
ライブトランス38とからなる。ドライブトランジスタ32
は、ベース側が比較増幅器22の出力端に接続され、ま
た、エミッタ側は駆動電源37の負側に接続されており、
この接続部はさらに基準電位（図ではアース側）に接続
されている。ダイオード33のカソード側は駆動電源37の
正側に接続され、同ダイオード33のアノード側はドライ
ブトランジスタ32のコレクタとドライブトランス42を構
成する一次コイル40の高圧側（巻き終り側）とに共通接
続されている。このダイオード33はスナバ回路を形成し
ている。また、一次コイル40の低圧側（巻き始め側）は
抵抗器35を介して駆動電源37の正側に接続されている。

一方、ドライブトランス38の二次コイル41はその低圧側
（巻き始め側）がトランジスタスイッチング回路14とし
て機能する制御トランジスタ42のベース側に接続され、
また、同コイル41の高圧側（巻き終り側）は制御トラン
ジスタ42のエミッタ側に接続され、この接続部はトラン
ジスタスイッチング回路14の出力端となって多倍圧回路
43の入力端に接続されている。この多倍圧回路43の出力
端は高圧コイル12の低圧側に接続されている。制御トラ
ンジスタ42のコレクタ側は加算電圧発生コイル３の出力
タップ20に接続されている。また、加算電圧発生コイル
３の低圧側（巻き始め側）は入力タップ19を介してABL
（Automatic Brightness Limiter）側に通じている。

本実施例は上記のように構成されており、以下、高圧出
力電圧E_Hの安定化作用について説明する。

ブラウン管15の輝度を上げると、アノード16に高圧出力
電流I_Hが流れ、高圧発生部の内部インピーダンス等によ
り、高圧出力電圧E_Hが降下し、これに伴い電圧検出部９
で検出される電圧e₆も低下する。この検出電圧e₆が低下
すると第２図（ｃ）に示すように、同検出電圧e₆が微分
回路28で作り出される微分波形の電圧e₅のピーク位置よ
りも下方に下がるから、帰線期間のΔｔの区間で微分波
形の電圧e₅が検出電圧e₆を超える。第２図（ｃ）ではt₁
〜t₂の期間で検出される検出電圧e₆よりもt₄〜t₅の期間
で検出される検出電圧e₆の方が低下している場合が示さ
れており、検出電圧e₆、つまり高圧出力電圧E_Hが低下す
ればするほどΔｔの区間が広くなり、比較増幅器22から
出力される制御信号e₈の正電圧の区間が広くなる（第２
図（ｅ））。この制御信号e₈はドライブトランジスタ32
のベースに加えられる。そうすると、同トランジスタ32
は帰線期間t₁〜t₂,t₄〜t₅の区間でオン動作し、駆動電
源37から一次コイル40に電流が流れる。そして、二次コ
イル41を介して制御トランジスタ42のベースに正のパル
スe₁₁第２図（ｇ）が印加され、同トランジスタ42はオ
ン状態となる。このとき、加算電圧発生コイル３の出力
端には1000V前後の加算パルス電圧e₁（第２図（ｈ））
が発生しており、この加算電圧e₁が出力タップ20から制
御トランジスタ42のコレクタに印加される。

したがって、このt₁〜t₂,t₄〜t₅の区間（Δｔの区間）
でトランジスタ42がオンしてゲートを開くから、e₁のそ
の区間の波形部分の波高値電圧e₁₂（第２図（ｉ））が
同トランジスタ42のゲートを通ってエミッタ側から多倍
圧回路43を通って高圧コイル12に加えられる。次に、帰
線期間T_rのt₂〜t₃,t₅〜t₆の区間では微分波形の電圧e₅
は検出電圧e₆よりも小さいから、比較増幅器22は零の電
圧e₈をドライブトランジスタ32のベースに印加する。こ
の結果、ドライブトランジスタ32はカットオフとなり、
同トランジスタ32のコレクタ電圧e₁₀（第２図（ｆ））
は正電圧となる。この結果、駆動電源37からドライブト
ランジスタ38の一次コイル40に電流が流れず、同トラン
ス38はオフ動作となり、これに伴い制御トランジスタ42
のベース電圧e₁₁（第２図（ｇ））は零となるので、制
御トランジスタ42はカットオフしてゲートを閉じる。し
たがって、加算電圧発生コイル３から多倍圧回路43に加
算電圧e₁₂（第２図（ｉ））は加えられない。

次に、走査期間ではe₆＞e₅の関係となり、ドライブトラ
ンジスタ32および制御トランジスタ42はカットオフとな
り、同トランジスタ42がゲートを閉じるから、多倍圧回
路43に加えられる電圧e₁₂は零となる。

以上のように、検出電圧e₆が微分波形の電圧e₅の零電圧
とピーク値の電圧との間にあるときに、制御トランジス
タ42はΔｔの区間でのみゲートを開き、加算パルス電圧
e₁のその区間の波形部分の電圧e₁₂を多倍圧回路43によ
り増幅して高圧コイル12に加えるのである。この場合、
高圧出力電圧E_Hが低くなればそれだけΔｔの幅が大きく
なり、ゲートを開いている時間も長くなるから、制御ト
ランジスタ42から多倍圧回路43を経て高圧コイル12に加
えられる電圧も大きくなる。このように、高圧出力電圧
E_Hの降下量に対応する電圧が高圧コイル12に加算される
ことで高圧出力電圧E_Hが一定に維持されるのである。

一般にこの種の回路では、回路動作に際し、高圧出力電
圧E_Hが補正範囲を越えて大きくなった場合にも高圧出力
電流を流す必要がある場合があり、この場合は、アノー
ドをABL側に、カソードを多倍圧回路43側としたダイオ
ード44を配置することで、この目的を達成することがで
きる。

上記本実施例においては、微分波形を利用して制御信号
e₈を作り出している点において大きな特徴を有する。こ
の微分波形は、クリップ回路27を矩形波パルスを微分す
ることにより作り出されるが、この微分に際し、矩形波
電圧e₃の立ち上がり点、つまり加算パルス電圧e₁の正側
の立ち上がり始点（帰線期間の始点）の位置で正側に検
出電圧e₆を越えて突出する結果、制御信号e₈はこの加算
パルス電圧e₁の正側の立ち上がり位置t₁,t₄で零電圧か
ら正側に立ち上がる矩形波となり、このe₈の立ち上がり
位置で制御トランジスタ42がオンしてゲートを開く。つ
まり、制御トランジスタ42のゲートを開く始点は加算パ
ルス電圧の正側の立ち上がり始点に同期されるのであ
る。

このように加算パルス電圧e₁の立ち上がり始点と制御ト
ランジスタ42のゲート開時点とを一致させたときの、制
御トランジスタ42のコレクタ電圧V_C（このコレクタV_Cは
加算パルス電圧e₁に等しい）と、ベース電流I_Bと、エミ
ッタ電圧V_Eと、コレクタエミッタ間電圧V_CEと、コレク
タ電流I_Cとの関係が第３図に示されている。この第３図
の波形でコレクタエミッタ間電圧V_CEとコレクタ電流I_C
との関係を拡大図に示せば第４図のようになる。この図
から分かるように、ゲートの開区間ではコレクタエミッ
タ間電圧V_CEは零となり、コレクタ電流I_Cはゲートの開
く始点位置から流れ始めゲート開区間の中間位置で最大
になりその時点から減少しゲートを閉じる位置では僅か
な電流が流れた状態になる。このゲートを閉じた位置か
らコレクタエミッタ間電圧V_CEが立ち上がるが、このコ
レクタエミッタ間電圧が最大の位置のときにはコレクタ
電流I_Cは零となっている。前述の提案装置の波形は、第
８図に示したように、コレクタエミッタ間電圧V_CEが最
大のときにコレクタ電流I_Cが流れていたが、本実施例の
装置では、コレクタ電流が最大のときにはコレクタエミ
ッタ間電圧V_CEは零になり、V_CEが最大のときにはコレク
タ電流I_Cが零になるから、このコレクタ電流I_Cとコレク
タエミッタ間電圧V_CEとの関係をASO領域のなかに示せば
第５図のようになり、提案装置の同様な特性を示す第９
図と比較すると明らかなように、本実施例の装置ではコ
レクタエミッタ間電圧V_CEが高い部分では縦方向の厚み
が非常に薄くなっており、ASOの安全領域に充分な余裕
をもって収まることになる。

このように、本実施例によれば、制御トランジスタ42に
加わる負担は非常に軽くなり、また、トランジスタ42の
発熱量も小さくなるから、同トランジスタ42のスイッチ
ング動作の信頼性を大幅に高めることが可能となる。

なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得るものである。例えば上記実施
例では、スイッチングドライブ回路31にドライブトラン
ス38が使用されているが、回路を多少変更してこのドラ
イブトランス38を省略したものとしてもよい。

また、ダイオード33によりスナバ回路を形成している
が、このスナバ回路は必ずしも必要でなく省略すること
もできる。

さらに、上記実施例では、スイッチング同期回路を微分
回路を用いて構成したが、このスイッチング同期回路は
加算パルス電圧の正側の立ち上がり位置に同期させて制
御トランジスタ42のゲートを開かせる動作をさせること
ができるものであれば他の回路により構成してもよい。

〔発明の効果〕

本発明は、加算パルス電圧をトランジスタスイッチング
回路を通して高圧出力電圧に加算する際に、トランジス
タスイッチング回路のゲートを開く始点の位置を加算パ
ルス電圧の正側の立ち上がり始点位置に同期させて行う
ように構成したものであるから、トランジスタスイッチ
ング回路のコレクタエミッタ間電圧が最大の位置でコレ
クタ電流を零に、コレクタ電流が最大のときにコレクタ
エミッタ間電圧を零にでき、コレクタ電流とコレクタエ
ミッタ間電圧はASOの安全領域に余裕をもって収まる結
果、トランジスタスイッチング回路の耐圧上の負担を軽
減することができ、また、トランジスタスイッチング回
路の発熱を小さくすることが可能となり、これにより、
トランジスタスイッチング回路のスイッチング動作の信
頼性を飛躍的に高めることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る高圧安定化方法を実現する回路の
一実施例を高圧発生回路とともに示す回路図、第２図は
同実施例のタイムチャート、第３図は同実施例の制御ト
ランジスタの動作を示し、第３図（ａ）は同トランジス
タのゲート開時間が大きい場合の動作説明図、第３図
（ｂ）は同トランジスタのゲート開時間が小さい場合の
動作説明図、第４図は同実施例における制御トランジス
タのコレクタエミッタ間電圧V_CEとコレクタ電流I_Cとの
関係を示す波形説明図、第５図は同コレクタエミッタ間
電圧V_CEとコレクタ電流I_Cとの関係をASO領域で示す説明
図、第６図は提案装置の制御トランジスタの動作を示
し、第６図（ａ）は同トランジスタのゲート開時間が大
きい場合の動作説明図、第６図（ｂ）は同トランジスタ
のゲート開時間が小さい場合の動作説明図、第７図は提
案装置の制御トランジスタ部分の回路図、第８図は同提
案装置における制御トランジスタのコレクタエミッタ間
電圧V_CEとコレクタ電流I_Cとの関係を示す波形説明図、
第９図は同コレクタエミッタ間電圧V_CEとコレクタ電流I
_Cとの関係をASO領域で示す説明図である。１……水平偏向出力回路、２……フライバックトラン
ス、３……加算電圧発生コイル、４……水平出力トラン
ジスタ、５……ダンパーダイオード、６……共振コンデ
ンサ、７……水平偏向コイル、８……Ｓ字補正コンデン
サ、９……電圧検出部、10……コア、11……低圧コイ
ル、12……高圧コイル、13……入力電源、14……トラン
ジスタスイッチング回路、15……ブラウン管、16……ア
ノード、17……スイッチング動作制御回路、18……スイ
ッチング同期回路、19……入力タップ、20……出力タッ
プ、21……固定抵抗器、22……比較増幅器、23……制御
電圧発生コイル、24……固定抵抗器、25……整流器、26
……増幅器、27……クリップ回路、28……微分回路、31
……スイッチングドライブ回路、32……ドライブトラン
ジスタ、33……ダイオード、35……抵抗器、37……駆動
電源、38……ドライブトランス、40……一次コイル、41
……二次コイル、42……制御トランジスタ、43……多倍
圧回路、44……ダイオード。

Claims

【特許請求の範囲】

【請求項１】フライバックパルスに同期した加算パルス
電圧を発生し、この加算パルス電圧を、高圧出力電圧の
降下量に対応する時間ゲートを開くトランジスタスイッ
チング回路を通して高圧出力電圧に加算し、該高圧出力
電圧を安定化させる高圧安定化方法において、前記トラ
ンジスタスイッチング回路のゲートを開く始点位置を加
算パルス電圧の正側の立ち上がり始点位置に一致させて
ゲートの開動作を行わせることを特徴とする高圧安定化
方法。
【請求項２】フライバックトランスのコアに巻装され加
算パルス電圧を発生する加算電圧発生コイルと、ゲート
開・閉のスイッチング動作を行いゲートの開区間で前記
加算パルス電圧をフライバックトランスの二次側に加え
るトランジスタスイッチング回路と、フライバックトラ
ンスの高圧側からブラウン管のアノードへ加えられる高
圧出力電圧を検出する電圧検出部と、この電圧検出部の
検出電圧に基づき高圧出力電圧の降下量に対応させて前
記トランジスタスイッチング回路のゲートの開時間を制
御するスイッチング動作制御回路と、前記トランジスタ
スイッチング回路のゲート開時の始点位置を前記加算パ
ルス電圧の正側のパルス立ち上がり始点位置に一致させ
るスイッチング同期回路とを有する高圧安定化回路。