JPH0221716B2 - - Google Patents
Info
- Publication number
- JPH0221716B2 JPH0221716B2 JP58017251A JP1725183A JPH0221716B2 JP H0221716 B2 JPH0221716 B2 JP H0221716B2 JP 58017251 A JP58017251 A JP 58017251A JP 1725183 A JP1725183 A JP 1725183A JP H0221716 B2 JPH0221716 B2 JP H0221716B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- winding
- inductance
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 53
- 238000009499 grossing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 101100236715 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) EHT1 gene Proteins 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
本発明はフライバツクトランスに係り、正極性
のパルス電圧を取り出す端子と平滑素子との間に
整流素子と直列にインダクタンス素子を設けるこ
とにより高圧負荷変動率が改善され効率の改善さ
れるフライバツクトランスを提供することを目的
とする。
のパルス電圧を取り出す端子と平滑素子との間に
整流素子と直列にインダクタンス素子を設けるこ
とにより高圧負荷変動率が改善され効率の改善さ
れるフライバツクトランスを提供することを目的
とする。
最近のテレビジヨン受像機においては、そのフ
ライバツクトランスを受像管に陽極電圧を供給す
る機能の他に、上記陽極電圧を発生される高圧巻
線以外の巻線より取り出したパルス電圧を整流し
てチユーナ等の小信号回路、映像出力回路、垂直
偏向出力回路等の主要回路に電力を供給する機能
を付加して使用し、コスト低減を図つたものが多
い。第１図、第２図は夫々従来のフライバツクト
ランスの各例を示す。
ライバツクトランスを受像管に陽極電圧を供給す
る機能の他に、上記陽極電圧を発生される高圧巻
線以外の巻線より取り出したパルス電圧を整流し
てチユーナ等の小信号回路、映像出力回路、垂直
偏向出力回路等の主要回路に電力を供給する機能
を付加して使用し、コスト低減を図つたものが多
い。第１図、第２図は夫々従来のフライバツクト
ランスの各例を示す。
第１図において、１はフライバツクトランスで
あり、その１次巻線には端子２より電源が供給さ
れている。このフライバツクトランスの２次巻線
に接続された端子３からは受像管の陽極電圧とな
る高圧出力電圧が取り出され、端子４からは受像
管のフオーカス電圧が取り出される。また、３次
巻線の端子５からは正極性の帰線パルス電圧を整
流した垂直偏向出力回路の電源が取り出され、端
子６からは負極性の帰線パルス電圧を整流したチ
ユーナ、映像中間周波増幅回路等の小信号回路の
電源が取り出される。更に、１次巻線の端子７か
らは正極性の帰線パルス電圧を整流した映像出力
回路の電源が取り出される。また、第２図におい
て、８はフライバツクトランスであり、端子２〜
４，６，７は第１図示のものと同一であり、端子
６，７夫々より小信号回路の電源、映像出力回路
の電源が取り出される。このフライバツクトラン
ス８からは垂直偏向出力回路の電源は取り出され
ておらず、これは例えばテレビジヨン受像機の電
源トランスより取り出される。
あり、その１次巻線には端子２より電源が供給さ
れている。このフライバツクトランスの２次巻線
に接続された端子３からは受像管の陽極電圧とな
る高圧出力電圧が取り出され、端子４からは受像
管のフオーカス電圧が取り出される。また、３次
巻線の端子５からは正極性の帰線パルス電圧を整
流した垂直偏向出力回路の電源が取り出され、端
子６からは負極性の帰線パルス電圧を整流したチ
ユーナ、映像中間周波増幅回路等の小信号回路の
電源が取り出される。更に、１次巻線の端子７か
らは正極性の帰線パルス電圧を整流した映像出力
回路の電源が取り出される。また、第２図におい
て、８はフライバツクトランスであり、端子２〜
４，６，７は第１図示のものと同一であり、端子
６，７夫々より小信号回路の電源、映像出力回路
の電源が取り出される。このフライバツクトラン
ス８からは垂直偏向出力回路の電源は取り出され
ておらず、これは例えばテレビジヨン受像機の電
源トランスより取り出される。
ここで、比較的低い電圧で使用される小信号回
路の電源は第３図に示す如き負極性のパルス電圧
を発生させ、導通期間の長い走査期間部の正極性
部分Vsを整流して取り出す。また、比較的高い
電力の必要な映像出力回路、垂直偏向出力回路等
の電源は第４図に示す如き正極性のパルス電圧を
発生させ、その帰線部分の正極性部分Vpを整流
して取り出している。しかし、正極性のパルス電
圧を整流する場合には、例えば抵抗R1が無いと
き第１図示の端子５に接続されるダイオードD1
のアノードには第５図の実線A0に示す如き電圧
が印加されると共に、実線B0に示す如き電流が
流れる。このようにピーク電流は相当に大きいた
め帰線期間内の負荷が大となり、同様に帰線期間
の正極性パルスを利用している端子３よりの高圧
出力電圧の高圧負荷変動率が大幅に悪化する。こ
のため従来はダイオードD1と直列に抵抗R1を挿
入して上記ピーク電流を抑制している。
路の電源は第３図に示す如き負極性のパルス電圧
を発生させ、導通期間の長い走査期間部の正極性
部分Vsを整流して取り出す。また、比較的高い
電力の必要な映像出力回路、垂直偏向出力回路等
の電源は第４図に示す如き正極性のパルス電圧を
発生させ、その帰線部分の正極性部分Vpを整流
して取り出している。しかし、正極性のパルス電
圧を整流する場合には、例えば抵抗R1が無いと
き第１図示の端子５に接続されるダイオードD1
のアノードには第５図の実線A0に示す如き電圧
が印加されると共に、実線B0に示す如き電流が
流れる。このようにピーク電流は相当に大きいた
め帰線期間内の負荷が大となり、同様に帰線期間
の正極性パルスを利用している端子３よりの高圧
出力電圧の高圧負荷変動率が大幅に悪化する。こ
のため従来はダイオードD1と直列に抵抗R1を挿
入して上記ピーク電流を抑制している。
この端子３より出力される高圧負荷電流が０ｍ
Ａのときの高圧出力電圧をEHT0とし、高圧負荷
電流が１ｍＡのときの高圧出力電圧をEHT1と
し、高圧負荷電流を０ｍＡから１ｍＡまで変化さ
せたときの高圧負荷変動率ηを η＝EHT0−EHT1／EHT0×100〔％〕 …(1) として表わす。ここで、抵抗R1の抵抗値を増加
させると、高圧出力電圧EHT1は第６図Ａの破線
ａに示す如く低下し、高圧負荷変動率ηは第６
図Ｂの破線ａに示す如く僅かに改善される。ま
た、垂直偏向出力回路へ供給する電源電圧（端子
５の電圧）は第６図Ｃの破線ａに示す如く低下
し、高圧負荷電流１ｍＡのとき端子２よりフライ
バツクトランス１に流入する電流は第６図Ｄの破
線ａに示す如く低下し、更に高圧負荷電流を０
ｍＡから１ｍＡに変化させた際の端子５の電圧変
動は第６図Ｅの破線ａに示す如く上昇した後低
下する。なお第６図Ａ〜Ｄにおける横軸は第６図
Ｃ，Ｅの下部に示すものと同一である。このよう
に抵抗R1を大とすると高圧出力電圧及び端子５
の電圧の低下をまねき、その割には高圧負荷変動
率の改善が少ないとう欠点があつた。
Ａのときの高圧出力電圧をEHT0とし、高圧負荷
電流が１ｍＡのときの高圧出力電圧をEHT1と
し、高圧負荷電流を０ｍＡから１ｍＡまで変化さ
せたときの高圧負荷変動率ηを η＝EHT0−EHT1／EHT0×100〔％〕 …(1) として表わす。ここで、抵抗R1の抵抗値を増加
させると、高圧出力電圧EHT1は第６図Ａの破線
ａに示す如く低下し、高圧負荷変動率ηは第６
図Ｂの破線ａに示す如く僅かに改善される。ま
た、垂直偏向出力回路へ供給する電源電圧（端子
５の電圧）は第６図Ｃの破線ａに示す如く低下
し、高圧負荷電流１ｍＡのとき端子２よりフライ
バツクトランス１に流入する電流は第６図Ｄの破
線ａに示す如く低下し、更に高圧負荷電流を０
ｍＡから１ｍＡに変化させた際の端子５の電圧変
動は第６図Ｅの破線ａに示す如く上昇した後低
下する。なお第６図Ａ〜Ｄにおける横軸は第６図
Ｃ，Ｅの下部に示すものと同一である。このよう
に抵抗R1を大とすると高圧出力電圧及び端子５
の電圧の低下をまねき、その割には高圧負荷変動
率の改善が少ないとう欠点があつた。
同様に正極性パルスを利用している映像出力回
路の電源を取り出す回路についても抵抗R2が挿
入される。第２図において、抵抗R2の値を増加
させると、高圧出力電圧EHT1、高圧負荷変動率
η、高圧負荷電流を０ｍＡから１ｍＡに変化させ
た際の端子７の電圧変動、端子７の電圧夫々は第
７図Ａ〜Ｄの破線ａ〜ａに示す如く変化す
る。なお、第７図Ａ〜Ｄにおける横軸は第７図Ｄ
の下部に示すものと同一である。これらに示され
る如く抵抗R2を大とすると高圧出力電圧及び端
子７の電圧が低下し、高圧負荷電流変動による端
子７の電圧変動が大となり、その割には高圧負荷
変動率が改善されないという欠点があつた。
路の電源を取り出す回路についても抵抗R2が挿
入される。第２図において、抵抗R2の値を増加
させると、高圧出力電圧EHT1、高圧負荷変動率
η、高圧負荷電流を０ｍＡから１ｍＡに変化させ
た際の端子７の電圧変動、端子７の電圧夫々は第
７図Ａ〜Ｄの破線ａ〜ａに示す如く変化す
る。なお、第７図Ａ〜Ｄにおける横軸は第７図Ｄ
の下部に示すものと同一である。これらに示され
る如く抵抗R2を大とすると高圧出力電圧及び端
子７の電圧が低下し、高圧負荷電流変動による端
子７の電圧変動が大となり、その割には高圧負荷
変動率が改善されないという欠点があつた。
このため、高級機のように高圧負荷変動率を小
さくする必要がある場合、例えばフライバツクト
ランス１より負極性のパルス電圧を発生されてこ
れを整流して垂直偏向出力回路に供給するが、こ
の場合は巻線の巻回数が正極性のパルスを用いた
場合の８倍程度となり、帰線期間内のパルス電圧
も８倍程度高くなるので巻線の絶縁及び整流用ダ
イオードの逆耐圧を高くせねばならずコマトが高
くなるという欠点があつた。
さくする必要がある場合、例えばフライバツクト
ランス１より負極性のパルス電圧を発生されてこ
れを整流して垂直偏向出力回路に供給するが、こ
の場合は巻線の巻回数が正極性のパルスを用いた
場合の８倍程度となり、帰線期間内のパルス電圧
も８倍程度高くなるので巻線の絶縁及び整流用ダ
イオードの逆耐圧を高くせねばならずコマトが高
くなるという欠点があつた。
本発明は上記の欠点を除去したものであり、第
８図以下と共にその各実施例につき説明する。
８図以下と共にその各実施例につき説明する。
第８図は本発明になるフライバツクトランスの
第１実施例の回路図を示す。同図中、第１図と同
一部分には同一符号を付す。第８図中、１０は水
平ドライブトランスであり、１１は水平出力トラ
ンジスタである。この水平出力トランジスタ１１
のコレクタはフライバツクトランス１の１次巻線
N12の一端に接続されている。フライバツクトラ
ンス１は１次巻線N11，N12、２次巻線N21〜
N24、３次巻線N31〜N33を有している。１次巻線
N11の一端は端子２に接続されて電源を供給され
ており、１次巻線N11，N12を水平偏向パルスが
流れるとき生ずる正極性のパルス電圧は適当な比
率で分割された１次巻線N11，N12の中間タツプ
より取り出され抵抗R2を通つた後ダイオードD2
で整流されたコンデンサC1で平滑されて端子７
より受像管の陰極を駆動する映像出力回路の電源
として出力される。２次巻線N21の一端は端子１
２を介して自動ビーム電流制限回路へ接続されて
おり、２次巻線N21とN22の間、N23とN24の間に
は整流用ダイオードD3，D4を介して接続され、
２次巻線N24は整流用ダイオードD5及び受像管の
管内放電による衝撃保護用の抵抗R3を介して端
子３に接続され、これらの２次巻線に発生した正
極性のパルス電圧が整流されこの端子３より受像
管の陽極電圧として出力される。これと共に適当
な比率で分割された２次巻線N22，N23の中間タ
ツプより取り出された電圧は可変抵抗VR1を介し
て端子４より受像管のフオーカス電圧として出力
される。
第１実施例の回路図を示す。同図中、第１図と同
一部分には同一符号を付す。第８図中、１０は水
平ドライブトランスであり、１１は水平出力トラ
ンジスタである。この水平出力トランジスタ１１
のコレクタはフライバツクトランス１の１次巻線
N12の一端に接続されている。フライバツクトラ
ンス１は１次巻線N11，N12、２次巻線N21〜
N24、３次巻線N31〜N33を有している。１次巻線
N11の一端は端子２に接続されて電源を供給され
ており、１次巻線N11，N12を水平偏向パルスが
流れるとき生ずる正極性のパルス電圧は適当な比
率で分割された１次巻線N11，N12の中間タツプ
より取り出され抵抗R2を通つた後ダイオードD2
で整流されたコンデンサC1で平滑されて端子７
より受像管の陰極を駆動する映像出力回路の電源
として出力される。２次巻線N21の一端は端子１
２を介して自動ビーム電流制限回路へ接続されて
おり、２次巻線N21とN22の間、N23とN24の間に
は整流用ダイオードD3，D4を介して接続され、
２次巻線N24は整流用ダイオードD5及び受像管の
管内放電による衝撃保護用の抵抗R3を介して端
子３に接続され、これらの２次巻線に発生した正
極性のパルス電圧が整流されこの端子３より受像
管の陽極電圧として出力される。これと共に適当
な比率で分割された２次巻線N22，N23の中間タ
ツプより取り出された電圧は可変抵抗VR1を介し
て端子４より受像管のフオーカス電圧として出力
される。
このフライバツクトランス１の３次巻線N31に
発生した電圧は電圧調整用の抵抗R4を介して端
子１３より受像管のヒータ電圧として出力され
る。また、適当な比率で分割された３次巻線
N32，N33の中間タツプは接地されており、３次
巻線N32に発生した負極性のパルス電圧はダイオ
ードD6で整流された後保護用の抵抗R5を通り、
コンデンサC2で平滑されて端子６よりチユーナ、
映像中間周波増幅回路等の小信号回路に供給され
る。また、３次巻線N33の一端はダイオードD1の
アノードに接続され、このダイオードD1のカソ
ードはピーク電流を抑圧するためのインダクタン
ス素子L1の一端に接続されている。インダクタ
ンス素子L1の他端は一端を接地されたコンデン
サC3の他端及び端子５に接続されている。この
２次巻線N33に発生した正極性のパルス電圧はダ
イオードD1で整流された後インダクタンス素子
L1を通りコンデンサC3で平滑されて端子５より
垂直偏向出力回路に供給される。
発生した電圧は電圧調整用の抵抗R4を介して端
子１３より受像管のヒータ電圧として出力され
る。また、適当な比率で分割された３次巻線
N32，N33の中間タツプは接地されており、３次
巻線N32に発生した負極性のパルス電圧はダイオ
ードD6で整流された後保護用の抵抗R5を通り、
コンデンサC2で平滑されて端子６よりチユーナ、
映像中間周波増幅回路等の小信号回路に供給され
る。また、３次巻線N33の一端はダイオードD1の
アノードに接続され、このダイオードD1のカソ
ードはピーク電流を抑圧するためのインダクタン
ス素子L1の一端に接続されている。インダクタ
ンス素子L1の他端は一端を接地されたコンデン
サC3の他端及び端子５に接続されている。この
２次巻線N33に発生した正極性のパルス電圧はダ
イオードD1で整流された後インダクタンス素子
L1を通りコンデンサC3で平滑されて端子５より
垂直偏向出力回路に供給される。
ここで、インダクタンス素子L1のインダクタ
ンス値を増加させると高圧出力電圧EHT1は第６
図Ａの実線ｂに示す如く上昇した後低下し、高
圧負荷変動率ηは第６図Ｂの実線ｂに示す如く
急激に低下して改善される。また、垂直偏向出力
回路へ供給する電圧つまり端子５の電圧、フライ
バツクトランス１に端子２より流入する電流は
夫々第６図Ｃ，Ｄの実線ｂ，ｂに示す如く従
来と同様に低下する。更に高圧負荷電流を０ｍＡ
から１ｍＡに変化させた際の端子５の電圧変動は
第６図Ｅの実線ｂに示す如く低下する。
ンス値を増加させると高圧出力電圧EHT1は第６
図Ａの実線ｂに示す如く上昇した後低下し、高
圧負荷変動率ηは第６図Ｂの実線ｂに示す如く
急激に低下して改善される。また、垂直偏向出力
回路へ供給する電圧つまり端子５の電圧、フライ
バツクトランス１に端子２より流入する電流は
夫々第６図Ｃ，Ｄの実線ｂ，ｂに示す如く従
来と同様に低下する。更に高圧負荷電流を０ｍＡ
から１ｍＡに変化させた際の端子５の電圧変動は
第６図Ｅの実線ｂに示す如く低下する。
また、インダクタンス素子L1のインダクタン
ス値を10μH、20μHと選んだとき夫々のダイオー
ドD1のアノードにおける電圧、電流波形を第９
図Ａ，Ｂに示す。ここで実線A1，A2は電圧波形
を示し、実線B1，B2は電流波形を示している。
この第９図Ａ，Ｂに示す如く、インダクタンス値
を増加させるに従つて電流の導通期間は長くな
り、電圧のピーク点に対する電流のピーク点の遅
れが大となる。また、第５図の実線A0に示され
るパルス電圧波形の尖頭部のつぶれ及び右肩部の
電圧急変部分がなくなり、電圧波形は垂直偏向出
力回路へ電源を供給しない場合の波形と略同一と
なる。また、第６図Ｃより20μHのインダクタン
ス素子L1と略等しい端子５の電圧を得るには第
１図示の回路では抵抗R1を4.7Ωとすれば良いが、
このときのダイオードD1のアノードにおける電
圧波形、電流波形夫々は第９図Ｃの実線A3，B3
に示す如きものである。この第９図Ｂ，Ｃを比較
すると電流のピーク値は略同じ値であるが、イン
ダクタンス素子L1を用いたものの方が電流の導
通期間が長く、電圧波形についても尖頭部の奇数
高調波の波形がくずれず電圧急変部分がなくなつ
て理想的な波形となつている。また第９図Ｃでは
電圧、電流のピーク点が略同一であるのに対し、
第９図Ｂでは電流のピーク点が電圧のピーク点よ
り遅れている。従つて、ダイオードD1の導通時
間と電圧のピーク点の時間がずれ、第６図Ｂに示
す如く高圧負荷変動率ηが急激に低下改善され
る。
ス値を10μH、20μHと選んだとき夫々のダイオー
ドD1のアノードにおける電圧、電流波形を第９
図Ａ，Ｂに示す。ここで実線A1，A2は電圧波形
を示し、実線B1，B2は電流波形を示している。
この第９図Ａ，Ｂに示す如く、インダクタンス値
を増加させるに従つて電流の導通期間は長くな
り、電圧のピーク点に対する電流のピーク点の遅
れが大となる。また、第５図の実線A0に示され
るパルス電圧波形の尖頭部のつぶれ及び右肩部の
電圧急変部分がなくなり、電圧波形は垂直偏向出
力回路へ電源を供給しない場合の波形と略同一と
なる。また、第６図Ｃより20μHのインダクタン
ス素子L1と略等しい端子５の電圧を得るには第
１図示の回路では抵抗R1を4.7Ωとすれば良いが、
このときのダイオードD1のアノードにおける電
圧波形、電流波形夫々は第９図Ｃの実線A3，B3
に示す如きものである。この第９図Ｂ，Ｃを比較
すると電流のピーク値は略同じ値であるが、イン
ダクタンス素子L1を用いたものの方が電流の導
通期間が長く、電圧波形についても尖頭部の奇数
高調波の波形がくずれず電圧急変部分がなくなつ
て理想的な波形となつている。また第９図Ｃでは
電圧、電流のピーク点が略同一であるのに対し、
第９図Ｂでは電流のピーク点が電圧のピーク点よ
り遅れている。従つて、ダイオードD1の導通時
間と電圧のピーク点の時間がずれ、第６図Ｂに示
す如く高圧負荷変動率ηが急激に低下改善され
る。
更にインダクタンス素子L1によつてフライバ
ツクトランス１の高調波の同調点を変化させるこ
とができ、第６図Ａの実線ｂに示す高圧出力電
圧EHT1が最大となるインダクタンス値を選択し
てフライバツクトランス１の効率を上げることが
可能となる。一方、このインダクタンス素子L1
を挿入した場合フライバツクトランス１に端子２
より流入する電流は第６図Ｄに示す如く抵抗R1
を用いた場合と略同一の値であり、また第６図Ｅ
に示す如くインダクタンス素子L1を用いた方が
端子５より出力される垂直偏向出力回路の電源の
安定度が改善される。すなわち、入力が増加する
ことなく出力が増加しておりフライバツクトラン
ス１の効率が良くなつている。
ツクトランス１の高調波の同調点を変化させるこ
とができ、第６図Ａの実線ｂに示す高圧出力電
圧EHT1が最大となるインダクタンス値を選択し
てフライバツクトランス１の効率を上げることが
可能となる。一方、このインダクタンス素子L1
を挿入した場合フライバツクトランス１に端子２
より流入する電流は第６図Ｄに示す如く抵抗R1
を用いた場合と略同一の値であり、また第６図Ｅ
に示す如くインダクタンス素子L1を用いた方が
端子５より出力される垂直偏向出力回路の電源の
安定度が改善される。すなわち、入力が増加する
ことなく出力が増加しておりフライバツクトラン
ス１の効率が良くなつている。
第１０図は本発明のフライバツクトランスの第
２実施例の回路図を示す。同図中、第２図、第８
図と同一部分には同一符号を付し、その説明を省
略する。第１０図中、フライバツクトランス８１
次巻線N11，N12の中間タツプはインダクタンス
素子L2の一端に接続されており、ピーク電流を
抑圧するためインダクタンス素子L2の他端は整
流用のダイオードD2のアノードに接続されこの
ダイオードD2のカソードは一端を接地されたコ
ンデンサC1の他端及び端子７に接続されている。
この１次巻線N11に発生した正極性のパルス電圧
はインダクタンス素子L2を通りダイオードD2で
整流され、さらにコンデンサC1で平滑されて端
子７より映像出力回路に供給される。
２実施例の回路図を示す。同図中、第２図、第８
図と同一部分には同一符号を付し、その説明を省
略する。第１０図中、フライバツクトランス８１
次巻線N11，N12の中間タツプはインダクタンス
素子L2の一端に接続されており、ピーク電流を
抑圧するためインダクタンス素子L2の他端は整
流用のダイオードD2のアノードに接続されこの
ダイオードD2のカソードは一端を接地されたコ
ンデンサC1の他端及び端子７に接続されている。
この１次巻線N11に発生した正極性のパルス電圧
はインダクタンス素子L2を通りダイオードD2で
整流され、さらにコンデンサC1で平滑されて端
子７より映像出力回路に供給される。
ここで、インダクタンス素子L2のインダクタ
ンス値を増加させると高圧出力電圧EHT1、高圧
負荷変動率η、高圧負荷電流を０ｍＡから１ｍＡ
に変化させた際の端子７の電圧変動、端子７の電
圧夫々は第７図Ａ〜Ｄの実線ｂ〜ｂに示す如
く変化する。また、第１１図Ａ，Ｂ夫々は端子７
より略等しい電圧が得られるインダクタンス素子
L2のインダクタンス値を40μHとした場合と、第
２図の抵抗R2の抵抗値を10Ωとした場合とのダ
イオードD2のアノードにおける電圧及び電流波
形を示す。ここで実線A4，A5は電圧波形、B4，
B5は電流波形を示している。この第１１図Ａ，
Ｂに示す如くインダクタンス素子L2を用いた方
が電流の導通期間が長く、電流のピーク値が小さ
く、電流のピーク点が電圧のピーク点より遅れて
おり、電圧波形もきれいである。この電流の遅れ
により高圧負荷変動率ηが第７図Ｂに示す如く改
善され、インダクタンスL2の値を変化させて高
圧出力電圧EHT1が第７図Ａの最大値をとるよう
変化させフライバツクトランス８の効率を上げる
ことができる。このとき、端子２に流入する電流
及び端子７より取り出す電圧の安定度は抵抗R2
を用いたときと略同一である。
ンス値を増加させると高圧出力電圧EHT1、高圧
負荷変動率η、高圧負荷電流を０ｍＡから１ｍＡ
に変化させた際の端子７の電圧変動、端子７の電
圧夫々は第７図Ａ〜Ｄの実線ｂ〜ｂに示す如
く変化する。また、第１１図Ａ，Ｂ夫々は端子７
より略等しい電圧が得られるインダクタンス素子
L2のインダクタンス値を40μHとした場合と、第
２図の抵抗R2の抵抗値を10Ωとした場合とのダ
イオードD2のアノードにおける電圧及び電流波
形を示す。ここで実線A4，A5は電圧波形、B4，
B5は電流波形を示している。この第１１図Ａ，
Ｂに示す如くインダクタンス素子L2を用いた方
が電流の導通期間が長く、電流のピーク値が小さ
く、電流のピーク点が電圧のピーク点より遅れて
おり、電圧波形もきれいである。この電流の遅れ
により高圧負荷変動率ηが第７図Ｂに示す如く改
善され、インダクタンスL2の値を変化させて高
圧出力電圧EHT1が第７図Ａの最大値をとるよう
変化させフライバツクトランス８の効率を上げる
ことができる。このとき、端子２に流入する電流
及び端子７より取り出す電圧の安定度は抵抗R2
を用いたときと略同一である。
このように、抵抗R1又はR2の代りにインダク
タンス素子L1又はL2を使用することにより、整
流用のダイオードD1又はD2を流れる電流のピー
ク値を抑圧すると共に、電流のピーク点を電圧の
ピーク点より遅らせて高圧負荷変動率ηを改善で
きる。このため、例えばフライバツクトランス１
より負極性パルスを発生させて垂直偏向出力回路
に供給する必要がなくなり巻線の巻回数が少なく
て済み、巻線の絶縁及びダイオードの逆耐圧も低
くて良く、コストが安価となる。また、受像管の
管内放電時に発生する異常パルス電圧も巻回数が
少ないために小さくその際の電流もインダクタン
ス素子L1，L2で抑圧されダイオードD1，D2等が
充分に保護される。また、抵抗R1，R2よりイン
ダクタンス素子L1，L2の方が電力損失が小さく
発熱も少ないので素子の小型化が可能となる。更
に、インダクタンス素子L1，L2のインダクタン
ス値を適当に選定することによりフライバツクト
ランス１，８の高調波に対する同調点を変化させ
て最大の高圧出力電圧を得ることができフライバ
ツクトランスの効率を上げることができる。
タンス素子L1又はL2を使用することにより、整
流用のダイオードD1又はD2を流れる電流のピー
ク値を抑圧すると共に、電流のピーク点を電圧の
ピーク点より遅らせて高圧負荷変動率ηを改善で
きる。このため、例えばフライバツクトランス１
より負極性パルスを発生させて垂直偏向出力回路
に供給する必要がなくなり巻線の巻回数が少なく
て済み、巻線の絶縁及びダイオードの逆耐圧も低
くて良く、コストが安価となる。また、受像管の
管内放電時に発生する異常パルス電圧も巻回数が
少ないために小さくその際の電流もインダクタン
ス素子L1，L2で抑圧されダイオードD1，D2等が
充分に保護される。また、抵抗R1，R2よりイン
ダクタンス素子L1，L2の方が電力損失が小さく
発熱も少ないので素子の小型化が可能となる。更
に、インダクタンス素子L1，L2のインダクタン
ス値を適当に選定することによりフライバツクト
ランス１，８の高調波に対する同調点を変化させ
て最大の高圧出力電圧を得ることができフライバ
ツクトランスの効率を上げることができる。
なお、第８図における抵抗R2を第１０図と同
様にインダクタンス素子L2に代えても良く、イ
ンダクタンス素子L1は３次巻線N33の一端とダイ
オードD1のアノードとの間に接続しても良く、
インダクタンス素子L2はダイオードD2のカソー
ドとコンデンサC1の一端との間に接続しても良
く、上記実施例に限定されない。
様にインダクタンス素子L2に代えても良く、イ
ンダクタンス素子L1は３次巻線N33の一端とダイ
オードD1のアノードとの間に接続しても良く、
インダクタンス素子L2はダイオードD2のカソー
ドとコンデンサC1の一端との間に接続しても良
く、上記実施例に限定されない。
上述の如く、本発明になるフライバツクトラン
スは、低圧側の１次巻線、高圧側の２次巻線、パ
ルス発生用の３次巻線のうち少なくとも１次巻線
と２次巻線とを有し、１次巻線及び／又は３次巻
線から正極性のパルス電圧を取り出しパルス電圧
を整流素子及び平滑素子により整流平滑して比較
的高電力を要する回路に供給するフライバツクト
ランスにおいて、１次巻線及び／又は３次巻線の
正極性パルスを取り出す端子と平滑素子との間に
整流素子と直列にインダクタンス素子を設けてな
り、インダクタンス素子は２次巻線より取り出さ
れる高圧出力電圧をインダクタンス素子がないと
きに比して高くするようなインダクタンス値に設
定してなるため、高圧負荷変動率が改善され、こ
れによつて巻線の巻回数が少なく巻線の絶縁及び
整流素子の逆耐圧が低くて済みコストが安価とな
り、また従来より電力損失が少ないので小型のイ
ンダクタンス素子を使用することが可能となり、
このフライバツクトランスの効率が改善される等
の特長を有するものである。
スは、低圧側の１次巻線、高圧側の２次巻線、パ
ルス発生用の３次巻線のうち少なくとも１次巻線
と２次巻線とを有し、１次巻線及び／又は３次巻
線から正極性のパルス電圧を取り出しパルス電圧
を整流素子及び平滑素子により整流平滑して比較
的高電力を要する回路に供給するフライバツクト
ランスにおいて、１次巻線及び／又は３次巻線の
正極性パルスを取り出す端子と平滑素子との間に
整流素子と直列にインダクタンス素子を設けてな
り、インダクタンス素子は２次巻線より取り出さ
れる高圧出力電圧をインダクタンス素子がないと
きに比して高くするようなインダクタンス値に設
定してなるため、高圧負荷変動率が改善され、こ
れによつて巻線の巻回数が少なく巻線の絶縁及び
整流素子の逆耐圧が低くて済みコストが安価とな
り、また従来より電力損失が少ないので小型のイ
ンダクタンス素子を使用することが可能となり、
このフライバツクトランスの効率が改善される等
の特長を有するものである。
第１図、第２図は従来のフライバツクトランス
の各例の回路図、第３図、第４図、第５図は第１
図示のフライバツクトランス各部の電圧波形及び
電流波形図、第６図Ａ〜Ｅは第１図、第８図に示
す抵抗R1、インダクタンス素子L1の定数を変化
させたときの各特性図、第７図Ａ〜Ｄは第２図、
第１０図に示す抵抗R2、インダクタンス素子L2
の定数を変化させたときの各特性図、第８図、第
１０図は本発明になるフライバツクトランスの各
実施例の回路図、第９図Ａ〜Ｃ、第１１図Ａ，Ｂ
は第１図、第２図、第８図、第１０図の各部の電
圧波形及び電流波形図である。 １，８……フライバツクトランス、３〜７，１
２，１３……端子、C1〜C3……コンデンサ、D1
〜D6……ダイオード、L1，L2……インダクタン
ス素子、R1〜R5……抵抗、N11，N12……１次巻
線、N21〜N24……２次巻線、N31，N33……３次
巻線。
の各例の回路図、第３図、第４図、第５図は第１
図示のフライバツクトランス各部の電圧波形及び
電流波形図、第６図Ａ〜Ｅは第１図、第８図に示
す抵抗R1、インダクタンス素子L1の定数を変化
させたときの各特性図、第７図Ａ〜Ｄは第２図、
第１０図に示す抵抗R2、インダクタンス素子L2
の定数を変化させたときの各特性図、第８図、第
１０図は本発明になるフライバツクトランスの各
実施例の回路図、第９図Ａ〜Ｃ、第１１図Ａ，Ｂ
は第１図、第２図、第８図、第１０図の各部の電
圧波形及び電流波形図である。 １，８……フライバツクトランス、３〜７，１
２，１３……端子、C1〜C3……コンデンサ、D1
〜D6……ダイオード、L1，L2……インダクタン
ス素子、R1〜R5……抵抗、N11，N12……１次巻
線、N21〜N24……２次巻線、N31，N33……３次
巻線。
Claims (1)
- １ 低圧側の１次巻線、高圧側の２次巻線、パル
ス発生用の３次巻線のうち少なくとも１次巻線と
２次巻線とを有し、該１次巻線及び／又は３次巻
線から正極性のパルス電圧を取り出し該パルス電
圧を整流素子及び平滑素子により整流平滑して比
較的高電力を要する回路に供給するフライバツク
トランスにおいて、該１次巻線及び／又は３次巻
線の正極性パルスを取り出す端子と該平滑素子と
の間に該整流素子と直列にインダクタンス素子を
設けてなり、該インダクタンス素子は該２次巻線
より取り出される高圧出力電圧を該インダクタン
ス素子がないときに比して高くするようなインダ
クタンス値に設定してなることを特徴とするフラ
イバツクトランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017251A JPS59143477A (ja) | 1983-02-04 | 1983-02-04 | フライパツクトランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017251A JPS59143477A (ja) | 1983-02-04 | 1983-02-04 | フライパツクトランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143477A JPS59143477A (ja) | 1984-08-17 |
| JPH0221716B2 true JPH0221716B2 (ja) | 1990-05-15 |
Family
ID=11938727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017251A Granted JPS59143477A (ja) | 1983-02-04 | 1983-02-04 | フライパツクトランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143477A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593961B1 (fr) * | 1986-02-04 | 1988-04-15 | Orega Electro Mecanique | Transformateur haute tension en technologie fractionnee, en particulier pour tube cathodique trichrome |
| JPH0817131B2 (ja) * | 1989-01-12 | 1996-02-21 | 株式会社村田製作所 | フライバックトランス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131274A (en) * | 1979-03-29 | 1980-10-11 | Sharp Corp | Power supplying circuit |
-
1983
- 1983-02-04 JP JP58017251A patent/JPS59143477A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131274A (en) * | 1979-03-29 | 1980-10-11 | Sharp Corp | Power supplying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59143477A (ja) | 1984-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631923B2 (ja) | 映像信号表示システム用偏向回路 | |
| US4079294A (en) | Control circuit arrangement for generating a control signal for a voltage converter | |
| CA1101117A (en) | Inrush current start-up circuit for a television receiver including a start-up decoupling circuit | |
| US4027200A (en) | High voltage generating circuit | |
| US2712092A (en) | schwarz | |
| US4144480A (en) | High voltage generating apparatus | |
| JP3571086B2 (ja) | テレビジョン装置用電源 | |
| KR960014328B1 (ko) | 음극 선관의 포커스 전압조정회로 | |
| EP1367706A1 (en) | Switching power source circuit | |
| JPH0221716B2 (ja) | ||
| GB2094085A (en) | Deflection circuit | |
| GB2041668A (en) | Ferroresonant stabiliser for TV | |
| US5602447A (en) | Cathode ray tube focus supply | |
| US4381477A (en) | Circuit for a picture display device for converting an input d.c. voltage into an output d.c. voltage | |
| US4425533A (en) | Generator for producing a d.c. supply voltage in a television receiver comprising a vertical scanning circuit | |
| US5142206A (en) | Slow turn-on in a deflection circuit | |
| JP3473962B2 (ja) | 陰極線管用の電源 | |
| JP3370856B2 (ja) | ダイナミックフォーカス補正回路 | |
| US3510723A (en) | Centering circuit | |
| JPS6035320Y2 (ja) | テレビジヨン受像機の水平出力回路 | |
| JPS6114226Y2 (ja) | ||
| JPS6035319Y2 (ja) | テレビジヨン受像機の水平出力回路 | |
| KR100309771B1 (ko) | 형광표시관의 전원회로 | |
| JPS58173979A (ja) | 水平偏向回路 | |
| JPH0510454Y2 (ja) |