JPH05328159A

JPH05328159A - 高電圧発生回路

Info

Publication number: JPH05328159A
Application number: JP14864692A
Authority: JP
Inventors: Masahiko Matsumoto; 匡彦松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1992-05-15
Filing date: 1992-05-15
Publication date: 1993-12-10
Anticipated expiration: 2015-10-10
Also published as: JP3097315B2

Abstract

(57)【要約】【目的】回路効率が良く、フライバックトランス11の
昇圧比を小さくしてフライバックトランス11の小型化、
低コスト化および低発熱化を図った高電圧発生回路を提
供する。【構成】駆動電源18とフライバックトランス11の一次
コイル12間に逆電流阻止ダイオード８を介設し、一次コ
イル12にはトランジスタ13とダイオード14と共振コンデ
ンサ15の並列回路を直列に接続する。逆電流阻止ダイオ
ード８のカソードとグランド間にはコンデンサ７と回路
ブロック10との直列回路を接続する。回路ブロック10は
ＭＯＳＦＥＴ17とダイオード20とコンデンサ21との並
列回路により形成する。ＭＯＳＦＥＴ17は高圧出力電
圧の降下量が大きくなるにつれて、オフ時期を早めてオ
ンパルス幅を狭くした駆動パルスにより動作させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フライバックパルスを
昇圧してその昇圧出力を陰極線管のアノードへ加える高
電圧発生回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管には高電圧発生回路から数10ＫＶという高い
電圧が加えられている。この高電圧発生回路として、水
平出力回路で作り出されたフライバックパルスをフライ
バックトランスで昇圧し、これを整流して陰極線管のア
ノードへ加えるようにするとともに、フライバックトラ
ンスの低圧コイル側には偏向ヨークを接続し、フライバ
ックパルスを利用して鋸歯状波の偏向電流を作り出し、
これを偏向ヨークに加える方式のものが知られている
が、この方式の回路は、高圧出力電圧の安定化を行うた
めに、高圧出力電圧の降下量に見合う補正電圧を加える
と、この補正動作が偏向ヨーク側の回路動作に干渉して
悪影響を及ぼすという問題があり、最近においては、高
圧発生側の回路と偏向ヨーク側の回路との干渉を避ける
ために、高圧側の回路と偏向ヨーク側の回路とを別個独
立に構成したものが提案されている。この種の高電圧発
生回路には、通常、高圧出力電圧の変動を抑えるための
高電圧安定化回路が付加されている。

【０００３】図10には偏向ヨーク側の回路と分離された
従来の高電圧安定化回路を備えた高電圧発生回路（特開
平2-222374号）が示されている。この回路は、水平ドラ
イブ回路側から加えられる信号と、高圧出力電圧の検出
信号との信号処理によりトランジスタ１のオン期間を高
圧出力電圧の降下量に対応させて制御するもので、高圧
出力電圧の降下量が大きいほどトランジスタ１のベース
に加えるパルス制御信号のパルス幅を大きくして（図11
の（ｂ））、コレクタ電流の大きさも増大させ（図11の
（ｃ））、トランジスタ１のオフ動作によって発生する
コレクタパルスの波高値を高くしようとするものである
（図11の（ａ））。つまり、トランジスタ１のオン期間
のパルス幅が広くなると、トランジスタ１がオフしたと
きにダイオード２，フライバックトランスの一次コイル
３，出力トランジスタ４を順に経てダイオード２に戻る
閉ループ還流のコレクタ電流の大きさが大きくなり、必
然的にコレクタパルスの波高値が大きくなる。このよう
に、トランジスタ１のオン期間の幅、つまり、トランジ
スタ１のオフの時期をコントロールすることにより、コ
レクタパルスの波高値を変え、高圧出力電圧の安定化を
行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、この種
の高電圧発生回路では、トランジスタ１がオフした区間
で、ダイオード２から低圧コイル３および出力トランジ
スタ４を経てダイオード２に戻る閉ループ還流のコレク
タ電流はフライバック動作のために大きなエネルギを必
要とし、このため、大きな電流が閉ループを還流するの
で、その電流の循環によって各回路素子を通るときに損
失を生じ、回路効率が悪くなるという問題が生じる。

【０００５】また、前記従来の回路ではトランジスタ１
のオフ動作を必ずテレビジョン受像機やディスプレイ装
置の走査期間中に行うようにしているので、そのトラン
ジスタ１のオフの瞬間に回路ラインの浮遊インダクタン
スとフライバックトランスの一次コイル３の分布容量と
共振コンデンサ５が直列共振することで、スイッチング
ノイズが発生し、これが画面に悪影響を与えるという問
題が生じる。

【０００６】さらに、従来の回路では、図11に示すよう
に、高圧出力電圧の降下量が小さいほどコレクタ電流を
小さくして、コレクタパルスの波高値を小さくするよう
に制御しており、このことは、高圧出力電圧の降下量に
応じ、フライバックトランスの平均的な入力電圧を下げ
るように補正することとほぼ等価なため、駆動電源の＋
Ｂ電圧を一定としたとき、フライバックトランスの入力
電圧が小さくなるので、フライバックトランスの二次側
から陰極線管のアノードへ30ＫＶ程度の高電圧を供給し
ようとすると、フライバックトランスの昇圧比を非常に
大きくする必要がある。したがって、フライバックトラ
ンスの二次コイルの巻回数を大きくしなければならない
ために、フライバックトランスが大型化してコストも高
くなり、さらに、フライバックトランスからの発熱が増
加し、それに加え、フライバックトランスの分布容量の
増加とこれに伴うリンギング（陰極線管の画面に発生す
る縞模様）も増加するという問題が生じる。

【０００７】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、トランジスタ１のオ
フ期間に大電流を還流させることに起因する損失をなく
して回路効率を高め、また、コレクタパルスを発生させ
るトランジスタ等のスイッチ素子のオフ動作によるスイ
ッチングノイズを抑制し、さらに、フライバックトラン
スの昇圧負担を小さくすることができる高電圧発生回路
を提供することにある。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、駆動電源とグランドとの間にフライバックトラ
ンスの一次コイルが接続され、この一次コイルには、該
一次コイルとでＬＣ共振回路を構成する共振コンデンサ
と、第１のスイッチ素子とが接続され、駆動電源から供
給される電源エネルギを第１のスイッチ素子のオン期間
にＬＣ共振回路に蓄積し、このＬＣ共振回路に蓄積され
た電気エネルギをフライバック期間に高圧のパルス電圧
に変換して出力する高電圧発生回路において、前記駆動
電源と一次コイルとの間には一次コイル側から駆動電源
に流れる逆向きの電流を阻止する逆電流阻止ダイオード
が介設され、この逆電流阻止ダイオードのカソード側と
グランドとの間には、第２のスイッチ素子と、コンデン
サと、第２のスイッチ素子に対して逆向きのダイオード
とが互いに並列に接続された第２の半波電圧共振スイッ
チブロックが設けられ、この第２の半波電圧共振スイッ
チブロックの第２のスイッチ素子のオフのタイミングを
制御して出力電圧を制御する制御回路を有していること
を特徴として構成されており、また、前記ＬＣ共振回路
の共振インダクタンスと共振キャパシタンスの少なくと
も一方の大きさを可変して共振周波数を変化させる共振
条件切り換え回路が設けられていることや、偏向ヨーク
とＳ字補正コンデンサとの直列回路が付加されているこ
とも本発明の特徴的な構成とされている。

【０００９】

【作用】上記構成の本発明において、第２のスイッチ素
子がオフされている第１のスイッチ素子のオン期間では
駆動電源側の電流はフライバックトランスの一次コイル
を通ってグランド側に流れ、一次コイルにエネルギが蓄
積される。この状態で、第１のスイッチ素子がオフし、
第２のスイッチ素子がオンすると、一次コイルと共振コ
ンデンサとのＬＣ共振により、一次コイルに蓄積された
エネルギが共振コンデンサに移ってコレクタパルスが発
生する。一次コイルのエネルギが完全に共振コンデンサ
に移ったときにコレクタパルスはピークになり、その後
に、今度はグランド側から一次コイルを通って第２の半
波電圧共振ブロックのコンデンサ側に逆電流が流れ、共
振コンデンサの静電エネルギが一次コイルの電磁エネル
ギと第２の半波電圧共振ブロックのコンデンサの静電エ
ネルギに変換される。このとき、第２のスイッチ素子が
オンしているため第２の半波電圧ブロックのコンデンサ
の容量はコンデンサ７の容量であり、容量が非常に大き
い。

【００１０】この逆電流が流れているときに第２のスイ
ッチ素子をオフすると、第２の半波電圧共振ブロックの
コンデンサの容量が急激に小さくなるため、一次コイル
と第２の半波電圧共振ブロックのコンデンサとで直列共
振が生じ、コンデンサの両端にパルス電圧が発生する。
このパルス電圧の大きさは第２のスイッチ素子のオフの
タイミングが早いほど大きくなる。このパルス電圧が大
きくなると、次に第１のスイッチ素子がオンしたときに
一次コイルに流れる電流の大きさが大きくなり、一次コ
イルに蓄積されるエネルギも大きくなる。この結果、第
１のスイッチ素子がオフしたときに発生するコレクタパ
ルスの波高値が大きくなる。これとは逆に、第２のスイ
ッチ素子のオフのタイミングが遅くなると、第２の半波
電圧共振ブロックのコンデンサに発生するパルス電圧の
大きさが小さくなるので、次に第１のスイッチ素子がオ
ンしたときに一次コイルに流れる電流の大きさが小さく
なり、一次コイルに蓄えられるエネルギも小さくなり、
第１のスイッチ素子がオフしたときに発生するコレクタ
パルスの波高値は小さくなる。このように、高圧出力電
圧の降下量に対応させて第２のスイッチ素子のオフのタ
イミングを制御することにより高圧出力電圧の安定化が
行われる。

【００１１】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る高電圧発生回路の第１の実
施例が示されている。同図において、フライバックトラ
ンス11の一次コイル12の一端側（この図では巻き始め
側）に第１のスイッチ素子としてのトランジスタ13が直
列に接続されており、このトランジスタ13に第１のダイ
オード14と共振コンデンサ15がそれぞれ並列に接続され
ている。この一次コイル12とダミーヨーク16と共振コン
デンサ15はＬＣ共振回路を構成する。トランジスタ13の
エミッタはグランドに接続されている。トランジスタ13
のベースには水平ドライブ回路（図示せず）から図９の
（ａ）に示すような偏向ヨークドライブ用の水平偏向出
力回路（図示せず）に同期した水平ドライブ信号（ＨＤ
信号）が加えられている。

【００１２】一次コイル12には、インダクタンス素子と
して機能するダミーヨーク16が並列に接続されており、
一次コイル12の他端側（巻き終わり側）は逆電流阻止ダ
イオード８を介して駆動電源18に接続されている。この
逆電流阻止ダイオード８は駆動電源18から一次コイル12
に向かう向きを順方向としている。

【００１３】逆電流阻止ダイオード８のカソード側には
コンデンサ７の一端側が接続されており、コンデンサ７
の他端側には第２の半波電圧共振ブロックとして機能す
る回路ブロック10の一端側が接続され、回路ブロック10
の他端側はグランドに接続されている。この回路ブロッ
ク10は第２のスイッチ素子として機能するＭＯＳＦＥ
Ｔ17と、第２のダイオード20と、コンデンサ21との並列
回路からなり、ＭＯＳＦＥＴ17のドレイン側はコンデン
サ７に接続され、ＭＯＳＦＥＴ17のソース側はグラン
ド側に接続されている。

【００１４】この第２のダイオード20はＭＯＳＦＥＴ
17と逆向き（ＭＯＳＦＥＴ17の制御電流の向きと逆向
き）に配置される。その配置の仕方としてはＭＯＳＦ
ＥＴ17に外付けによって接続してもよいが、ＭＯＳＦ
ＥＴ17にはもともと等価回路的にはダイオードが内蔵さ
れているので、ダイオード20を外付けにせずに内蔵ダイ
オードを利用したものでもよい。なお、コンデンサ７の
容量Ｃ３はコンデンサ21の容量Ｃ２よりも遙かに大きな
ものが使用される。また、逆電流阻止ダイオード８のア
ノード側とグランド間にはコンデンサ22が接続されてい
る。

【００１５】フライバックトランス11の二次コイル24の
高圧端側は高圧整流ダイオード25とコンデンサＣＨで構
成される半波整流回路を介して図示されていない陰極線
管のアノードに接続されている。また、二次コイル24の
高圧端側には分圧抵抗器26ａ，26ｂの直列回路が接続さ
れており、この分圧抵抗器26ａ，26ｂに分圧されて高圧
出力電圧Ｅ_Hが検出されている。この実施例では、高圧
出力電圧の検出信号と、水平ドライブ回路からの水平ド
ライブ信号を利用してＭＯＳＦＥＴ17の駆動パルス信
号が作り出されている。

【００１６】この駆動パルス信号を作り出す制御回路
は、インバータ回路27と、積分回路28と、コンパレータ
30と、エラーアンプ31と、バッファアンプ32と、電流増
幅回路33とを有して構成されている。インバータ回路27
は図８の（ｂ）に示す水平ドライブ信号を同図の（ｃ）
に示すように反転する。積分回路28はインバータ回路27
の出力を積分して図８の（ｄ）に示す積分波形の信号を
コンパレータ30のプラス側端子に加える。なお、バッフ
ァアンプ32は省略してもよい。

【００１７】一方、エラーアンプ31は定電圧電源35の基
準電圧と高圧出力電圧の検出信号とを比較した後、バッ
ファアンプ32で増幅し、例えば図８の（ａ）に示すよう
に、高圧出力電圧が時間とともに降下したときには、図
８の（ｄ）の破線で示すように、高圧出力電圧の降下量
が大きくなるにつれて増加する信号を前記コンパレータ
30のマイナス側端子に加える。

【００１８】コンパレータ30は積分回路28から加えられ
る積分出力と、バッファアンプ32から加えられる信号と
を比較し、図８の（ｄ）および（ｅ）に示すように積分
波形の立ち上がりで立ち上がり、積分波形とエラーアン
プ信号の交点位置で立ち下がるパルスドライブ信号を出
力する。つまり、コンパレータ30は高圧出力電圧の降下
量が大きくなるにつれてオフ時期を早め、パルス幅を狭
くしたパルスドライブ信号を作り出し、これを電流増幅
回路33に加えるのである。

【００１９】電流増幅回路33はパルスドライブ信号を増
幅してＭＯＳＦＥＴ17に加える。つまり、高圧出力電
圧の降下量が大きくなるにつれてオフ時期を早めてパル
ス幅を狭くし、高圧出力電圧の降下量が小さくなるにつ
れてオフ時期を遅くしてパルス幅を広くした図９の
（ｂ）に示す駆動パルス信号をＭＯＳＦＥＴ17のゲー
ト・ソース間に加えるのである。

【００２０】第１の実施例は上記のように構成されてお
り、次に、図１の回路と図９のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、ＭＯＳ
ＦＥＴ17がオフしており、かつ、コンデンサ７の両端電
圧が駆動電源18の電圧Ｅ_Bとほぼ同じになるようにコン
デンサ７に電荷が蓄積されている状態で、トランジスタ
13がオンされると、駆動電源18から、逆電流阻止ダイオ
ード８、一次コイル12、トランジスタ13を順に通ってグ
ランドに至る電流Ｉ_N1と、駆動電源18から、逆電流阻止
ダイオード８、ダミーヨーク16、トランジスタ13を順に
通ってグランドに至る電流Ｉ_LDとが流れる。このとき、
Ｅ_Bを駆動電源18の電圧、Ｌ₁を一次コイル12のインダ
クタンス、Ｌ_Dをダミーヨーク16のインダクタンスとす
ると、一次コイル12とダミーヨーク16の並列回路のイン
ダクタンスＬ_Aは、Ｌ_A＝Ｌ₁・Ｌ_D／（Ｌ₁＋Ｌ_D）
となり、Ｉ_N1とＩ_LDとのトータル電流Ｉ_A（Ｉ_A＝Ｉ_N1
＋Ｉ_LD）はＥ_B／Ｌ_Aの直線的な傾斜に従って増加して
いく。

【００２１】この状態で、水平ドライブ信号（ＨＤ信
号）に従ってトランジスタ13がオフし、駆動パルス信号
に従ってＭＯＳＦＥＴ17がオンすると、一次コイル12
とダミーヨーク16の並列インダクタンスＬ_Aに蓄えられ
た電磁エネルギが共振コンデンサ15に流れ込み、図９の
（ｃ）に示すようなコレクタパルスが発生する。このコ
レクタパルスの電圧は並列インダクタンスＬ_Aの電磁エ
ネルギが全て共振コンデンサ15の静電エネルギに変換さ
れたときにピークに達する。

【００２２】コレクタパルスの電圧がピークに達する
と、今度は共振コンデンサ15に蓄えられた静電エネルギ
によって、グランドから、共振コンデンサ15，一次コイ
ル12，コンデンサ７、ＭＯＳＦＥＴ17、グランドに至
るルートで電流Ｉ_N1が、グランドから、共振コンデンサ
15、ダミーヨーク16、コンデンサ７、ＭＯＳＦＥＴ1
7、グランドに至るルートで電流Ｉ_LDが流れ、共振コン
デンサ15に蓄積された静電エネルギが並列インダクタン
スＬ_Aの電磁エネルギとコンデンサ７の静電エネルギに
変換される。このとき、コンデンサ７の容量は非常に大
きいので、コンデンサ７の両端に発生する電圧変化ΔＶ
_C3は非常に小さいので、コンデンサ７の電圧、つまり、
逆電流阻止ダイオード８のカソード側の電圧Ｖ_C3（Ｖ_C3
＝Ｅ_B＋ΔＶ_C3）はほぼ電源電圧Ｅ_Bと等しいと見なす
ことができる。

【００２３】グランド側から共振コンデンサ15を通って
並列インダクタンスＬ_A、コンデンサ７側に流れる逆電
流が流れ続けて共振コンデンサ15の両端電圧が０Ｖ以下
になると、第１のダイオード14が導通して逆電流が徐々
に減少しながら流れ続ける。この第１のダイオード14が
導通しているダンパー期間の途中でＭＯＳＦＥＴ17が
オフすると、逆電流阻止ダイオード８のカソード側とグ
ランド間に接続されているコンデンサの容量はコンデン
サ７の容量Ｃ３からＣ３とＣ２の直列容量Ｃ_A（Ｃ_A＝
Ｃ２・Ｃ３／Ｃ２＋Ｃ３）に変化して急激に静電容量が
減少する。この結果、並列インダクタンスＬ_Aと直列容
量Ｃ_Aが直列共振してコンデンサ21の両端（ＭＯＳＦ
ＥＴ17のドレイン・ソース間）に図９の（ｆ）に示すよ
うにパルス電圧Ｖ_C2が発生する。この共振パルスの大き
さは、ダンパー期間におけるＭＯＳＦＥＴ17のオフの
タイミングが早いほど大きくなる。

【００２４】次に、水平ドライブ信号に従い、トランジ
スタ13がオンして最初の状態に戻り、回路動作が繰り返
し継続されるが、前記第１のダイオード14がオンしてか
らトランジスタ13がオフされるまで、一次コイル12とダ
ミーヨーク16の両方に流れる電流Ｉ_Aは増加し続け、ト
ランジスタ13がオフされる瞬間ｔ₄におけるＩ_Aの値
は、第１のダンパーダイオード14がオンした瞬間ｔ₂の
Ｉ_Aの値にｔ₂〜ｔ₄のＩ_Aの増加率の積分値を加えた
値になる。このＩ_Aの増加率は、ｄＩ_A／ｄｔ＝（Ｅ_B
＋Ｖ_C2）／Ｌ_Aで表されるので、Ｖ_C2のパルスが大きく
なると、即ち、ＭＯＳＦＥＴ17のオフのタイミングが
早くなると、Ｉ_Aの増加率が大きくなって、トランジス
タ13がオフされる瞬間ｔ₄のＩ_Aの値は大きくなる。さ
らに、ｔ₄における並列インダクタンスＬ_Aに蓄えられ
る電磁エネルギＱ_A（Ｑ_A＝（１／２）・Ｌ_A・
（Ｉ_A）²）が大きくなる結果、コレクタパルスの波高
値が大きくなって高圧出力電圧が大きくなる。

【００２５】この逆に、ＭＯＳＦＥＴ17のオフのタイ
ミングが遅くなると、ｔ₂〜ｔ₄間の電流Ｉ_Aの平均の
増加率が小さくなるので、トランジスタ13がオフされる
瞬間ｔ₄におけるＩ_Aの値が小さくなり並列インダクタ
ンスＬ_Aに蓄えられる電磁エネルギも小さくなる結果、
コレクタパルスの波高値が小さくなり、高圧出力電圧が
小さくなる。

【００２６】このように、本実施例では高圧出力電圧の
降下量が大きいときにはＭＯＳＦＥＴ17のオフのタイ
ミングを早め、高圧出力電圧の降下量が小さいときには
ＭＯＳＦＥＴ17のオフのタイミングを遅く制御するの
で、高圧出力電圧の降下量が大きいときにはフライバッ
クトランス11の一次側の発生電圧が高くなり、高圧出力
電圧の降下量が小さいときにはフライバックトランスの
一次側の発生電圧が低くなるので、高圧出力電圧の安定
化が効果的に達成されるのである。

【００２７】また、ＭＯＳＦＥＴ17は第２のダイオー
ド20に順方向の電流が流れているときに、つまり、ＭＯ
ＳＦＥＴ17のドレイン・ソース間の電圧が零のときに
オンし、トランジスタ13も第１のダイオード14に順方向
の電流が流れているとき、つまり、トランジスタ13のコ
レクタ・エミッタ間の電圧が零のときにオンするので、
零電圧スイッチングオン動作が達成されることとなり、
また、ＭＯＳＦＥＴ17およびトランジスタ13のオフ時
にも、電圧がＬ_C直列共振の緩やかなカーブに従って上
昇するので、零電圧のスイッチングオフ動作となる。こ
のように、ＭＯＳＦＥＴ17およびトランジスタ13の零
電圧状態でのスイッチングオン・オフ動作（零クロスス
イッチング動作）が行われるので、スイッチ動作時の電
力損失の発生がほとんどなく、効率のよいスイッチング
動作を行わせることができる。しかも、ＭＯＳＦＥＴ
17のオフ動作は前記の如く零電圧でのスイッチング動作
となるので、スイッチングノイズを最小限に抑えること
ができ、このスイッチングノイズによって画面が影響さ
れることはほとんどない。

【００２８】さらに、本実施例では、前記の如く、ＭＯ
ＳＦＥＴ17のオフの時期（タイミング）を制御してコ
レクタパルスの波高値を制御するが、このとき、従来例
のように大電流が閉ループを還流するということがな
く、この大電流の還流による電力損失も生じることがな
いので、回路効率を大幅に高めることができる。

【００２９】さらに、本実施例では従来例と異なり、高
圧出力電圧の降下量に応じて無補正状態のコレクタパル
スに対してその波高値をより高める方向に補正するの
で、フライバックトランスの一次側の発生電圧が高くな
り、これにより、フライバックトランスの昇圧比をその
分小さくすることができるので、フライバックトランス
の二次コイル巻数をより小さくして、発熱を防止し、そ
の上、トランスの小型化を図ってコストの低減を図るこ
とができる。その上、二次コイルの巻数が小さくなるこ
とで、分布容量を小さくでき、画面のリンギングを低減
することができる。さらに、トランジスタ13およびＭＯ
ＳＦＥＴ17はグランド接地の回路構成にしてあるの
で、これらトランジスタ13やＭＯＳＦＥＴ17を駆動す
るためのドライブトランス等のドライブ回路を省略する
ことができ、これにより、回路構成の簡易化が図れると
ともに、装置コストの低減化を図ることができる。

【００３０】図２には本発明の第２の実施例が示されて
いる。この実施例も、第１の実施例と同様にＭＯＳＦ
ＥＴ17に高圧出力電圧の降下量に応じてパルス幅を異に
した駆動パルス信号が加えられるが、この駆動パルス信
号を作り出す回路は前記第１の実施例と同様なので省略
されている。この実施例は、一次コイル12の巻き終わり
端とダミーヨーク16の電源側接続端との間に直流電圧成
分をカットするコンデンサ38を介設したものであり、そ
れ以外の構成は前記第１の実施例と同様であり、第１の
実施例と同様な動作により高圧出力電圧の安定化が行わ
れる。なお、この実施例では、一次コイル12は完全に交
流動作を行っている。

【００３１】図３には本発明の第３の実施例が示されて
いる。この実施例は、一次コイル12の巻き終わり端側を
直流電圧成分をカットするコンデンサ38を介してグラン
ドに接続し、一次コイル12に完全な交流動作を行わせる
ようにし、高圧出力電圧の安定化補正はダミーヨーク16
を用いて行うようにしたものであり、それ以外の構成は
前記第１の実施例と同様であり、ダミーヨーク16の直列
共振を利用して第１の実施例と同様な動作により高圧出
力電圧の安定化が行われる。

【００３２】図４には本発明の第４の実施例が示されて
いる。この実施例は、フライバックトランス11の二次コ
イル24側に多倍圧回路（この実施例では倍圧回路）34を
設け、二次コイル24から出力される高圧出力電圧を多倍
圧回路34によって増幅して陰極線管のアノードに加える
ように構成したものであり、それ以外の構成は前記第１
の実施例と同様である。

【００３３】図５には本発明の第５の実施例が示されて
いる。この実施例は、水平偏向周波数の変化に伴って一
次コイル12と共振コンデンサ15のＬＣ共振回路の共振周
波数を共振キャパシタンスの大きさと共振インダクタン
スの大きさを切り換えることによって切り換える共振条
件切り換え回路40を設けたことであり、それ以外の構成
は前記第１の実施例と同様である。

【００３４】この実施例の共振条件切り換え回路40は共
振コンデンサ15と直列に補助共振コンデンサ41を接続
し、この共振コンデンサ15と補助共振コンデンサ41との
直列回路をトランジスタ13のコレクタ・エミッタ間に並
列に接続し、さらに、補助共振コンデンサ41に並列にキ
ャパシタンス切り換えスイッチ42を接続する一方におい
て、ダミーヨーク16に並列に補助インダクタンス43とイ
ンダクタンス切り換えスイッチ44との直列回路を接続
し、インダクタンス切り換えスイッチ44をオンすること
により共振インダクタンスを小さくし、インダクタンス
切り換えスイッチ44をオフすることにより共振インダク
タンスを大きくするようにしたものである。マルチスキ
ャンタイプのテレビジョン受像機やディスプレイ装置で
は、広範囲の周波数領域で高圧出力電圧の補正動作を行
わせる必要があり、したがって、ＬＣ共振回路の共振周
波数もこれに対応して広範囲の領域に対応させることが
必要となる。この実施例では、キャパシタンス切り換え
スイッチ42およびインダクタンス切り換えスイッチ44の
オン・オフ切り換えにより、水平偏向周波数が低い領域
と高い領域の何れの使用においても効果的に動作させる
ことができるように共振周波数を切り換えるものであ
る。

【００３５】すなわち、キャパシタンス切り換えスイッ
チ42をオンしたときには、補助共振コンデンサ41がショ
ート状態となるので、共振キャパシタンスは共振コンデ
ンサ15の容量に等しくなって共振キャパシタンスが大き
くなる。これに対し、キャパシタンス切り換えスイッチ
42をオフすると、ＬＣ共振回路の共振キャパシタンスは
共振コンデンサ15と補助共振コンデンサ41との直列回路
の容量となり、共振キャパシタンスが小さくなる。同様
に、インダクタンス切り換えスイッチ44をオンすると、
ダミーヨーク16と補助インダクタンス43との並列インダ
クタンスとなり、これに対し、インダクタンス切り換え
スイッチ44をオフするとダミーヨーク16のインダクタン
スとなってインダクタンスの値が大きくなる。

【００３６】したがって、この回路では、水平偏向周波
数が高い領域で使用されるときには、キャパシタンス切
り換えスイッチ42をオフ、インダクタンス切り換えスイ
ッチ44をオンし、水平偏向周波数が低い領域で使用され
るときにはキャパシタンス切り換えスイッチ42をオン
し、インダクタンス切り換えスイッチ44をオフすること
により、水平偏向周波数が低い領域と高い領域の何れに
おいても効果的な回路動作が可能となる。

【００３７】図６には本発明の第６の実施例が示されて
いる。この実施例は、トランジスタ13とダイオード14と
共振コンデンサ15の並列回路に偏向ヨーク45とＳ字補正
コンデンサ46との直列回路を並列に接続し、高圧発生側
の回路と偏向側の回路を一体化したタイプの回路構成と
したものである。なお、この偏向ヨーク45とＳ字補正コ
ンデンサ46との直列回路を同様に前記各実施例の回路に
設けることにより、前記各実施例の回路を高圧発生側の
回路と偏向側の回路とを一体化したタイプの回路にする
ことができる。

【００３８】図７には本発明の第７の実施例が示されて
いる。この実施例はフライバックトランス11の一次側を
一次コイル12とブーストアップコイル47とにより構成
し、一次コイルの巻き数をＮ₁、ブーストアップコイル
47の巻き数をＮ_Bとしたとき、フライバックトランス11
の一次側の電圧をＥ_Bから（Ｎ₁＋Ｎ_B）Ｅ_B／Ｎ₁に
高めるブーストアップ回路となし、このブーストアップ
回路に高電圧安定化の回路を適用したものである。この
実施例では、ブーストアップコイル47の一端側を一次コ
イル12の巻き終わり端側に接続し、ブーストアップコイ
ル47の他端側とグランド間にコンデンサ７と回路ブロッ
ク10との直列回路を接続している。この実施例ではブー
ストアップ回路が働いて一次側の電圧が高められるとと
もに、コンデンサ７と回路ブロック10とコイル12，47と
のＬＣ共振回路による補正動作が働いてさらに一次側の
電圧が高められることとなる。なお、図７では第１のス
イッチ素子をＭＯＳＦＥＴによって構成しているが、
これは前記各実施例と同様にトランジスタ13を用いたも
のでもよい。

【００３９】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例では、主に、第１のスイッチ素子をトランジスタ13
によって構成し、第２のスイッチ素子をＭＯＳＦＥＴ
17により構成したが、第１のスイッチ素子をＭＯＳＦ
ＥＴにより構成してもよく、また、第２のスイッチ素子
をバイポーラトランジスタによって構成してもよく、こ
れらの第１および第２のスイッチ素子は本実施例以外の
様々なスイッチ素子を用いて構成することができる。

【００４０】さらに、第２のスイッチ素子（ＭＯＳＦ
ＥＴ17）の駆動パルス信号を作り出す制御回路は必ずし
も実施例の回路に限定されることはなく、高圧出力電圧
の降下量が大きくなるにつれてオフのタイミングを早
め、パルス幅を狭くするパルス信号を作り出すことがで
きる回路であれば本実施例以外の回路でもよい。

【００４１】さらに、図５の第５の実施例では共振条件
切り換え回路40を共振キャパシタンスの大きさと共振イ
ンダクタンスの大きさをともに切り替えスイッチ42、44
で切り換えるように構成したが、共振キャパシタンスと
共振インダクタンスの何れか一方の大きさをスイッチ切
り替えにより切り換えるように構成してもよい。

【００４２】

【発明の効果】本発明は、駆動電源と一次コイルとの間
に逆電流阻止ダイオードを介設し、この逆電流阻止ダイ
オードのカソード側とグランドとの間に半波電圧共振ス
イッチブロックを設け、一次コイル側から駆動電源側に
逆電流が流れるときに、その逆電流を逆電流阻止ダイオ
ードの働きにより駆動電源側に流さずに第２の半波電圧
共振スイッチブロック側に流し、この半波電圧共振スイ
ッチブロックの第２のスイッチ素子のオフのタイミング
を制御して出力電圧を制御するように構成したものであ
るから、従来例のようにコレクタパルスの波高値を制御
する際に、大電流を閉ループで還流することがないの
で、その大電流を還流させることによる電力損失も発生
することがなくなり、これにより回路効率を大幅に高め
ることができる。

【００４３】また、グランド側から逆電流が一次コイル
を経由して半波電圧共振スイッチブロックのダイオード
に流れているときにそのダイオードに並列接続されてい
る第２のスイッチ素子をオンし、また第２のスイッチオ
フ時にもその両端電圧はＬＣ共振カーブに従って緩やか
に上昇するものであるから、第２のスイッチ素子の零電
圧スイッチ動作を達成することができ、このスイッチ動
作に伴う電力損失を抑えることができるとともに、スイ
ッチノイズの発生もほとんどなく、このスイッチノイズ
による画面への悪影響を最小限に抑えることができる。

【００４４】また、本発明は、従来例とは異なり、高圧
出力電圧の降下量が大きくなるにつれて、コレクタパル
スの波高値を無補正状態の波高値よりも高くなる方向に
補正するので、フライバックトランスの一次側の発生電
圧が高くなり、したがって、その分、フライバックトラ
ンスの昇圧比を小さくすることができ、これにより、フ
ライバックトランスの小型化とコスト低減を図ることが
できるとともに、フライバックトランスの発熱を小さく
することができ、さらに、フライバックトランスの分布
容量の低減を図って画面のリンギングの発生を防止する
ことができる。

【００４５】さらに、高圧出力電圧を直接検出して第２
のスイッチ素子のオフのタイミングを制御するので、高
圧出力電圧の急峻な変化に対しても補正の追従性がよ
く、陰極線管の画面の歪みを大幅に軽減できるという優
れた効果が得られる。

【００４６】さらに、共振条件切り換え回路を設けた構
成のものにあっては、共振キャパシタンスと共振インダ
クタンスの一方又は両方を水平偏向周波数が高い領域で
動作させる場合と低い領域で動作させる場合に対応して
共振周波数を切り換えることができるので、広範囲の共
振周波数帯域で使用することが可能となり、特に、水平
偏向周波数の広範囲の使用に適用されるマルチスキャン
タイプのものに適したものとなる。

【図面の簡単な説明】

【図１】本発明に係る高電圧発生回路の第１の実施例の
回路図である。

【図２】本発明の第２の実施例の主要部の回路図であ
る。

【図３】本発明の第３の実施例を示す回路図である。

【図４】本発明の第４の実施例を示す回路図である。

【図５】本発明の第５の実施例を示す回路図である。

【図６】本発明の第６の実施例を示す回路図である。

【図７】本発明の第７の実施例を示す回路図である。

【図８】本実施例の第２のスイッチ素子の駆動パルス信
号を作り出す制御回路の各部の波形を示すタイムチャー
トである。

【図９】本実施例における高圧出力電圧の安定化動作の
タイムチャートである。

【図10】従来の高電圧発生回路を示す回路図である。

【図11】従来の高電圧発生回路による高圧出力電圧の安
定化動作の説明図である。

【符号の説明】

８逆電流阻止ダイオード 10 回路ブロック（半波電圧共振ブロック） 11 フライバックトランス 12 一次コイル 13 トランジスタ（第１のスイッチ素子） 15 共振コンデンサ 16 ダミーヨーク 17 ＭＯＳＦＥＴ（第２のスイッチ素子） 18 駆動電源 20 第２のダイオード 21 コンデンサ 40 共振条件切り換え回路

Claims

【特許請求の範囲】

【請求項１】駆動電源とグランドとの間にフライバッ
クトランスの一次コイルが接続され、この一次コイルに
は、該一次コイルとでＬＣ共振回路を構成する共振コン
デンサと、第１のスイッチ素子とが接続され、駆動電源
から供給される電源エネルギを第１のスイッチ素子のオ
ン期間にＬＣ共振回路に蓄積し、このＬＣ共振回路に蓄
積された電気エネルギをフライバック期間に高圧のパル
ス電圧に変換して出力する高電圧発生回路において、前
記駆動電源と一次コイルとの間には一次コイル側から駆
動電源に流れる逆向きの電流を阻止する逆電流阻止ダイ
オードが介設され、この逆電流阻止ダイオードのカソー
ド側とグランドとの間には、第２のスイッチ素子と、コ
ンデンサと、第２のスイッチ素子に対して逆向きのダイ
オードとが互いに並列に接続された半波電圧共振スイッ
チブロックが設けられ、この半波電圧共振スイッチブロ
ックの第２のスイッチ素子のオフのタイミングを制御し
て出力電圧を制御する制御回路を有していることを特徴
とする高電圧発生回路。
【請求項２】ＬＣ共振回路の共振インダクタンスと共
振キャパシタンスの少なくとも一方の大きさを可変して
共振周波数を変化させる共振条件切り換え回路が設けら
れている請求項１記載の高電圧発生回路。
【請求項３】偏向ヨークとＳ字補正コンデンサとの直
列回路が付加されている請求項１又は請求項２記載の高
電圧発生回路。