JPH0828824B2

JPH0828824B2 - 共振型電源回路

Info

Publication number: JPH0828824B2
Application number: JP4300460A
Authority: JP
Inventors: 宣明今村; 伸広小山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1992-10-13
Filing date: 1992-10-13
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPH06178136A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する共
振型電源回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される共振型電源回路には、フライバックトラン
スから陰極線管に加えられる高圧出力電圧の安定化を行
う安定化回路が組み込まれている。

【０００３】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。

【０００４】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。

【０００５】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平２−２
２２３７４号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、不必要な還流電流を流すために電力
損失が大きく、また、走査期間中にスイッチ素子をスイ
ッチングした際にノイズを発生させるという問題があ
る。

【０００６】

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路として、図８に示すような
共振型電源回路の基本回路に着目し、その回路特性の改
善に取り組んでいる。

【０００７】同図において、フライバックトランス１の
一次コイル２の一端側には駆動電源３の正極側が接続さ
れ、駆動電源３の負極側はグランドに接続されている。
一次コイル２の他端側にはスイッチ素子としてのトラン
ジスタ４が直列に接続され、このトランジスタ４にはダ
ンパーダイオード５と共振コンデンサ６とがそれぞれ並
列に接続されている。

【０００８】フライバックトランス１の二次コイル７の
高圧端は、高圧整流ダイオード８を介して陰極線管10の
アノードに接続されている。

【０００９】この種の回路は、トランジスタ４のオン期
間（トランジスタ期間）では、駆動電源３から一次コイ
ル２を通ってトランジスタ４に向けて図９の（ｂ）に示
す電流が流れ、一次コイル２に電磁エネルギが加えられ
る。次に、トランジスタ４がオフすると、一次コイル２
と共振コンデンサ６との直列共振が開始し、一次コイル
２側に蓄えられた電磁エネルギは共振コンデンサ６の静
電エネルギに変換され、図９の（ａ）に示すように、フ
ライバックパルス（電圧パルス）が発生する。このフラ
イバックパルスは一次コイル２の電磁エネルギが全て共
振コンデンサ６の静電エネルギに変換されたときにピー
クとなる。

【００１０】フライバックパルスがピークに達すると、
今度は、共振コンデンサ６の静電エネルギが一次コイル
２の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図８の回路のＡ点の電圧が零になったと
きにダンパーダイオード５がオンしてグランド側から一
次コイル２側に逆電流が流れ、Ａ点の電圧が駆動電源３
の電源電圧まで回復したときに、ダンパーダイオード５
がオフする。そして、再びトランジスタ４がオンするこ
とにより、最初の回路動作状態となり、この動作の繰り
返しにより、回路動作が継続する。一次コイル２側で発
生したフライバックパルスはフライバックトランス１で
昇圧され、高圧整流ダイオード８を介して陰極線管10の
アノードに加えられるのである。

【００１１】ところで、フライバックトランス１の一次
側で発生するフライバックパルスのパルス電圧Ｖ_cは、
Ｖ_c＝Ｅ_B＋ｒ_asin （ωｔ−φ_a）の式で表される。
ただし、ｔは時間、Ｅ_Bは駆動電源３の電源電圧であ
り、また、

【００１２】ｒ_a＝√｛Ｅ_B ²＋（Ｉ₀／Ｃω）²｝

【００１３】ω＝（ＬＣ）^-1/2

【００１４】φ_a＝tan ^-1（Ｅ_BＣω／Ｉ₀）である。

【００１５】ここで、Ｉ₀は一次コイル２に流れる電流
であり、Ｃは共振コンデンサ６の容量であり、Ｌは一次
コイル２のインダクタンスである。

【００１６】前記Ｖ_cの式から明らかなように、フライ
バックパルスの電圧ピークはωｔ−φ_a＝π／２のとき
であり、このとき、ピーク電圧はＶ_c＝Ｅ_B＋√｛Ｅ_B
²＋（Ｉ₀／Ｃω）²｝となる。

【００１７】また、一次コイルに流れる電流Ｉ₀はＩ₀
＝（Ｅ_B／Ｌ）ｔ_on＋Ｉ₁で表される。ここで、ｔ_onは
トランジスタ４がオンしている時間であり、Ｉ₁は零で
あるから、Ｉ₀はトランジスタ４のオン期間に比例す
る。したがって、トランジスタ４のオン期間を制御する
ことにより、フライバックパルス波高値の制御が可能と
なり、これにより、二次コイル７から出力される高圧出
力電圧の制御ができることとなる。

【００１８】このように、トランジスタ４のオン期間を
制御して高圧出力電圧の安定化を図る場合、図８の回路
のままでは、ダンパー期間（ダンパーダイオード５のオ
ン期間）で、グランド側からダンパーダイオード５を通
って一次コイル２側に逆電流が流れ、この逆電流の流れ
によりＡ点の電圧が電源電圧まで回復してダンパーダイ
オード５がオフすると、すでにトランジスタ４がオフし
ているため、駆動電源３側から一次コイル２を通る電流
が共振コンデンサ６を通ってグランド側に流れ始めて、
一次コイル２と共振コンデンサ６との間で直列共振が起
こり、図９の（ａ）に示すように、ダンパー期間の終わ
りの点から次にトランジスタ４がオンするまでの区間
で、不要なパルスＰ_Wが発生する。

【００１９】このＰ_Wはノイズの原因となって回路動作
に悪影響を及ぼすことになる。このため、この種の回路
では、ダンパー期間の終わりに一次コイル２側から共振
コンデンサ６に電流が流れないようにするために、駆動
電源３から一次コイル２および共振コンデンサ６あるい
はトランジスタ４を経てグランドに至る経路中に、電流
遮断用のスイッチ素子を設けたり、あるいは図９の
（ｃ）中に破線で示すように、トランジスタ４のオン期
間の始まり側をダンパー期間の終わり側とオーバーラッ
プさせて、駆動電源３側からの電流がトランジスタ４側
に流れるようにする回路設計が新たに必要になる。

【００２０】しかしながら、トランジスタ４のオン期間
をダンパー期間にオーバーラップさせるためトランジス
タ４ではオンのタイミングにより出力をコントロールす
ることはできなかった。また、駆動電源３から一次コイ
ル２および共振コンデンサ６あるいはトランジスタ４を
経てグランドに至る経路中に電流遮断用のスイッチ素子
を設けるものにあっても、そのスイッチ素子の動作タイ
ミングを行う複雑な制御回路が必要なため、同様に部品
点数が増えて全体の回路構成が複雑となり、回路コスト
も高価になるという問題がある。

【００２１】本発明は上記課題を解決するためになされ
たものであり、その目的は、簡易な回路構成で、ダンパ
ー期間の終わりからトランジスタのオン期間にかけての
不要パルスの発生を防止することができ、しかも、従来
の一次側電流のコントロール方式のような不必要還流電
流を流すことによる電力損失の発生がない共振型電源回
路を提供することにある。

【００２２】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、トランスの一次コイルに駆動電源が直列に接続
され、また、一次コイル側には該一次コイルに流れる電
流をオン・オフ制御する第１のスイッチ素子と、この第
１のスイッチ素子のオフ時に一次コイルとの直列共振に
よって電圧パルスを発生する共振コンデンサと、前記第
１のスイッチ素子に流れる電流の向きと逆向き電流をダ
ンパー期間内に一次コイルに流すダンパーダイオードと
が接続されている共振型電源回路において、前記共振コ
ンデンサには一次コイルから共振コンデンサに流れる電
流の向きを順方向にしたクランプダイオードが直列に接
続されて、この共振コンデンサとクランプダイオードと
の直列回路がクランプダイオードのカソード側を駆動電
源側として一次コイルに並列に接続されており、このク
ランプダイオードには前記第１のスイッチ素子のオフ時
以降にオンしてダンパー期間内でオフする第２のスイッ
チ素子が並列に接続されていることを特徴として構成さ
れている。

【００２３】

【作用】上記構成の本発明において、第１のスイッチ素
子がオンすることによって、駆動電源側から一次コイル
および第１のスイッチ素子を通って電流が流れ、一次コ
イルに電磁エネルギが蓄えられる。第１のスイッチ素子
がオフすると、共振コンデンサと一次コイルとの直列共
振によって電圧パルスが発生する。この電圧パルスが発
生し終わったときからダンパー期間に入り、ダンパーダ
イオード側から一次コイル側に逆電流が流れ、ダンパー
期間の終点位置でダンパーダイオードがオフした以降
に、共振コンデンサの両端部の電圧はクランプダイオー
ドおよび第２のスイッチ素子によって駆動電源の電源電
圧にクランプされる。このクランプ作用により、駆動電
源と共振コンデンサの両端部とは同電位となるので、駆
動電源側から一次コイルを通って共振コンデンサ側に電
流が流れるということがなくなり、ダンパー期間の終わ
りから次の第１のスイッチ素子がオンするまでの間に不
要な還流電流による回路損失がなくなり、そして、不要
なノイズ原因の電圧パルスが発生するということがなく
なる。

【００２４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、従来例と同
一の回路部分には同一符号を付し、その重複説明は省略
する。図１には本発明に係る共振型電源回路の第１の実
施例の回路構成が示されている。同図において、フライ
バックトランス１の一次コイル２の一端側（例えば巻き
始め端側）には駆動電源３が接続され、一次コイル２の
他端側（巻き終わり端側）には第１のスイッチ素子とし
てのＭＯＳＦＥＴ（電界効果トランジスタ）11のドレ
イン側が接続され、ＭＯＳＦＥＴ11のソース側はグラ
ンドに接続されている。そして、ＭＯＳＦＥＴ11には
該ＭＯＳＦＥＴ11の電流の向きと逆向きのダンパーダ
イオード５が並列に接続されている。このダンパーダイ
オード５は電子部品のダイオードを外付けによって接続
してもよいが、スイッチ素子としてＭＯＳＦＥＴ11を
使用する場合は、ＭＯＳＦＥＴ11自体が逆方向のダイ
オード特性を有しているので、外付けのダイオード部品
を省略し、ＭＯＳＦＥＴ11のダイオード特性をダンパ
ーダイオード５として機能させることができる。

【００２５】また、一次コイル２の巻き終わり端側には
共振コンデンサ６の一端側が接続され、共振コンデンサ
６の他端側にはクランプダイオード12のアノード側が接
続され、クランプダイオード12のカソード側は一次コイ
ル２と駆動電源３との接続部に接続されている。このク
ランプダイオード12には第２のスイッチ素子としてのト
ランジスタ14が並列に接続されている。

【００２６】フライバックトランス１の二次コイル７の
高圧端側には分圧抵抗器15，16の直列回路の一端が接続
されており、この分圧抵抗器15，16に抵抗分割されて、
高圧出力電圧が検出されている。そしてこの検出電圧は
オペアンプ17の非反転入力端子に加えられている。オペ
アンプ17の反転入力端子側には基準電源18から基準電圧
が加えられており、オペアンプ17は高圧出力電圧の検出
電圧と基準電圧とを比較し、高圧出力電圧の降下量に対
応する信号をコンパレータ20の反転入力端子に加える。
一方、コンパレータ20の非反転入力端子には波形成形回
路21からの信号が加えられる。

【００２７】波形成形回路21は水平偏向出力回路（図示
せず）に同期した図２の（ａ）に示す水平ドライブ信号
（ＨＤ信号）を積分して図２の（ｂ）に示すようなラン
プ波形を作り出し、このランプ波形の信号をコンパレー
タ20の非反転入力端子に加えている。コンパレータ20は
前記ランプ波形の信号とオペアンプ17からの信号を比較
し、図２の（ｂ）および（ｃ）に示すように、オペアン
プ出力とランプ波形との交点位置で立ち上がり、ランプ
波形の立ち下がり、すなわちＨＤ信号の立ち下がりで立
ち下がるドライブ信号を作り出す。高圧出力電圧の降下
量が大きくなると、オペアンプの出力レベルも低下する
結果、ドライブ信号のパルス幅は大きくなる。コンパレ
ータ20は高圧出力電圧の降下量が大きくなるにつれてパ
ルス幅を広くしたドライブ信号を作り出し、これをドラ
イブ回路22に加えるのである。ドライブ回路22はドライ
ブ信号のオンパルス幅に応じてＭＯＳＦＥＴ11のスイ
ッチオン駆動を行う。なお、トランジスタ14には図２の
（ｆ）に示すように、ドライブ信号のオフ時に立ち上が
り、ダンパー期間内でオフする制御信号が加えられてい
る。

【００２８】この実施例は上記のように構成されてお
り、次に、その動作を図１の回路および図２のタイムチ
ャートに基づき説明する。まず、ｔ₀で、ＭＯＳＦＥ
Ｔ11がオンすると、駆動電源３側から一次コイル２を通
り、さらにＭＯＳＦＥＴ11を通ってグランド側に電流
が流れる。この一次コイル２に流れる電流は図２の
（ｅ）に示すように時間と共に増加し、この電流の流れ
によって一次コイル２に電磁エネルギが蓄えられる。

【００２９】次にｔ₁でＭＯＳＦＥＴ11がオフする
と、一次コイル２から共振コンデンサ６とクランプダイ
オード12を通るルートで駆動電源３側に向けて電流が流
れ、一次コイル２のインダクタンスと共振コンデンサ６
の容量とのＬＣ直列共振が開始され、フライバックパル
ス（電圧パルス）が発生する。このフライバックパルス
は一次コイル２側の電磁エネルギが全て共振コンデンサ
６の静電エネルギに変換されたときに最大となる。前記
ＭＯＳＦＥＴ11がオフしたときからトランジスタ14は
オンしているので、一次コイル２の電磁エネルギが全て
共振コンデンサ６に移った後に、今度は駆動電源３側か
らトランジスタ14、共振コンデンサ６、一次コイル２を
順に通るルートで逆電流が流れ、共振コンデンサ６の静
電エネルギは一次コイル２の電磁エネルギに逆変換され
て行く。

【００３０】そして、フライバックパルスが作り終わっ
たｔ₂で、図１の回路のＡ点の電圧が零になり、このと
き、ダンパーダイオード５がオンし、グランド側からダ
ンパーダイオード５を通って一次コイル２側に電流が流
れる。この逆電流の流れによりＡ点の電圧が上昇してｔ
₃で駆動電源３の電源電圧Ｅ_Bと同電位になると、ダン
パーダイオード５はオフとなる。このとき、ＭＯＳＦ
ＥＴ11はオフしているため、駆動電源３側から共振コン
デンサ６側に電流が流れようとするが、本実施例ではク
ランプダイオード12が設けられることで、共振コンデン
サ６の両端部の電圧（Ａ点、Ｂ点の電圧）は共に駆動電
源３の電源電圧Ｅ_BにクランプされてＥ_Bと同電位に保
持されるため、一次コイル２側から共振コンデンサ６側
に電流が流れることがなく、これにより、前記図９の
（ａ）に示すようなノイズの原因となる不要なパルス電
圧Ｐ_Wが発生することがない。

【００３１】次に、ｔ₄の時点で、ＭＯＳＦＥＴ11が
オンすると、Ａ点は接地されることとなり、駆動電源３
から一次コイル２を通る電流はＭＯＳＦＥＴ11を通っ
てグランド側に流れ、最初のｔ₀の状態に一致する。こ
れらｔ₀からｔ₄の動作の繰り返しにより、回路動作が
継続される。

【００３２】本実施例では、高圧出力電圧が降下するに
つれ、ＭＯＳＦＥＴ11のオン期間が長くなり、これに
より、一次コイル２に蓄えられる電磁エネルギが大きく
なって発生するフライバックパルスの波高値も高くなる
ので、高圧出力電圧の安定化が効果的に行われることと
なる。しかも、高圧出力電圧を制御するスイッチ素子を
ＭＯＳＦＥＴ１個の素子によって構成したので、部品
点数が非常に少なくなり、回路構成も簡易となる。

【００３３】また、ダンパー期間の終わりからＭＯＳ
ＦＥＴ11がオンする期間は、共振コンデンサ６の両端部
の電圧が駆動電源３の電源電圧と同電位にクランプされ
るので、駆動電源３から一次コイル２を通って共振コン
デンサ６に電流が流れることがなく、この期間でノイズ
の原因となる不要なパルス電圧Ｐ_Wの発生を防止するこ
とができる。また、還流電流が生じないので、この還流
電流に起因する電力損失（回路損失）もなく、回路駆動
の効率を高めることができる。

【００３４】しかも、電圧パルスＰ_Wを防止する回路は
１個のクランプダイオード12と１個のトランジスタ14を
用いただけの極めて簡単な回路構成となり、従来のよう
に電流の流れを阻止するためのスイッチ素子や、そのス
イッチ素子を制御する複雑な回路を設ける必要がなく、
これにより回路構成の簡易化と回路コストの大幅な低減
化が可能となる。

【００３５】さらに、この実施例は、共振コンデンサ６
の両端電圧を駆動電源電圧にクランプすることによって
不要電圧パルスＰ_Wの発生防止を行うものであるため、
前記図９の（ｃ）中に破線で示すように、ＭＯＳＦＥ
Ｔ11のオン期間をダンパー期間にオーバーラップさせる
という制約がなく、これにより、ＭＯＳＦＥＴ11をス
イッチ動作するドライブ信号のパルス幅を最大限水平ド
ライブ信号のパルス幅まで広げることができ、極めて広
い範囲に亙って電圧制御が可能となる。

【００３６】さらに、本実施例の回路では偏向周期の１
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。

【００３７】さらに、本実施例はＭＯＳＦＥＴ11のオ
フ時からダンパー期間内にかけてスイッチをオンするト
ランジスタ14をクランプダイオード12に並列に接続して
いるので、発生するフライバックパルスの波形を左右対
称の理想的な波形にすることができる。すなわち、この
トランジスタ14を設けない場合には、フライバックパル
スを発生する際、ＭＯＳＦＥＴ11がオフして一次コイ
ル２の電磁エネルギを共振コンデンサ６の静電エネルギ
に変換するときには電流は駆動電源３側から流れるが、
次に、共振コンデンサ６の静電エネルギを一次コイル２
の電磁エネルギに逆変換するときにはクランプダイオー
ド12が逆向きとなるので、電流は駆動電源３側から流れ
ない。このため、波形の左半分と右半分の各ピーク値に
駆動電源３の電源電圧Ｅ_B分の段差が生じ、これがフラ
イバックトランス１の高圧レギュレーション特性を悪化
させる要因となる。

【００３８】これに対し、本実施例ではフライバックパ
ルスの作成期間中はトランジスタ14がオンしているの
で、共振コンデンサ６の静電エネルギを一次コイル２の
電磁エネルギに逆変換するときにも電流は駆動電源３側
から流れるので、波形の左半分のピーク値と右半分のピ
ーク値とが同じとなって段差のない同図の（ｂ）に示す
左右対称の理想的なフライバックパルスが得られ、フラ
イバックトランス１の高圧レギュレーション特性の悪化
を防止することができる。

【００３９】図４には本発明の第２の実施例が示されて
いる。この実施例は、共振コンデンサ６に並列に偏向ヨ
ークＤ_YとＳ字補正コンデンサＣ_Sとの直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ20とドライブ回路22との間にパル
ス幅リミッタ23を介設したものであり、それ以外の構成
は前記第１の実施例と同様である。

【００４０】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がＨＤ信号まで目一杯広がると、ＭＯＳ
ＦＥＴ11のオン期間が高周波駆動の場合よりも遙かに
長くなり、一次コイル２に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ23を設け、高周波駆
動を基準として設定した上限電圧を低周波偏向駆動にも
越えないようにドライブ信号のパルス幅を制限すること
によって、低周波から高周波にかけての広範囲な周波数
範囲のマルチスキャン駆動を支障なく行うことができる
ようにしている。

【００４１】このマルチスキャン駆動の回路としては、
図５に示すように、共振コンデンサを６ａと６ｂの直列
回路によって構成し、スイッチ19により、低周波数駆動
のときと高周波数駆動のときとで共振容量を切り換える
ようにすることもできる。

【００４２】なお、本発明は上記各実施例に限定される
ことはなく、様々な実施の態様を採り得る。上記各実施
例の回路動作においては、ダンパー期間の終わりから次
のＭＯＳＦＥＴ11がオンする間は、駆動電源３から一
次コイル２を通って流れようとする電流はクランプダイ
オード12のクランプ動作によってその電流の流れの逃げ
場がないので、ＭＯＳＦＥＴ11が内蔵する寄生容量等
に起因して回路のＡ点等に図６に示すようにｔ₃〜ｔ₄
の区間で振動成分のノイズが発生する。このノイズは陰
極線管の駆動に際し、特に、ダメージとなる支障とはな
らないが、回路性能のより完璧化を図るために、例えば
図７の（ａ）に示すように、ＭＯＳＦＥＴ11のベース
側等、適宜の位置に可飽和コア25を接続したり、あるい
は図７の（ｂ）に示すように、ＭＯＳＦＥＴ11のソー
ス側にダイオード26を直列に接続し、あたかも、ＭＯＳ
ＦＥＴ11の内蔵容量とダイオード26の内蔵容量とを直
列接続した格好にして、ＭＯＳＦＥＴ11の見掛け上の
寄生容量を減らすようにしたり、さらには、図７の
（ｃ）に示すように、スナバ回路27を設けたりして、前
記ｔ₃〜ｔ₄間の振動成分のノイズを取り去るようにし
てもよい。

【００４３】また、上記各実施例の回路において、鎖線
で示すように二次コイル７の高圧端側に平滑コンデンサ
９を設けたり、高圧安定化の応答性を高めるためのスピ
ードアップコンデンサ28を設けたものでもよい。また、
各実施例の回路は、高圧安定化の制御幅が広く、かつ、
応答性が良いので、一般的にはレギュレーションを改善
するためのチョークコイルをフライバックトランス１の
一次コイルに並列に接続する必要は特にないが、もちろ
ん、このチョークコイルを一次コイル２に並列に接続し
てもよい。

【００４４】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器15，16の直列回路を二次コ
イル７の一端側に接続しているが、通常の高電圧発生回
路では二次コイル側にフォーカス電圧とスクリーン電圧
を取り出す抵抗回路が接続されるので、この抵抗回路を
利用して高圧出力電圧を検出するようにしてもよい。

【００４５】さらに、前記各実施例では、ＭＯＳＦＥ
Ｔ11のスイッチ制御により高圧出力電圧の安定化を行っ
ているが、従来の一般的な回路と同様に、高圧出力電圧
の降下量に応じ、駆動電源３の電源電圧を制御すること
により高圧安定化を行うようにしてもよい。

【００４６】さらに、上記実施例では、第１のスイッチ
素子をＭＯＳＦＥＴ11によって構成したが、この第１
のスイッチ素子はバイポーラトランジスタ等、他のスイ
ッチ素子を用いて構成することができる。また、第２の
スイッチ素子をトランジスタ24により構成したが、これ
をＭＯＳＦＥＴ等、他のスイッチ素子を用いて構成す
ることができる。

【００４７】さらに、上記各実施例では高圧発生用の共
振型電源回路を対象にして説明したが、本発明の回路は
低圧用の共振型電源回路としても適用されるものであ
る。

【００４８】

【発明の効果】本発明の回路を高圧発生用の電源回路と
して使用するとき、ダンパー期間の終わりから次に第１
のスイッチ素子がオンするまでの間に発生しようとする
ノイズの原因となる不要電圧パルスをクランプダイオー
ドとこれに並列に第２のスイッチ素子を設けるだけで防
止でき、しかも、第２のスイッチ素子は第１のスイッチ
素子のオフ時にオンし、ダンパー期間内でオフするよう
に制御すればよいので、制御回路も簡易に構成でき、従
来のような複雑な制御回路が不要となり、これにより、
部品点数も格段に少なくなり、回路コストの大幅な低減
化が可能となる。

【００４９】その上、ダンパー期間の終わりから次に第
１のスイッチ素子がオンする期間は前記クランプダイオ
ードと第２のスイッチ素子とのクランプ作用によって回
路の還流電流の発生が防止されるので、この還流電流に
起因する回路損失もなく、回路駆動の効率を高めること
ができる。

【００５０】また、本発明の回路は偏向の１周期毎に共
振コンデンサのチャージとディスチャージが行われる共
振型のため、高圧安定化の応答性が優れたものとなる。

【００５１】さらに、本発明の回路は、クランプダイオ
ードを用い、共振コンデンサの両端部の電圧を駆動電源
の電源電圧にクランプして前記不要電圧パルスの発生を
防止する構成であるから、第１のスイッチ素子のオン期
間をダンパー期間にオーバーラップさせなければならな
いという制約がないので、第１のスイッチ素子のオンパ
ルス幅を水平ドライブ信号のパルス幅まで広げることが
でき、電圧制御幅を従来に比べ格段に広くすることがで
き、マルチスキャン用の高圧電源としても最適なものと
なる。

【図面の簡単な説明】

【図１】本発明に係る共振型電源回路の第１の実施例を
示す回路図である。

【図２】同実施例の回路動作を示すタイムチャートであ
る。

【図３】同実施例の回路におけるトランジスタ12の動作
による効果の説明図である。

【図４】本発明の第２の実施例を示す回路図である。

【図５】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。

【図６】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。

【図７】振動成分ノイズを除去する各種回路例の説明図
である。

【図８】従来の共振型電源回路の基本回路図である。

【図９】図８の回路の動作を示すタイムチャートであ
る。

【符号の説明】

１フライバックトランス２一次コイル３駆動電源５ダンパーダイオード６，６ａ，６ｂ共振コンデンサ 11 ＭＯＳＦＥＴ（第１のスイッチ素子） 12 クランプダイオード 14 トランジスタ（第２のスイッチ素子）

Claims

【特許請求の範囲】

【請求項１】トランスの一次コイルに駆動電源が直列
に接続され、また、一次コイル側には該一次コイルに流
れる電流をオン・オフ制御する第１のスイッチ素子と、
この第１のスイッチ素子のオフ時に一次コイルとの直列
共振によって電圧パルスを発生する共振コンデンサと、
前記第１のスイッチ素子に流れる電流の向きと逆向き電
流をダンパー期間内に一次コイルに流すダンパーダイオ
ードとが接続されている共振型電源回路において、前記
共振コンデンサには一次コイルから共振コンデンサに流
れる電流の向きを順方向にしたクランプダイオードが直
列に接続されて、この共振コンデンサとクランプダイオ
ードとの直列回路がクランプダイオードのカソード側を
駆動電源側として一次コイルに並列に接続されており、
このクランプダイオードには前記第１のスイッチ素子の
オフ時以降にオンしてダンパー期間内でオフする第２の
スイッチ素子が並列に接続されていることを特徴とする
共振型電源回路。