JP3475923B2 - 高圧発生回路 - Google Patents
高圧発生回路Info
- Publication number
- JP3475923B2 JP3475923B2 JP2000262840A JP2000262840A JP3475923B2 JP 3475923 B2 JP3475923 B2 JP 3475923B2 JP 2000262840 A JP2000262840 A JP 2000262840A JP 2000262840 A JP2000262840 A JP 2000262840A JP 3475923 B2 JP3475923 B2 JP 3475923B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- primary winding
- circuit
- fet
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は高圧発生回路に関
し、特にたとえば、ＣＲＴに供給する高電圧を発生する
ための高圧発生回路に関する。 【０００２】 【従来の技術】図１は、この発明の背景となる高圧発生
回路の例を示す回路図である。高圧発生回路１０は、ト
ランス１２を含む。トランス１２の１次巻線には、ダイ
オード１４のアノードが接続され、ダイオード１４のカ
ソードはスイッチング素子としてのＦＥＴ１６のドレイ
ンに接続される。さらに、ＦＥＴ１６のソースは抵抗１
８に接続され、抵抗１８は接地される。また、ダイオー
ド１４、ＦＥＴ１６、抵抗１８の直列回路と並列に、ダ
イオード２０が接続される。ダイオード２０のカソード
はダイオード１４のアノード側に接続され、ダイオード
２０のアノードは接地される。 【０００３】さらに、このダイオード２０と並列に、共
振用コンデンサ２２とダイオード２４の直列回路が接続
される。共振用コンデンサ２２の一端はダイオード１４
のアノード側に接続され、他端はダイオード２４のカソ
ードに接続される。そして、ダイオード２４のアノード
は接地される。さらに、共振用コンデンサ２２とダイオ
ード２４との中間部は、別のダイオード２６のアノード
に接続され、ダイオード２６のカソードはリンギングレ
ス回路２８を介して、トランス１２の１次巻線に接続さ
れる。リンギングレス回路２８は、コンデンサ３０、抵
抗３２およびインダクタ３４によって形成される。ま
た、ダイオード２６とリンギングレス回路２８との間に
は、電源＋Ｂが接続される。なお、ダイオード２６とリ
ンギングレス回路２８との間は、コンデンサ３６やコン
デンサ３８を介して接地される。 【０００４】ＦＥＴ１６のゲートには、ＰＷＭ（パルス
ワイズモデュレーション）制御回路４０からオン・オフ
を制御するための信号が与えられる。ＰＷＭ制御回路４
０には、トランス１２の２次側出力電圧を分圧して得ら
れる電圧が入力される。この電圧と別に入力された水平
ドライブ信号とから、ＦＥＴ１６を制御するための制御
信号がつくられる。さらに、ＦＥＴ１６と抵抗１８との
中間部が、ＰＷＭ制御回路４０内の保護回路に接続さ
れ、回路に流れる過電流が検出される。 【０００５】この高圧発生回路１０の各部の波形が、図
２に示されている。図２において、（ａ）はＦＥＴ１６
を制御するための信号波形であり、（ｂ）は図１に示す
Ａ点の電圧波形であり、（ｃ）はトランス１２の１次巻
線の電流波形を示す。まず、ｔ0 において、ＦＥＴ１６
がオンになると、電源＋Ｂからトランス１２の１次巻
線、ダイオード１４、ＦＥＴ１６、抵抗１８を通るルー
トで電流が流れる。この電流によって、トランス１２の
１次巻線に電磁エネルギが蓄えられる。 【０００６】ｔ1 でＦＥＴ１６がオフになると、トラン
ス１２の１次巻線から共振用コンデンサ２２、ダイオー
ド２６を通るルートで電流が流れ、トランス１２の１次
巻線と共振用コンデンサ２２とで共振が始まり、図２
（ｂ）に示すように、フライバックパルスが発生する。
このフライバックパルスは、トランス１２に蓄えられた
電磁エネルギが全て共振用コンデンサ２２の静電エネル
ギに変換されたときに最大になる。 【０００７】トランス１２の１次巻線に蓄えられた電磁
エネルギが全て共振用コンデンサ２２に移った後、ダイ
オード２４、共振用コンデンサ２２、トランス１２の１
次巻線を通るルートで逆電流が流れ、共振用コンデンサ
２２の静電エネルギがトランス１２の１次巻線の電磁エ
ネルギに逆変換される。このとき、ＦＥＴ１６の寄生容
量に蓄積された電荷は、ダイオード１４に妨げられてト
ランス１２の１次巻線側へ流出しない。 【０００８】フライバックパルスが終わったｔ2 で、Ａ
点の電位が０になる。このとき、ダイオード２０がオン
となり、グランド側からトランス１２の１次巻線に電流
が流れる。この電流によりＡ点の電圧が上昇してｔ3 で
電源＋Ｂの電圧と同電位になると、ダイオード２０がオ
フとなって電流が０になる。このとき、電源＋Ｂから共
振用コンデンサ２２に電流が流れようとするが、ダイオ
ード２４，２６からなる電流阻止用クランプ回路によ
り、共振用コンデンサ２２の両端の電位が電源＋Ｂの電
圧にクランプされ、トランス１２の１次巻線側から共振
用コンデンサ２２に電流が流れることはない。次に、ｔ
4 でＦＥＴ１６がオンになると、電源＋Ｂからトランス
１２の１次巻線に向かって電流が流れ、最初のｔ0 の状
態に一致する。このような動作が繰り返されることによ
り、回路動作が継続される。そして、フライバックパル
スがトランス１２で昇圧されて、トランス１２の２次巻
線から高電圧が出力される。 【０００９】なお、電流が０になったｔ3 において、Ｆ
ＥＴ１６に存在する寄生容量などのような回路に含まれ
る容量があるため、トランス１２の１次巻線とで共振が
起こり、ｔ3 からｔ4 の間において休止振動パルスが発
生する。この休止振動パルスを抑制するために、リンギ
ングレス回路２８が用いられる。 【００１０】このような高圧発生回路１０において、ト
ランス１２の１次側インダクタンスＬｐは、電源電圧Ｅ
ｂ、フライバックパルスの終了時から次のフライバック
パルスの開始時までの時間をＴｓ、ＦＥＴ１６の許容電
流をＩｐｐとしたとき、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐとい
う条件を満たすように設計される。従来、このような条
件を満たして上で、トランス１２の２次巻線から必要な
出力電圧が得られるように設計されていた。 【００１１】 【発明が解決しようとする課題】しかしながら、図３に
示すように、休止振動パルスのトップ付近でＦＥＴがオ
ンになると、休止振動パルスの高い電圧が瞬時に切られ
るため、トランス１２の分布容量などで決定される振動
が発生し、トランス１２の１次巻線に流れる電流にオー
バーシュートやアンダーシュートが発生する。このよう
なオーバーシュートやアンダーシュートが発生すると、
トランス１２でのロスやリンギングレス回路２８での抵
抗ロスが大きくなるという問題があった。 【００１２】それゆえに、この発明の主たる目的は、ス
イッチング素子がオンになった時のオーバーシュートや
アンダーシュートによるロスを少なくすることができる
高圧発生回路を提供することである。 【００１３】 【課題を解決するための手段】この発明は、トランス
と、トランスの１次巻線に電力を供給するための電源
と、電源からトランスの１次巻線に流れる電流を制御す
るためのスイッチング素子と、スイッチング素子のオフ
時にトランスの１次巻線と共振することによりフライバ
ックパルスを発生させる共振用コンデンサとを含む高圧
発生回路において、トランスの１次側インダクタンス、
分布インダクタンス、電源の電圧および共振容量の中の
少なくとも１つを調整することにより、フライバックパ
ルスの発生後にトランスの１次巻線のインダクタンスと
トランスの１次巻線に接続される回路内に含まれるキャ
パシタンスとで発生する共振により生じる休止振動パル
スのボトム付近でスイッチング素子がオンとなるように
調整したことを特徴とする、高圧発生回路である。 【００１４】高圧発生回路のスイッチング素子がオンに
なるタイミングを休止振動パルスのボトム付近となるよ
うに調整することにより、休止振動パルスが電圧の低い
部分で切られることになる。そのため、トランスの１次
巻線に流れる電流にオーバーシュートやアンダーシュー
トが発生しにくくなり、トランスやリンギングレス回路
におけるロスを抑えることができる。このように、休止
振動パルスのボトム付近とスイッチング素子のオン開始
時とが一致するように調整するには、トランスの１次側
インダクタンス、分布インダクタンス、電源の電圧、共
振容量などを調整することにより行うことができる。 【００１５】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。 【００１６】 【発明の実施の形態】図１に示す高圧発生回路１０にお
いて、トランス１２の１次側インダクタンスＬｐは、電
源電圧をＥｂ、フライバックパルスの終了時から次のフ
ライバックパルスの開始時までの時間をＴｓ、ＦＥＴ１
６の許容電流をＩｐｐとしたとき、Ｉｐｐ＝Ｅｂ・Ｔｓ
／Ｌｐとなる条件が、ＰＷＭ制御方式において、最大制
御限界となる。そこで、ＰＷＭ制御方式の高圧発生回路
１０では、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐという条件を満た
すように設計される。さらに、トランス１２の１次側イ
ンダクタンス、分布インダクタンス、電源＋Ｂの電圧、
共振容量などを調整することにより、休止振動パルスの
ボトム付近とＦＥＴ１６のオン開始時とを一致させるこ
とができる。 【００１７】たとえば、トランス１２の１次側インダク
タンスを調整する場合、トランス１２の巻数とコアのギ
ャップを調整することにより１次側インダクタンスを調
整することができる。トランス１２の１次側インダクタ
ンスＬｐを変更したときの１次巻線に流れる電流を考え
ると、図４に示すように、ＦＥＴ１６がオンの時の電流
の傾斜はΔＩｐｐ／Δｔで示される。ここで、Ｉｐｐ＝
Ｅｂ・ｔ／Ｌｐで表されるため、トランス１２の１次巻
線に流れる電流の傾斜は、Ｅｂ／Ｌｐで表される。した
がって、トランス１２の１次側インダクタンスＬｐをＬ
ｐ１からＬｐ２（Ｌｐ２＞Ｌｐ１）に調整したとき、電
流の傾斜は小さくなり、ＦＥＴ１６がオンになるタイミ
ングを速くすることができる。このように、トランス１
２の１次側インダクタンスＬｐを調整することにより、
ＦＥＴ１６のオン開始時を調整することができ、休止振
動パルスのボトム付近にＦＥＴ１６のオン開始時をもっ
てくることができる。 【００１８】また、トランス１２の１次巻線に接続され
る回路の共振容量を調整することにより、休止振動パル
スの発生時期を調整して、ＦＥＴ１６のオン開始時に休
止振動パルスのボトム付近をもってきてもよい。このよ
うに、ＦＥＴ１６のオン開始時を調整してもよいし、休
止振動パルスの発生時期を調整してもよく、どのような
方法であっても、休止振動パルスのボトム付近とＦＥＴ
１６のオン開始時とを一致させればよい。 【００１９】このようにして、休止振動パルスのボトム
付近でＦＥＴ１６をオンにすることにより、電圧が低い
状態のときに休止振動パルスを切ることができる。その
ため、図５に示すように、トランス１２の１次巻線に流
れる電流波形において、ＦＥＴ１６がオンになった時
に、オーバーシュートやアンダーシュートがほとんど発
生しない。そのため、オーバーシュートやアンダーシュ
ートによるトランス１２やリンギングレス回路２８での
ロスを抑えることができ、高圧発生回路全体の消費電力
を低減させることができる。このような効果は、ダイオ
ード２４，２６で形成されるクランプ回路がない高圧発
生回路においても得ることができる。 【００２０】 【発明の効果】この発明によれば、高圧発生回路におい
て、トランスの１次巻線に流れる電流に発生するオーバ
ーシュートやアンダーシュートを抑えることができ、そ
れによるトランスやリンギングレス回路でのロスを抑え
ることができる。そのため、高圧発生回路全体として、
消費電力を低減させることができる。
し、特にたとえば、ＣＲＴに供給する高電圧を発生する
ための高圧発生回路に関する。 【０００２】 【従来の技術】図１は、この発明の背景となる高圧発生
回路の例を示す回路図である。高圧発生回路１０は、ト
ランス１２を含む。トランス１２の１次巻線には、ダイ
オード１４のアノードが接続され、ダイオード１４のカ
ソードはスイッチング素子としてのＦＥＴ１６のドレイ
ンに接続される。さらに、ＦＥＴ１６のソースは抵抗１
８に接続され、抵抗１８は接地される。また、ダイオー
ド１４、ＦＥＴ１６、抵抗１８の直列回路と並列に、ダ
イオード２０が接続される。ダイオード２０のカソード
はダイオード１４のアノード側に接続され、ダイオード
２０のアノードは接地される。 【０００３】さらに、このダイオード２０と並列に、共
振用コンデンサ２２とダイオード２４の直列回路が接続
される。共振用コンデンサ２２の一端はダイオード１４
のアノード側に接続され、他端はダイオード２４のカソ
ードに接続される。そして、ダイオード２４のアノード
は接地される。さらに、共振用コンデンサ２２とダイオ
ード２４との中間部は、別のダイオード２６のアノード
に接続され、ダイオード２６のカソードはリンギングレ
ス回路２８を介して、トランス１２の１次巻線に接続さ
れる。リンギングレス回路２８は、コンデンサ３０、抵
抗３２およびインダクタ３４によって形成される。ま
た、ダイオード２６とリンギングレス回路２８との間に
は、電源＋Ｂが接続される。なお、ダイオード２６とリ
ンギングレス回路２８との間は、コンデンサ３６やコン
デンサ３８を介して接地される。 【０００４】ＦＥＴ１６のゲートには、ＰＷＭ（パルス
ワイズモデュレーション）制御回路４０からオン・オフ
を制御するための信号が与えられる。ＰＷＭ制御回路４
０には、トランス１２の２次側出力電圧を分圧して得ら
れる電圧が入力される。この電圧と別に入力された水平
ドライブ信号とから、ＦＥＴ１６を制御するための制御
信号がつくられる。さらに、ＦＥＴ１６と抵抗１８との
中間部が、ＰＷＭ制御回路４０内の保護回路に接続さ
れ、回路に流れる過電流が検出される。 【０００５】この高圧発生回路１０の各部の波形が、図
２に示されている。図２において、（ａ）はＦＥＴ１６
を制御するための信号波形であり、（ｂ）は図１に示す
Ａ点の電圧波形であり、（ｃ）はトランス１２の１次巻
線の電流波形を示す。まず、ｔ0 において、ＦＥＴ１６
がオンになると、電源＋Ｂからトランス１２の１次巻
線、ダイオード１４、ＦＥＴ１６、抵抗１８を通るルー
トで電流が流れる。この電流によって、トランス１２の
１次巻線に電磁エネルギが蓄えられる。 【０００６】ｔ1 でＦＥＴ１６がオフになると、トラン
ス１２の１次巻線から共振用コンデンサ２２、ダイオー
ド２６を通るルートで電流が流れ、トランス１２の１次
巻線と共振用コンデンサ２２とで共振が始まり、図２
（ｂ）に示すように、フライバックパルスが発生する。
このフライバックパルスは、トランス１２に蓄えられた
電磁エネルギが全て共振用コンデンサ２２の静電エネル
ギに変換されたときに最大になる。 【０００７】トランス１２の１次巻線に蓄えられた電磁
エネルギが全て共振用コンデンサ２２に移った後、ダイ
オード２４、共振用コンデンサ２２、トランス１２の１
次巻線を通るルートで逆電流が流れ、共振用コンデンサ
２２の静電エネルギがトランス１２の１次巻線の電磁エ
ネルギに逆変換される。このとき、ＦＥＴ１６の寄生容
量に蓄積された電荷は、ダイオード１４に妨げられてト
ランス１２の１次巻線側へ流出しない。 【０００８】フライバックパルスが終わったｔ2 で、Ａ
点の電位が０になる。このとき、ダイオード２０がオン
となり、グランド側からトランス１２の１次巻線に電流
が流れる。この電流によりＡ点の電圧が上昇してｔ3 で
電源＋Ｂの電圧と同電位になると、ダイオード２０がオ
フとなって電流が０になる。このとき、電源＋Ｂから共
振用コンデンサ２２に電流が流れようとするが、ダイオ
ード２４，２６からなる電流阻止用クランプ回路によ
り、共振用コンデンサ２２の両端の電位が電源＋Ｂの電
圧にクランプされ、トランス１２の１次巻線側から共振
用コンデンサ２２に電流が流れることはない。次に、ｔ
4 でＦＥＴ１６がオンになると、電源＋Ｂからトランス
１２の１次巻線に向かって電流が流れ、最初のｔ0 の状
態に一致する。このような動作が繰り返されることによ
り、回路動作が継続される。そして、フライバックパル
スがトランス１２で昇圧されて、トランス１２の２次巻
線から高電圧が出力される。 【０００９】なお、電流が０になったｔ3 において、Ｆ
ＥＴ１６に存在する寄生容量などのような回路に含まれ
る容量があるため、トランス１２の１次巻線とで共振が
起こり、ｔ3 からｔ4 の間において休止振動パルスが発
生する。この休止振動パルスを抑制するために、リンギ
ングレス回路２８が用いられる。 【００１０】このような高圧発生回路１０において、ト
ランス１２の１次側インダクタンスＬｐは、電源電圧Ｅ
ｂ、フライバックパルスの終了時から次のフライバック
パルスの開始時までの時間をＴｓ、ＦＥＴ１６の許容電
流をＩｐｐとしたとき、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐとい
う条件を満たすように設計される。従来、このような条
件を満たして上で、トランス１２の２次巻線から必要な
出力電圧が得られるように設計されていた。 【００１１】 【発明が解決しようとする課題】しかしながら、図３に
示すように、休止振動パルスのトップ付近でＦＥＴがオ
ンになると、休止振動パルスの高い電圧が瞬時に切られ
るため、トランス１２の分布容量などで決定される振動
が発生し、トランス１２の１次巻線に流れる電流にオー
バーシュートやアンダーシュートが発生する。このよう
なオーバーシュートやアンダーシュートが発生すると、
トランス１２でのロスやリンギングレス回路２８での抵
抗ロスが大きくなるという問題があった。 【００１２】それゆえに、この発明の主たる目的は、ス
イッチング素子がオンになった時のオーバーシュートや
アンダーシュートによるロスを少なくすることができる
高圧発生回路を提供することである。 【００１３】 【課題を解決するための手段】この発明は、トランス
と、トランスの１次巻線に電力を供給するための電源
と、電源からトランスの１次巻線に流れる電流を制御す
るためのスイッチング素子と、スイッチング素子のオフ
時にトランスの１次巻線と共振することによりフライバ
ックパルスを発生させる共振用コンデンサとを含む高圧
発生回路において、トランスの１次側インダクタンス、
分布インダクタンス、電源の電圧および共振容量の中の
少なくとも１つを調整することにより、フライバックパ
ルスの発生後にトランスの１次巻線のインダクタンスと
トランスの１次巻線に接続される回路内に含まれるキャ
パシタンスとで発生する共振により生じる休止振動パル
スのボトム付近でスイッチング素子がオンとなるように
調整したことを特徴とする、高圧発生回路である。 【００１４】高圧発生回路のスイッチング素子がオンに
なるタイミングを休止振動パルスのボトム付近となるよ
うに調整することにより、休止振動パルスが電圧の低い
部分で切られることになる。そのため、トランスの１次
巻線に流れる電流にオーバーシュートやアンダーシュー
トが発生しにくくなり、トランスやリンギングレス回路
におけるロスを抑えることができる。このように、休止
振動パルスのボトム付近とスイッチング素子のオン開始
時とが一致するように調整するには、トランスの１次側
インダクタンス、分布インダクタンス、電源の電圧、共
振容量などを調整することにより行うことができる。 【００１５】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。 【００１６】 【発明の実施の形態】図１に示す高圧発生回路１０にお
いて、トランス１２の１次側インダクタンスＬｐは、電
源電圧をＥｂ、フライバックパルスの終了時から次のフ
ライバックパルスの開始時までの時間をＴｓ、ＦＥＴ１
６の許容電流をＩｐｐとしたとき、Ｉｐｐ＝Ｅｂ・Ｔｓ
／Ｌｐとなる条件が、ＰＷＭ制御方式において、最大制
御限界となる。そこで、ＰＷＭ制御方式の高圧発生回路
１０では、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐという条件を満た
すように設計される。さらに、トランス１２の１次側イ
ンダクタンス、分布インダクタンス、電源＋Ｂの電圧、
共振容量などを調整することにより、休止振動パルスの
ボトム付近とＦＥＴ１６のオン開始時とを一致させるこ
とができる。 【００１７】たとえば、トランス１２の１次側インダク
タンスを調整する場合、トランス１２の巻数とコアのギ
ャップを調整することにより１次側インダクタンスを調
整することができる。トランス１２の１次側インダクタ
ンスＬｐを変更したときの１次巻線に流れる電流を考え
ると、図４に示すように、ＦＥＴ１６がオンの時の電流
の傾斜はΔＩｐｐ／Δｔで示される。ここで、Ｉｐｐ＝
Ｅｂ・ｔ／Ｌｐで表されるため、トランス１２の１次巻
線に流れる電流の傾斜は、Ｅｂ／Ｌｐで表される。した
がって、トランス１２の１次側インダクタンスＬｐをＬ
ｐ１からＬｐ２（Ｌｐ２＞Ｌｐ１）に調整したとき、電
流の傾斜は小さくなり、ＦＥＴ１６がオンになるタイミ
ングを速くすることができる。このように、トランス１
２の１次側インダクタンスＬｐを調整することにより、
ＦＥＴ１６のオン開始時を調整することができ、休止振
動パルスのボトム付近にＦＥＴ１６のオン開始時をもっ
てくることができる。 【００１８】また、トランス１２の１次巻線に接続され
る回路の共振容量を調整することにより、休止振動パル
スの発生時期を調整して、ＦＥＴ１６のオン開始時に休
止振動パルスのボトム付近をもってきてもよい。このよ
うに、ＦＥＴ１６のオン開始時を調整してもよいし、休
止振動パルスの発生時期を調整してもよく、どのような
方法であっても、休止振動パルスのボトム付近とＦＥＴ
１６のオン開始時とを一致させればよい。 【００１９】このようにして、休止振動パルスのボトム
付近でＦＥＴ１６をオンにすることにより、電圧が低い
状態のときに休止振動パルスを切ることができる。その
ため、図５に示すように、トランス１２の１次巻線に流
れる電流波形において、ＦＥＴ１６がオンになった時
に、オーバーシュートやアンダーシュートがほとんど発
生しない。そのため、オーバーシュートやアンダーシュ
ートによるトランス１２やリンギングレス回路２８での
ロスを抑えることができ、高圧発生回路全体の消費電力
を低減させることができる。このような効果は、ダイオ
ード２４，２６で形成されるクランプ回路がない高圧発
生回路においても得ることができる。 【００２０】 【発明の効果】この発明によれば、高圧発生回路におい
て、トランスの１次巻線に流れる電流に発生するオーバ
ーシュートやアンダーシュートを抑えることができ、そ
れによるトランスやリンギングレス回路でのロスを抑え
ることができる。そのため、高圧発生回路全体として、
消費電力を低減させることができる。
【図面の簡単な説明】
【図１】この発明の背景となる高圧発生回路の例を示す
回路図である。 【図２】（ａ）はＦＥＴを制御するための信号波形を示
す図であり、（ｂ）は図１に示すＡ点の電圧波形を示す
図であり、（ｃ）はトランスの１次巻線の電流波形を示
す図である。 【図３】休止振動パルスのトップ付近でＦＥＴをオンに
したときの１次巻線の電流波形を示す図である。 【図４】トランスの１次側インダクタンスを変えたとき
の休止振動パルスと１次巻線の電流との関係を示す図で
ある。 【図５】休止振動パルスのボトム付近でＦＥＴをオンに
したときの１次巻線の電流波形を示す図である。 【符号の説明】 １０ 高圧発生回路 １２ トランス １６ ＦＥＴ ２２ 共振用コンデンサ ２８ リンギングレス回路 ４０ ＰＷＭ制御回路
回路図である。 【図２】（ａ）はＦＥＴを制御するための信号波形を示
す図であり、（ｂ）は図１に示すＡ点の電圧波形を示す
図であり、（ｃ）はトランスの１次巻線の電流波形を示
す図である。 【図３】休止振動パルスのトップ付近でＦＥＴをオンに
したときの１次巻線の電流波形を示す図である。 【図４】トランスの１次側インダクタンスを変えたとき
の休止振動パルスと１次巻線の電流との関係を示す図で
ある。 【図５】休止振動パルスのボトム付近でＦＥＴをオンに
したときの１次巻線の電流波形を示す図である。 【符号の説明】 １０ 高圧発生回路 １２ トランス １６ ＦＥＴ ２２ 共振用コンデンサ ２８ リンギングレス回路 ４０ ＰＷＭ制御回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 北本 雅彦
京都府長岡京市天神二丁目26番10号 株
式会社村田製作所内
(72)発明者 梅元 剛
京都府長岡京市天神二丁目26番10号 株
式会社村田製作所内
(56)参考文献 特開 平11−103574（ＪＰ，Ａ)
特開 平８−256476（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H04N 3/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 トランス、 前記トランスの１次巻線に電力を供給するための電源、 前記電源から前記トランスの１次巻線に流れる電流を制
御するためのスイッチング素子、および 前記スイッチング素子のオフ時に前記トランスの１次巻
線と共振することによりフライバックパルスを発生させ
る共振用コンデンサを含む高圧発生回路において、前記トランスの１次側インダクタンス、分布インダクタ
ンス、前記電源の電圧および共振容量の中の少なくとも
１つを調整することにより、 前記フライバックパルスの
発生後に前記トランスの１次巻線のインダクタンスと前
記トランスの１次巻線に接続される回路内に含まれるキ
ャパシタンスとで発生する共振により生じる休止振動パ
ルスのボトム付近で前記スイッチング素子がオンとなる
ように調整したことを特徴とする、高圧発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262840A JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
| TW090119310A TW533666B (en) | 2000-08-31 | 2001-08-08 | High voltage circuit |
| US09/933,239 US6434022B1 (en) | 2000-08-31 | 2001-08-20 | High voltage circuit |
| CNB011209836A CN1178370C (zh) | 2000-08-31 | 2001-08-24 | 高压电路 |
| KR10-2001-0053356A KR100380108B1 (ko) | 2000-08-31 | 2001-08-31 | 고전압 발생회로 및 그 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262840A JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002078337A JP2002078337A (ja) | 2002-03-15 |
| JP3475923B2 true JP3475923B2 (ja) | 2003-12-10 |
Family
ID=18750460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262840A Expired - Lifetime JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6434022B1 (ja) |
| JP (1) | JP3475923B2 (ja) |
| KR (1) | KR100380108B1 (ja) |
| CN (1) | CN1178370C (ja) |
| TW (1) | TW533666B (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563731A (en) * | 1982-01-07 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Resonant type constant voltage supply apparatus |
| EP0261894B1 (en) * | 1986-09-20 | 1996-04-10 | Canon Kabushiki Kaisha | Power source apparatus |
| JP3647166B2 (ja) * | 1996-09-11 | 2005-05-11 | キヤノン株式会社 | 電源回路 |
-
2000
- 2000-08-31 JP JP2000262840A patent/JP3475923B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-08 TW TW090119310A patent/TW533666B/zh not_active IP Right Cessation
- 2001-08-20 US US09/933,239 patent/US6434022B1/en not_active Expired - Lifetime
- 2001-08-24 CN CNB011209836A patent/CN1178370C/zh not_active Expired - Lifetime
- 2001-08-31 KR KR10-2001-0053356A patent/KR100380108B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW533666B (en) | 2003-05-21 |
| JP2002078337A (ja) | 2002-03-15 |
| US6434022B1 (en) | 2002-08-13 |
| CN1340905A (zh) | 2002-03-20 |
| KR100380108B1 (ko) | 2003-04-11 |
| KR20020018616A (ko) | 2002-03-08 |
| CN1178370C (zh) | 2004-12-01 |
| US20020067625A1 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| JP3387456B2 (ja) | スイッチング電源装置 | |
| KR100219314B1 (ko) | 공진형 전원 회로 | |
| US6078509A (en) | Multiple output flyback converter having improved cross-regulation and method of operation thereof | |
| JPH07194122A (ja) | 直流電圧発生回路装置 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| JP2004221031A (ja) | 放電灯点灯装置 | |
| JP3475923B2 (ja) | 高圧発生回路 | |
| JP3473581B2 (ja) | 共振型電源回路 | |
| KR0136876B1 (ko) | 텔레비젼 전원 장치 | |
| JP3097315B2 (ja) | 高電圧発生回路 | |
| JP2531008B2 (ja) | 共振型電源回路 | |
| JPH07222021A (ja) | 高圧電源装置 | |
| JP2650566B2 (ja) | 高電圧発生回路 | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11103574A (ja) | フライバックトランス | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| US6674356B2 (en) | Flyback transformer | |
| JP3755975B2 (ja) | 高圧発生用電源装置 | |
| JP2000341946A (ja) | 高圧発生用共振型電源回路の動作方法 | |
| JPH0828824B2 (ja) | 共振型電源回路 | |
| JP2005229402A (ja) | 高圧出力回路 | |
| JPS63117662A (ja) | 高電圧発生回路 | |
| JPH0630291A (ja) | 高電圧発生回路 | |
| JPH08256476A (ja) | 共振型電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3475923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |