JP3647166B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP3647166B2 JP3647166B2 JP26120896A JP26120896A JP3647166B2 JP 3647166 B2 JP3647166 B2 JP 3647166B2 JP 26120896 A JP26120896 A JP 26120896A JP 26120896 A JP26120896 A JP 26120896A JP 3647166 B2 JP3647166 B2 JP 3647166B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- value
- power supply
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
Description
【０００１】
【発明の属する技術分野】
本発明は、トランス（多出力巻線トランス或いは高圧トランス）を含む電源回路に関する。
【０００２】
【従来の技術】
従来、複写機等の静電方式画像形成装置の電源システムとして、装置の論理回路動作用またはモーター、ソレノイド等の電力供給用低圧出力と静電方式画像形成用高圧出力を１つのトランスで動作させるものが提案及び実用化されている。
【０００３】
以下、この種の電源システムの従来例として、複写機に搭載される複合型電源回路のブロック構成を図１８に示す。同図において、１は商用ＡＣ電源、２は整流ブリッジ、３は第１の平滑コンデンサ、４は入力巻線駆動用スイッチング素子、５は共振コンデンサで、後述する複合型トランス２０の入力インダクタンス成分とにより電圧共振を発生させる役割を持つ。６はクランプダイオード、７はカレントランスで、入力巻線駆動用のスイッチング素子４、共振コンデンサ５及びクランプダイオード６を流れる電流をモニターするためのトランスである。８はドライブトランスで、二次側にある主制御部９からのスイッチング素子駆動信号を一時側に伝達するためのトランスである。主制御部９は、低圧用フライバック巻線２２の整流出力電圧の検出結果に基づいて一次巻線２１のオン動作時間を制御し、該低圧用フライバック巻線２２の整流出力電圧を所定値に制御するものである。主制御部９は、スイッチング素子４の駆動信号出力部９ａ、一次側駆動電流検出信号入力部９ｂ及び２４ＶＲ平滑電圧検出信号入力部９ｃを有している。
【０００４】
また、図１８において、１０は低圧用フライバック巻線２２の出力を整流するダイオード、１１は平滑コンデンサである。本例における本出力は２４Ｖに制御するものとし、２４ＶＲと称する。１２は２４ＶＲの電圧を検出するための電圧検出抵抗、１３は低圧用フォワード巻線２３の出力を整流するダイオード、１４はスイッチング素子で、低圧用フォワード巻線２３の平滑出力が所定値となるようにオン／オフ動作する。本例における本出力は２４Ｖに制御するものとし、２４ＶＵと称する。１５はフライホイールダイオード、１６は整流用インダクタンス、１７は平滑コンデンサ、１８は２４ＶＵ出力を検出するための出力検出抵抗、１９は副制御部で、２４ＶＵ出力が所定値となるようにスイッチング素子１４の導通角を制御するものである。副制御部１９は、２４ＶＵ用スイッチング素子１４の駆動信号出力部１９ａ、２４ＶＵ平滑出力検出信号入力部１９ｂ及びスイッチング素子４の駆動信号入力部１９ｃを有している。
【０００５】
更に、図１８において、２０は複合型トランスで、一次巻線２１、低圧用フライバック巻線２２、低圧用フォワード巻線２３及び高圧用巻線２４，２５を有している。２６はダイオードで、高圧用巻線２４の出力を負電圧に整流する。２７は平滑コンデンサ、２８はダイオードで、高圧用巻線２５の出力を正電圧に整流する。２９は平滑コンデンサである。
【０００６】
次に、上記構成の電源回路の動作を説明する。
【０００７】
商用ＡＣ電源１からの電流は整流ブリッジ２及び平滑コンデンサ３により整流平滑されて複合型トランス２０の一次巻線２１の一端に入る。スイッチング素子４がオンの間、該スイッチング素子４に流れる電流は複合型トランス２０の入力インダクタンスに反比例した傾きで直線的に増加する。また、２４ＶＵ巻線出力のスイッチング素子１４がオンとなっている期間は、その巻線電流が巻数比に反比例して一次側スイッチング素子４に重畳される。
【０００８】
次に、一次側スイッチング素子４がオフすると、その際の電流エネルギーを基に、一次側インダクタンスと共振コンデンサ５によるＬＣ共振が発生する。共振コンデンサ５の電圧は概略正弦波となり、増加し、ピークを迎えた後、減少する。このときクランプタイオード６によって負側はダイオード順方向電圧に制限される。主制御部９は、この様子をカレントランス７によりモニターし、負側に電流が振れ込むのを検知した瞬間、スイッチング素子４に対して再びオン信号を発生する。複合型トランス２０の低圧用フライバック巻線２２は、この共振ピーク値側の位相で整流平滑され、この電圧が主制御部９によりモニターされる。二次側にある主制御部９は、２４Ｖよりも低い場合は、スイッチング素子４のオン幅を増やし、高い場合は減らす。
【０００９】
以上により、スイッチング素子４に対しては常に０ボルトでのスイッチングが実現され、また低圧用フライバック巻線２２の整流平滑電圧が２４Ｖに制御される。一方、他の出力巻線は、複合型トランス２０の巻数比に応じた出力電圧が出力される。
【００１０】
以上のように、複合型トランス２０の入力側においてＬＣフライバック電圧共振を発生させ、出力側にて１つの低圧用フライバック巻線２２の出力のピーク整流値を所定値に制御することにり、複合型トランス２０の高圧出力巻線２４，２５にはフライバック側のピーク値を一定値に制御した高圧出力が発生することとなる。
【００１１】
なお、主制御部９は、一般的には２４ＶＲの制御目標電圧を時間的に漸次上昇させ、２４ＶＲの最終目標値への立ち上がりに所定時間をかける、所謂ソフトスタート機能を付加し、関係各部品の過渡的な電流、電圧負担を軽減するのが通例である。
【００１２】
２４ＶＵ巻線出力は、所謂フォワード側の出力を平滑する向きとなっており、一般的には２４ＶＲに比べ出力電圧を大きくとることができるが、複合型トランス２０の各巻線のフォワード側電圧はＡＣ入力電圧の平滑電圧に概略比例するため、出力電圧に対する要求制度によっては二次側での個別の電圧制御が必要となる。２４ＶＵ電圧制御部（副制御部）１９は、２４ＶＵ電流電圧をモニターし、スイッチング素子１４の導通率を変化させ、所定の電圧に制御する。
【００１３】
定常時の主要な動作波形を図１９に示す。同図は、２４ＶＵの外部負荷がオン状態になった際の定常動作を示す。
【００１４】
図１９において、（ａ）はＭＰＷＭの動作波形、（ｂ）はスイッチング素子４のコレクタ電圧の動作波形、（ｃ）はスイッチング素子４のコレクタ電流の動作波形、（ｄ）は２４ＶＵＳＷ（スイッチング素子１４）制御信号の動作波形である。
【００１５】
また、従来より、複写機等の静電方式の電子写真画像形成装置においては、感光体への帯電、現像、転写紙への転写、転写紙の感光体からの分離等の目的で、数百ボルト（ｖ）から数十キロボルト（ｋｖ）程度の出力を行う数種の高圧電源回路を具備している。
【００１６】
これらは、その目的に応じて外部制御装置より所定のオン／オフ信号、出力電圧制御信号、出力電流制御信号を受け取り出力の制御を行うが、近年、画像形成条件のよりきめ細かな最適化の流れとして、帯電装置、転写装置等、それぞれの高圧出力負荷の電気的なインピーダンスによって出力電圧値をより最適な値へと切り換えたいという要求が新たに生まれている。つまり、環境条件、経時変化等によるそれらの電気的インピーダンスの変動に積極的に対応しようというものである。
【００１７】
その目的を達成するために、画像形成期間外に、まず所定の定電流値で高圧出力を行い、その際の出力電圧を検知することにより、負荷抵抗値を算出し、その結果に応じて画像形成期間の出力電圧値、もしくは出力電流値を決定するようにした高圧電源回路が実用化されている。
【００１８】
図２３に、この種の従来の高圧電源回路のブロック構成を示す。同図において、３０は高圧トランスで、本例では内部に出力巻線３１、入力巻線３２、検出巻線３３、出力巻線３１に接続される高耐圧整流ダイオード３４及びブリーダ抵抗３５を有している。３６は制御回路の比較結果に対応した電圧を高圧トランス３０の入力部に伝送するためのフォロワトランジスタ、３７は高圧トランス３０の入力巻線に安定した直流電圧を供給する平滑コンデンサ、３８は高圧トランス３０を駆動する高周波信号を発生する発振器、３９はスイッチングトランジスタ、４０は高圧トランス２０の入力インダクタンスとＬＣフライバック共振を発生させる共振コンデンサ、４１は共振波形の負側への潜り込みを制限するクランプダイオードである。
【００１９】
また、図２３において、４２は負荷への電流を検出するための出力（シリーズ）抵抗で、数Ｍから数１０ＭΩ程度の高低抗値の抵抗が選ばれる。また、４３は負荷への電流を検出するための負荷電流検出回路で、抵抗４４，４５及びコンデンサ４６を有している。４７は負荷電流検出回路４３の電圧を高入力抵抗で後段に接続するためのバッファ回路、４８は電流検出値と目標設定値とを比較する演算増幅器、４９は制御目標設定電圧、５０は制御ループを所望の周波数特性にするためのフィルター回路、５１はフィルター回路５０の出力電圧を高圧トランス２０の入力部に伝送するダイオード、５２は定電圧制御ブロックで、フィルター回路５０の出力よりも大きい電圧が出力された場合に定電圧制御ループとして機能する。定電圧制御ブロック５２は、トランジスタ５３，５４、ダイオード５５、抵抗５６，５７，５８，５９，６０，６１及びコンデンサ６２を有している。
【００２０】
以上により高圧回路ユニット６３が構成されている。
【００２１】
また、図２３において、６４は高圧回路ユニット６３の出力に接続される負荷で、電気的特性として抵抗６５と容量６６の並列回路を想定する。６７は電源コントローラで、高圧電源回路全体の動作を司るコントローラ機能を有するが、その動作については、高圧電源回路全体の動作を制御する外部制御ユニットによって支配される。６８は整流平滑回路で、ダイオード６９、抵抗７０，７１，７２及びコンデンサ７３を有している。
【００２２】
次に、上記構成の高圧回路ユニット６３の動作を説明する。
【００２３】
まず、外部制御ユニット（高圧回路ユニット６３の動作をリモート制御する、高圧電源回路全体のコントローラで、図示省略）から負荷抵抗測定値モード開始の信号（図示省略）を受け取る。これを受けて定電圧制御ブロック５２の出力電圧をオフした状態にて、高圧出力イネーブル信号を発振器３８に送出する。これにより発振器３８は、所定の周波数、デューティで発振を開始し、スイッチングトランジスタ３９をスイッチング動作させる。そして、スイッチングトランジスタ３９がオンの期間、入力電圧とオン時間及び高圧トランス２０の入力インダクタンスに応じて所定のエネルギーが高圧トランス２０に蓄積される。一方、スイッチングトランジスタ３９がオフの期間には、そのエネルギーが高圧トランス２０の入力インダクタンスと共振コンデンサ４０とによってＬＣ共振を起こし、スイッチングトランジスタ３９のコレクタには、所謂フライバック電圧が発生する。この電圧は、巻数に応じて他の巻線にも伝達され、巻数の大きい出力巻線には高い電圧が発生する。これが整流ダイオード３６を通じて外部負荷５３に供給されることになる。一般的には、外部負荷６４の容量６６の成分により出力巻線のほぼピーク値Ｖｏがホールドされ、直流の高圧出力が外部負荷６４に供給される。この時の外部負荷電流Ｉｄは、下記（１）式により求められる。
【００２４】
Ｉｄ＝Ｖｏ／（Ｒ１＋Ｒ２＋Ｒ３）…（１）
ここで、Ｒ１は抵抗６５の抵抗値、Ｒ２は抵抗４２の抵抗値、Ｒ３は負荷電流検出回路４３の合成インピーダンスをそれぞれ示す。
【００２５】
この外部負荷電流により電流検出ポイントＶｄｅｔの値は、その分下がる。この電流検出ポイントＶｄｅｔの値が制御目標設定電圧４９の値よりも大きい場合、演算増幅器４８の出力電圧は上がり、高圧トランス２０の入力電圧が上がる。これにより、高圧トランス２０の出力電圧は上がり、負荷電流が増加し、電流検出ポイントＶｄｅｔの値を小さくする方向へと動作する。逆に制御目標設定電圧４９の値に対して電流検出ポイントＶｄｅｔの値が低くなれば、演算増幅器４８の出力電圧は下がり、高圧トランス２０の入力電圧が下がる。
【００２６】
以上により、負荷電流が設定した値と等しくなるように高圧トランス２０の出力電圧が調整されることとなる。この状態で出力電圧検出巻線３３の出力を整流平滑回路６８を通し、電源コントローラ６７のＡ／Ｄポートより入力し、高圧出力電圧を演算する。
【００２７】
以上により負荷電流、電圧が分かるので、負荷インピーダンスが分かり、その値に応じて最適な高圧出力値を演算により決定する。
【００２８】
その後、外部制御ユニットから画像域用高圧出力オンの信号（図示省略）を受けるのに応じて、先に決定された最適出力電圧が出力されるように、定電圧出力制御ブロック５２の出力電圧を設定する。但し、本例では定電流制御ループは、ダイオード５１により常に閉じられているため、定電流出力した際の出力電圧よりも大きい出力電圧のみが設定可能となる構成になっている。出力電圧は検出巻線３３の電圧を逐次監視し、演算することによってフィードバック制御され、結果的には定電圧制御が行われることとなる。
【００２９】
更に、従来より複写機等の静電方式の電子写真画像形成装置においては、感光体への帯電、現像、転写紙への転写、転写紙の感光体からの分離等の目的で、数百ボルト（ｖ）から数十キロボルト（ｋｖ）程度の出力を行う数種の高圧電源回路を具備している。
【００３０】
これらは、その目的に応じて外部制御装置より所定のオン／オフ信号、出力電圧制御信号、出力電流制御信号を受け取り出力の制御を行う。
【００３１】
このうち、例えば、負荷電流を所定の値に制御したいというような高圧出力の場合、電源回路内には負荷電流検出手段が具備され、その出力値に応じて変圧装置への入力電力を制御して、負荷電流が所望の一定値となるように制御される。
【００３２】
図２４にこのような制御を行う従来の電源回路のブロック構成を示す。同図において、７４は高圧トランスで、本例では内部に出力巻線７５ａ、入力巻線７５ｂ及び出力巻線７５ａに接続される高耐圧整流ダイオード７６を有している。７７は高圧トランス７４の入力巻線７５ｂに直流電圧を供給する平滑コンデンサ、７８は高圧トランス７４を駆動する高周波信号を発生する発振器（ＯＳＣ）、７９はスイッチングトランジスタ、８０は高圧トランス７４の入力インダクタンスとＬＣフライバック共振を発生させる共振コンデンサ、８１は共振波形の負側への潜り込みを制限するクランプタイオード、８２は負荷への電流を検出するための抵抗で、特に出力（シリーズ）抵抗として、数Ｍから数１０ＭΩ程度の高低抗値の抵抗が選ばれる。８３は負荷への電流を検出する負荷電流検出回路、８４は負荷電流検出回路８３の電圧を高入力抵抗で後段に接続するためのバッファ回路、８５は電流検出値と制御目標設定電圧値とを比較する演算増幅器、８６は制御目標設定電圧、８７は制御ループを所望の周波数特性とするためのフィルター回路、８８はフィルター回路８７の出力電圧を高圧トランス７４の入力部に伝送するエミッタフォロアトランジスタである。
【００３３】
以上が高圧回路ユニット８９を構成する。
【００３４】
また、図２４において、９０は高圧回路ユニット８９の出力部に接続される負荷で、例えば電子写真の場合、帯電器等が該当するが、電気的特性として抵抗９１と容量９２の並列回路を想定する。９３は外部制御ユニットで、電源回路全体の動作を司るコントローラ機能を有する。９４は外部制御ユニット９３から高圧回路ユニット８９へ負荷電流の設定値を送信するための信号線で、演算増幅器８５の制御目標電圧値となる電圧を設定するためのもので、種々の伝送方式が考えられるので、ここでは特に言及しない。９５は外部制御ユニット９３から高圧回路ユニット８９への出力オン／オフを設定するための信号線で、本例では、発振器７８に対して発振開始、停止の信号を伝送することとする。
【００３５】
次に、上記構成の高圧回路ユニット８９において、定電流動作させる際の動作を説明する。
【００３６】
まず、外部制御ユニット９３から高圧回路ユニット８９に対して電流設定値を設定する。本例では、負荷電流検出回路８３は図２５に示すような電流電圧特性を持つように構成されているものとする。つまり、負荷電流が０の場合、４ボルト（Ｖ）でそこから負荷電流が流れるに伴って、小さい電圧値に直線的に変化していく。従って、電流設定を行う場合、４Ｖより小さい値を演算増幅器８５の制御目標電圧値として設定することとなる。
【００３７】
次に、出力オン／オフ信号をオンにする。すると、発振器７８は所定の周波数、デューテイで発振を開始し、スイッチングトランジスタ７９をスイッチング動作させる。そして、スイッチングトランジスタ７９がオンの期間、入力電圧とオン時間及び高圧トランス７４の入力インダクタンスに応じて所定のエネルギーが高圧トランス７４に蓄積される。一方、スイッチングトランジスタ７９がオフの期間には、そのエネルギーが高圧トランス７４の入力インダクタンスと共振コンデンサ８０とによってＬＣ共振を起こし、スイッチングトランジスタ８８のコレクタには、所謂フライバック電圧が発生する。この電圧は、巻数に応じて他の巻線にも伝達され、巻数の大きい出力巻線７５ａには高い電圧が発生する。これが整流ダイオード７６を通じて外部負荷９０に供給されることになる。一般的には、外部負荷９０の容量９２の成分により出力巻線のほぼピーク値Ｖｏがホールドされ、直流の高圧出力が外部負荷９０に供給される。この時の外部負荷電流Ｉｄは、下記（１）式により求められる。
【００３８】
Ｉｄ＝Ｖｏ／（Ｒ１＋Ｒ２＋Ｒ３）…（１）
ここで、Ｒ１は抵抗９１の抵抗値、Ｒ２は抵抗８２の抵抗値、Ｒ３は負荷電流検出回路８３の合成インピーダンスをそれぞれ示す。
【００３９】
この外部負荷電流により電流検出ポイントＶｄｅｔの値は、その分下がる。この電流検出ポイントＶｄｅｔの値が制御目標設定電圧８６の値よりも大きい場合、演算増幅器８５の出力電圧は上がり、高圧トランス７４の入力電圧が上がる。これにより、高圧トランス７４の出力電圧は上がり、負荷電流が増加し、電流検出ポイントＶｄｅｔの値を小さくする方向へと動作する。逆に制御目標設定電圧８６の値に対して電流検出ポイントＶｄｅｔの値が低くなれば、演算増幅器８５の出力電圧は下がり、高圧トランス７４の入力電圧が下がる。
【００４０】
以上により、負荷電流が設定した値と等しくなるように高圧トランス７４の出力電圧が調整されることとなる。
【００４１】
以上の例では高圧トランス７４の入力電圧の大きさを増減することにより、高圧出力電流一定制御を実現するものであるが、高圧トランス７４のスイッチング駆動におけるオンタイムの量を増減させ、高圧出力電流一定制御を実現するものもある。
【００４２】
【発明が解決しようとする課題】
しかしながら、上記図１８に示す従来例においては、以下のような問題点があった。
【００４３】
（１）一次側のスイッチング素子４の駆動電流には二次側のフォワード巻線の出力電流が巻数比に逆比例して重畳されるため、２４ＶＵの平滑コンデンサの電圧が小さく、充電電流が大きい立ち上がり期間では一次側のスイッチング素子４に非常に大きな駆動電流を重畳してしまい、関係回路素子に負担をかける。
【００４４】
（２）主たる制御の駆動源となる一次側ＬＣ電圧共振が安定な０ボルトスイッチによる発振状態に移行する以前から、上記状態が発生するため、安定な共振状態へ移行するまでの過渡期間が延び、より長い期間、関係回路素子に負担をかける。
【００４５】
この様子を図２０及び図２１を用いて説明する。
【００４６】
図２０は、２４ＶＲと２４ＶＵの電圧立ち上がり波形を模式的に表わす図であり、同図の（１）２４ＶＲの電圧立ち上がり波形、（２）２４ＶＵの電圧立ち上がり波形、（３）は期間である。
【００４７】
２４ＶＲは主制御部により主制御パルス（２４ＶＵスイッチング素子制御信号）１９ａのオン時間の緩やかな拡大、又は制御用比較基準値の緩やかな上昇等によるソフトスタート制御が機能し、所定時間をかけて最終目標値まで到達するように制御される。一方、２４ＶＵについては、その巻線元出力がフォワード側であるという性格上、２４ＶＲがソフトアップ中もほぼ最終値に近い波高値をもった出力が巻線より供給され、その結果、いち早く最終目標値に到達してしまう。
【００４８】
図２１は、図２０のａ，ｂ，ｃのそれぞれの期間の２４ＶＵ制御信号の波形、主制御信号（２４ＶＲ制御信号）の波形、一次側スイッチング素子４の駆動電流の波形、コレクタ電圧の波形をそれぞれ示す図であり、同図の（１）は２４ＶＵ制御信号の波形、（２）は主制御信号（２４ＶＲ制御信号）の波形、（３）は一次側スイッチング素子４の駆動電流の波形、（４）はコレクタ電圧の波形である。
【００４９】
期間ａは２４ＶＲの立ち上がりの初期の様子を示している。主制御信号はソフトスタート機能により狭いオン期間をもったＰＷＭ信号でスタートしている。一方、２４ＶＵのの制御信号は２４ＶＵが目標値よりもずっと低いためにフォワード側オンの期間、完全オン状態となる（主制御信号とほぼ同一のＰＷＭ信号となる）。このとき、前述のように２４ＶＵのフォワード側巻線出力は既に最終値である。一次側の直流入力電圧の巻数比換算分（Ｖ24Uout）になっており、また、虹側出力コンデンサの充電電圧（２４ＶＵ（ｔ））が低いため、そのほとんどが平滑用インダクタンス（Ｌ24U）に印加され、大きな巻線出力電流（及びその大きな時間傾きα）を発生させることとなる。この二次側電流は巻数比に応じて一次側のスイッチング素子４の駆動電流となる。
【００５０】
期間ｂ，ｃと時間推移するごとに２４ＶＵの出力コンデンサの電圧は上昇し、当然、二次側の巻線出力電流は減少し、最終的には２４ＶＵの外部負荷がオンしない状態であればほぼ０となる。このとき、一次側電流は２４ＶＲのフライバックエネルギーを蓄積するためだけの駆動電流となる（高圧巻線の負荷電流は一般に極めて微小であるため無視してよい）。このときの一次側の電流増加の傾きは、ほぼ高圧トランス２０の一次インダクタンスと直流入力電圧で決まる値となる。ｂにおいては、その中間状態にある期間となる。
【００５１】
ここで、特にａの期間では、設計条件によっては一次側の駆動電流が、定常時（２４ＶＵの定格外部負荷電流が流れている状態）の最大値に比して、同等さらにはより大きくなってしまうことがあり、そのような場合には、一次側スイッチング素子４の駆動電流を検出して過電流保護をかけるような保護回路構成（図示省略）が実現できないか、又は保護レベルを定格負荷から期待されるものよりはるかに緩やかなものにせざるを得ない状況となる。
【００５２】
以上は主に上記問題点（１）に関して述べたが、次に、上記問題点（２）に関して図２２を用いて説明する。
【００５３】
図２２は、一次側のスイッチング素子４の駆動電流とコレクタ電圧の波形を起動時の３つの期間について模式的に示す図であり、同図の（１）は駆動電流の波形、（２）はコレクタ電圧の波形である。また、ａは主制御パルスが出力開始した直後の期間を示す。共振コンデンサに一次巻線の他端に印加された直流電圧が完全充電された状態から主制御パルスがスタートする。パルス幅は最も細い状態から開始するように制御される（ソフトスタート）が、共振コンデンサの充電負荷をスイッチング素子４がショートする形となるため、この期間、図示のように時間的には短いが非常に大きい電流が流れる。この期間は当然、ＬＣ共振を発生させるための十分なトランス駆動電流が流れておらず、フライバック波形が０ボルトまでは全く跳ね返ることができない。
【００５４】
その後、期間ｃのような完全な０ボルトスイッチによる電圧共振波形が得られるようになる前に、期間ｂのようにフライバック波形が徐々に成長しつつも、依然としてフライバックエネルギーが低く、正常な０ボルトスイッチが実現できない過渡期間を送る。この期間に２４ＶＵの充電電流が重畳されると、同図の上側のような一次側電流波形となり、共振コンデンサの残電圧をスイッチング素子４がショートする電流と二次側からの重畳電流が合わされ、大きな電流負荷をスイッチング素子４にかけることとなる。
【００５５】
他、主たる制御は、上述したように一次側の駆動電流が正から負に切り換わった瞬間を検出して、次のオン動作を開始するような制御アルゴルの場合、２４ＶＵの充電電流が正の方向として一次側に重畳される過渡期間には、フライバック共振波形が０ボルトまで振れ込むことを、より一層阻害する形となり、正常な０ボルトスイッチによる電圧共振制御状態への移行が一層遅れてしまうこととなる。
【００５６】
また、上記図２３に示す従来例においては、定電流出力ｉには出力電圧が小さく、負荷の抵抗分流れる電流に対して容量成分を充電する電流が総負荷電流の大部分を占める期間は、出力電圧はほぼ下記（２）式
（ｉ×ｔ）／ｃ…（２）
となり、定電流値に比例した傾きをもって時間と共に直線状に増加していく波形となる。また、並列にある抵抗成分ｒも含めて考えた場合は、最終出力に対する時間変化はｃｒを時定数とした｛１−ｅｘｐ（−ｔ／ｃｒ）｝で表わされる。その際、出力負荷の抵抗成分、容量成分の値によっては最終出力値に到達するのにかなりの時間を要する場合がある。例えば、付加容量を２００ｐｆ、負荷抵抗を５００ＭΩとした場合、ｃｒ時定数は、１００ｍｓ程度となり、最終値に対して更に近い割合の出力を得るためには当然それ以上の時間を要することとなる。
【００５７】
先に、負荷インピーダンスの測定は画像形成期間以外において実施すると述べたが、例えば、画像形成期間の前に負荷インピーダンスの測定を行う場合、複写動作の前処理シーケンスによっては、所謂ファーストコピータイムに負荷インピーダンス測定期間をそのまま追加して考慮しなければならない場合も考えられ、ユーザーに対してファーストコピーの速さを商品価値としてアピールするような装置の場合には、その様なレベルの処理時間も無視することができず、より速やかな測定方法が求められることとなる。
【００５８】
更に、図２４に示す従来例においては、外部負荷回路の抵抗値が何等かの原因で非常に高抵抗となった場合、例えば、高圧電源ユニットの出力から外部負荷への給電経路に不良が発生した場合や、何等かの目的で接続ケーブルが外された場合等には、負荷電流が流れないために、定電流制御ループが回路ユニットの持つ最大能力まで高圧トランスの入力電圧を上昇させる、もしくはオンタイムを増加させることになり、通常の負荷において求められる最高出力を大きく越えて出力してしまうこととなる。
【００５９】
本発明は上記従来技術の有する問題点を解消するためになされたもので、その第１の目的とするところは、可能な限り迅速に負荷への出力を定常状態にすることができる電源回路を提供することである。
【００６０】
また、本発明の第２の目的とするところは、負荷に印加される電圧が過大になることを防止することができる電源回路を提供することである。
【００６１】
また、本発明の第３の目的とするところは、トランスの一時側に大きな電流が流れてしまうことを防止することができる電源回路を提供することである。
【００６２】
【課題を解決するための手段】
上記第１の目的を達成するために本発明の請求項１記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段とを有する電源回路において、前記出力電圧制御手段による定電流制御の開始後所定期間は目標出力電流制御値より大きい出力電流制御値を設定する出力電流制御値設定手段と、前記出力電流制御値設定手段により設定された出力電流制御値での制御開始から一定時間後に設定された前記出力電流制御値を前記目標出力電流値に再設定する出力電流制御値再設定手段とを具備したことを特徴とするものである。
【００６５】
また、上記第１の目的を達成するために本発明の請求項２記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する定電流制御手段と、前記出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段からの出力に基づいて前記変圧器の入力電圧または駆動ＰＷＭのオン時間もしくはオンデューティを制御して出力電圧が所定値となるように制御する出力電圧制御手段とを有する電源回路において、前記出力電圧制御手段の起動／停止を制御する起動／停止制御手段と、所定の出力電流制御値を設定する出力電流制御値設定手段とを具備し、所望の電圧が得られるように初めに前記起動／停止制御手段により前記出力電圧制御手段を起動させ、前記出力電圧検出手段により検出される電圧が前記所望の電圧に到達した後、前記起動／停止制御手段により前記出力電圧制御手段の動作を停止させると共に、出力電流制御値設定手段により目標出力電流制御値を設定し、前記定電流制御手段により定電流制御を開始することを特徴とするものである。
【００６７】
また、上記第２の目的を達成するために本発明の請求項３記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段と、前記負荷電流を検出する負荷電流検出手段とを有する電源回路において、前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、前記出力電圧制御手段の動作を停止または中断するように制御する出力動作制御手段を具備したことを特徴とするものである。
【００６８】
また、上記第２の目的を達成するために本発明の請求項４記載の電源回路は、請求項３記載の電源回路において、前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、その旨を電源回路の動作を指示する外部装置に通知する通知手段を具備したことを特徴とするものである。
【００７０】
また、上記第３の目的を達成するために本発明の請求項５記載の電源回路は、一端を所定の直流電圧入力とし且つ他端を所定状態にオン／オフ動作させる一次巻線と前記一次巻線のオフ時にエネルギーを取り出す少なくとも１つフライバック巻線と前記一次巻線のオン時にエネルギーを取り出す少なくとも１つのフォワード巻線と前記一次巻線のオフ時及びオン時の全周期に亘ってエネルギーを取り出す高圧出力巻線とを含むトランスと、前記フライバック巻線の整流出力電圧を検出する電圧検出手段と、該電圧検出手段の検出結果により前記一次巻線のオン動作時間を制御し且つ前記フライバック巻線の整流出力電圧を所定値に制御する主制御手段と、前記フォワード巻線の出力の整流平滑電圧を比較用基準電圧と比較し、前記フォワード巻線に設けられたスイッチング素子を制御することにより前記整流平滑電圧を目標値に制御する副制御手段とを有する電源回路において、前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで前記フォワード巻線の出力の１サイクル中の導通時間を所定値以下に抑制することにより、前記主制御手段が正常な制御状態になった後に前記フォワード巻線の出力の整流平滑電圧をオン / オフ制御可能とするように制御することを特徴とするものである。
【００７１】
また、上記第３の目的を達成するために本発明の請求項６記載の電源回路は、請求項５記載の電源回路において、前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えると前記比較用基準電圧を徐々に増加させることを特徴とするものである。
【００７２】
また、上記第３の目的を達成するために本発明の請求項７記載の電源回路は、請求項５記載の電源回路において、前記副制御手段は、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を所定のパターン信号と比較する比較手段を有し、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を制限することを特徴とするものである。
【００７５】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図１７に基づき説明する。
【００７６】
（第１の実施の形態）
まず、本発明の第１の実施の形態を図１〜図３に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００７７】
図１は、本発明の第１の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図中、１０１は定電圧制御回路で、制御用比較電圧生成回路１０２、比較器１０３、フィルター回路１０４を有している。
【００７８】
制御用比較電圧生成回路１０２は、ツェナーダイオード１０５、トランジスタ１０６，１０７、基準電圧発生素子１０８、コンデンサ１０９，１１０、抵抗１１１，１１２，１１３，１１４，１１５を有している。尚、１０１ａは２４ＶＵ用スイッチング素子１４の駆動信号出力部、１０１ｂは２４ＶＵ平滑出力検出信号入力部である。
【００７９】
ツェナーダイオード１０５は、２４ＶＲの電圧を検出するための素子で、本実施の形態ではオン電圧を１６ボルト（Ｖ）とする。電源起動時、主制御対象であるフライバック出力（以下、２４ＶＲと称する）が１６Ｖを越えたところで、ツェナーダイオード１０５がオンし、後段のトランジスタ１０６，１０７をオンさせる。この結果、基準電圧発生素子１０８に電圧が供給され、２４ＶＵの定電圧制御用比較電圧１１６が後段の比較器１０３に送られ、また、この比較器１０３には２４ＶＵ平滑出力検出入力部１０１ｂを介して２４ＶＵ平滑出力検出信号が送られる。そして、この比較器１０３により２４ＶＵの定電圧制御用比較電圧１１６と２４ＶＵ平滑出力検出信号とが比較される。ここで、比較電圧１１６の出力部には所定の時定数回路が構成されており、所定の傾きを持ってソフトアップすることとなる。
【００８０】
この様子を図２に示し、同図の（１）は２４ＶＲの出力、（２）は２４ＶＵの出力を示す。上述したように２４ＶＵの比較電圧値がソフトアップするため、２４ＶＵの出力電圧値も定電圧制御によって同型のソフトアップとなる。図２中、ａ，ｂ，ｃの各期間の主制御ループのＰＷＭ信号、２４ＶＵの導通制御信号（２４ＶＵ用スイッチング素子１４の駆動信号）及び一次側スイッチング素子４の駆動電流の出力タイミングを図３に示す。同図の（１）は２４ＶＵの導通制御信号、（２）は主制御ループのＰＷＭ信号、（３）は一次側スイッチング素子の駆動電流である。
【００８１】
２４ＶＲを制御するための主制御信号ＭＰＷＭは期間ａ，ｂ，ｃと時間推移するのに伴って目標電圧値がソフトアップされるため徐々にオンデューティが増加していく。一方、２４ＶＵの導通制御信号は上述したように２４ＶＲが１６Ｖを越えたところから制御電圧値がソフトアップするという違いはあるが、やはり期間ａ，ｂ，ｃと時間推移するのに伴って徐々にオンデューティが増加していく。これにより、２４ＶＵの出力電圧が低く、２４ＶＵの巻線出力電流及びその時間上昇率が大きくなる期間ａでも、２４ＶＵの導通制御素子であるスイッチング素子１４のオン期間は短く絞られているために、一次側の最大ピーク電流は所定値以下に押さえられる。図３において、一次側スイッチング素子４の駆動電流に２つの傾きがあるのは、２４ＶＲのフライバックエネルギー用の駆動信号のみ流れている期間と、２４ＶＵの導通制御素子であるスイッチング素子１４がオンし、２４ＶＵの出力平滑コンデンサ１７への充電電流分が重畳される期間があるためである。２４ＶＵの出力平滑コンデンサ１７への充電電流の傾きは、２４ＶＵの電圧が大きくなるのに伴って小さくなり、最終的にはほぼ０となるため（２４ＶＵの外部負荷９がオンしていない期間内の説明であり、もちろん、外部負荷９がオンすれば、その電流分が重畳される）、２４ＶＲの駆動電流のみとなる。
【００８２】
以上のように、本実施の形態に係る電源回路によれば、２４ＶＵの制御用比較電圧値を、２４ＶＲを監視して所定値以上になったところからソフトアップスタートするようにすることで、常に主制御ループが正常な制御状態に入ったところからフォワード巻線２３の制御を開始することができ、また、フォワード巻線２３の起動時の大きな充電電流値をソフトアップすることができ、一次側駆動電流の電流負荷を軽減することができる。
【００８３】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図４及び図５に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００８４】
上述した第１の実施の形態では２４ＶＵの制御用比較電圧をソフトアップさせることが特徴の１つであったが、本実施の形態では、目標電圧値と検出電圧値との比較結果に対して、所定の条件下で二次側フォワード巻線３２の最大導通期間を制限できるようにしたことを特徴とするものである。
【００８５】
図４は、本発明の第２の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図において、４０１は定電圧制御回路で、スライスレベルの制限回路４０２、三角波生成回路４０３、比較器４０４，４０５、抵抗４０６，４０７，４０８を有している。尚、４０１ａは２４ＶＵ用スイッチング素子１４の駆動信号出力部、４０１ｂは２４ＶＵ平滑出力検出信号入力部、４０１ｃはスイッチング素子４の駆動信号入力部である。
【００８６】
三角波生成回路４０３は、スイッチング素子４の駆動信号入力部４０１ｃから入力する一次側フライバック波形のゼロクロスタイミング信号を基準にして図５に示すような位相で三角波を生成する。図５の（１）はトランスの一次側の信号、（２）はスイッチング素子４のベースに入る駆動信号、（３）は三角波生成回路４０３により生成された三角波、（４）は２４ＶＵ用スイッチング素子１４の駆動信号出力部４０１ａから出力する駆動信号である。
【００８７】
比較器４０４は、比較電圧と２４ＶＵ平滑出力検出信号入力部４０１ｂを介して入力する検出電圧とを比較する。比較器４０５は、三角波生成回路４０３の出力と比較器４０４の出力とを比較し、２４ＶＵ巻線の導通制御用ＰＷＭ信号（２４ＶＵ用スイッチング素子１４の駆動信号）を生成する。定常状態においては、比較器４０４の出力は、所定のアナログレベルに安定し、三角波をスライスし、２４ＶＵ巻線の導通制御用ＰＷＭ信号を発生させる。
【００８８】
次に、本実施の形態の特徴である制限回路４０２がどのように機能するかを説明する。
【００８９】
制限回路４０２は、ツェナーダイオード４０９、トランジスタ４１０、ダイオード４１１、コンデンサ４１２、抵抗４１３，４１４，４１５，４１６，４１７を有している。ツェナーダイオード４０９は、２４ＶＲの電圧をモニターするための素子で、本実施の形態では１６Ｖとする。２４ＶＲが１６Ｖ以下のレベルではトランジスタ４１０はオフとなり、時定数回路のコンデンサ４１２には５Ｖの電圧が充電されている。この状態では、２４ＶＵの電圧が立ち上がる前で、比較電圧と検出電圧との比較結果がＬに張り付いた状態であっても比較器４０４の出力抵抗４０６と時定数回路の出力抵抗４１６及びダイオード４１１の順電圧のバランスにより、２４ＶＵの巻線出力の導通期間を０もしくは所定値以下になるようにスライスレベルを強制的に規定するような機能を実現する。
【００９０】
この様子を表わす図が図５であり、比較器４０４のみの上述した第１の実施の形態の場合のスライスレベルがｂであり、本実施の形態をの場合のスライスレベルがａである。
【００９１】
ここで、２４ＶＲが起動し、１６Ｖを超えたところでトランジスタ４１０がオンし、時定数回路の出力レベルを漸次下げていく比較器４０４からの出力電圧以下となったところで、制限回路４０２の動作は終了する。時定数回路は２４ＶＵの立ち上がり速度を考慮にいれ、適切な時定数を設定する。
【００９２】
以上により、上述した第１の実施の形態の図３と同様に、２４ＶＲの起動状態と連係し、フォワード巻線２３の導通角が所定のソフトアップを行うようにすることができる。
【００９３】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図６に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００９４】
本実施例の特徴は、スライスレベルの制限回路において監視する電圧を２４ＶＵ自身にしたことである。
【００９５】
図６は、本発明の第３の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図において、上述した第２の実施の形態における図４と同一構成部分には同一符号が付してある。図６において図４と異なる点は、制限回路の構成である。即ち、本実施の形態における制限回路６０１は、監視する電圧を２４ＶＵ自身にしたことにより、２４ＶＵが所定値以下の場合はスライスレベルを強制的にシフトさせ、２４ＶＵ巻線の導通角を起動時には所定の時間に制限することができる。
【００９６】
本実施の形態の場合は、第２の実施の形態の場合に比べて時定数回路の時定数設計が容易であるという利点がある。つまり、本実施の形態では２４ＶＵの立ち上がり時間によらず、２４ＶＵ自身が所定値まで上昇するまでは強制的に２４ＶＵ巻線の導通角を所定値以下に制限するため、電源ユニットへの入力電圧（例えば、商用ＡＣ電源電圧）の大きさ、２４ＶＵの外部負荷の容量の大きさ、また、起動中にも外部負荷がオンする場合には、その負荷電流値の大きさ等の差による実際の２４ＶＵの立ち上がり速度差を考慮に入れる必要がなくなる。
【００９７】
（第４の実施の形態）
次に、本発明の第４の実施の形態を図７に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００９８】
本実施例の特徴は、スライスレベルの制限回路において、スライスレベル制限機能のオン／オフを主制御部９から入力するようにしたことである。
【００９９】
図７は、本発明の第４の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図であり、同図において、上述した第３の実施の形態における図６と同一構成部分には同一符号が付してある。本実施の形態における制限回路７０１は、図６の制限回路６０１の構成からツェナーダイオード４０９及び抵抗４１４を削除したもので、スライスレベル制限機能のオン／オフが主制御部９から入力される。主制御部９は、２４ＶＲの制御を行っており、２４ＶＲの制御状態（オン、オフ、起動中等）認識できるので、例えば、２４ＶＲが所定の電圧になった後、所定時間経過後、制限回路７０１の機能を抑制する等の処理が可能である。
【０１００】
（第５の実施の形態）
次に、本発明の第５の実施の形態を図８〜図１０に基づき説明する。
【０１０１】
図８は、本発明の第５の実施の形態に係る電源回路の構成を示すブロック図である。同図において、上述した従来の図２３と同一構成部分には同一符号が付してある。図８において、図２３と異なる点は、図２３の構成に定電流設定値切換回路８０１を付加し、定電流制御回路の電流設定値を定電流設定値切換回路８０１を通して、電源コントローラ６７より２段階に設定可能としたことである。定電流設定値切換回路８０１は、トランジスタ８０２、抵抗８０３，８０４，８０５を有している。
【０１０２】
次に、本実施の形態に係る電源回路の動作を図８、図９及び図１０を用いて説明する。図９は、本実施の形態に係る電源回路の動作制御手順を示すフローチャート、図１０は、本実施の形態に係る電源回路の動作概要を示すための出力電圧の時間変化を示す曲線図である。図１０の例では、定電流制御回路による負荷容量に対する充電速度を主たる議論の中心とするために、電圧立ち上がり波形は、起動後の適当期間を直線的に表わし、その後、ｅｘｐに近い曲線で近似したもので考える。
【０１０３】
まず、外部コントローラより負荷抵抗測定開始命令を受け取る。すると、定電流制御回路の電流設定値を最終目標電流Ｉ1よりも２倍大きいＩ0に設定する（ステップＳ９０１）。本実施の形態では電源コントローラ６７が定電流設定値切換回路８０１のトランジスタ８０２をオンする信号を出力することに対応する。その後、発振回路３８に対してオン信号を出力し、高圧出力を開始する（ステップＳ９０２）。このとき、出力電圧は図１０のａのように、最終目標Ｉ1でスタートさせた場合の立ち上がりｂより２倍の傾きで出力電圧を上昇させる。
【０１０４】
次いでステップＳ９０３で電源コントローラ６７では、出力開始後の経過時間を計測し、その計測結果に基づいて予め決められた時間ｔ１が経過したか否かを経過するまで判断する（ステップＳ９０３）。そして、予め決められた時間ｔ１が経過したところで、定電流設定値をＩ1に切り換え設定する（ステップＳ９０４）。最終的な出力電圧は、最終的な出力定電流値と負荷の抵抗成分の変動が通常ある範囲内の中で変動すると考えて良く、本実施の形態では図１０のＶａからＶｂまでと想定する。
【０１０５】
今、最終出力電圧がＶａとなるような負荷を考えると、切り換えたときの出力電圧値Ｖｃｈからは電圧の傾きが１／２程度に落ちて上昇が始まり、ゆっくりと曲線を描きつつ、最終値に到達していく。そして、出力開始後の経過時間計測結果に基づいて予め決められた時間ｔ２が経過したか否かを経過するまで判断する（ステップＳ９０５）。そして、予め決められた時間ｔ２が経過したところで、検出巻線出力が取り込まれ（ステップＳ９０６）、画像域最高定電圧値が計算された後、本処理動作を終了する。これにより、ほぼ負荷容量は完全に充電され、出力電圧は、ほぼ一定となる。
【０１０６】
初めの定電流値をＩ0とした場合とＩ1とした場合とでＶｃｈを得るために必要な期間は、約２倍程度の差が生じるため、最終電圧値を得るための時間は、本実施の形態においては、概ねｔ１程度短縮することが可能となる。
【０１０７】
最終出力がＶｂとなるような負荷の場合には、切り換え後に図１０のｃのような直線になり、このときは電圧変化の時定数に高圧トランス３０内部のブリーダ抵抗の放電部分が加味されて、より速い応答となり、すばやく最終値に到達する。
【０１０８】
（第６の実施の形態）
次に、本発明の第６の実施の形態を図１１及び図１２に基づき説明する。尚、本実施の形態に係る電源回路の基本的な構成は、上述した第５の実施の形態の図８と同一であるから、同図を流用して説明する。
【０１０９】
図１１は、本実施の形態に係る電源回路の動作制御手順を示すフローチャート、図１２は、本実施の形態に係る電源回路の動作概要を示すための出力電圧の時間変化を示す曲線図である。
【０１１０】
まず、外部コントローラより負荷抵抗測定開始命令を受け取る。すると、図１１において、まず、電源回路は定電圧値をＶｂに設定し（ステップＳ１１０１）、出力電圧をＶｂ一定とするような定電圧制御モードによる制御を開始する。その後、発振回路３８に対してオン信号を出力し（ステップＳ１１０２）、出力電圧Ｖｂに対応した検出巻線電圧が得られるように、逐次検出巻線出力を取り込み（ステップＳ１１０３）、整流平滑回路６８を通してＡ／Ｄ入力し、出力電圧がＶｂになったか否かを、Ｖｂになるまで判断する（ステップＳ１１０４）。その判断結果に基づいて定電圧制御回路５２からの出力電圧のレベルを出力ポートのオン／オフ率を切り換えることにより実現する。子のとき、回路動作は、負荷電流に無関係に、目標電圧値に向かって電源回路がもつ最大の出力能力で出力電圧を上昇させていくと考えて良い。そして、出力電圧がＶｂなったところで、定電流設定値をＩ1に切り換え設定し（ステップＳ１１０５）、電源回路を定電流モードに切り換えるべく、定電圧制御回路５２の出力をオフ（０ボルト）とする。すると、Ｖｂから目的の定電流値を得るべく定電流制御ループが機能し、上述した第５の実施の形態における図９のステップＳ９０５〜ステップＳ９０７までと同様の後処理を行う（ステップＳ１１０６）。
【０１１１】
本実施の形態に係る電源回路によれば、Ｖｂまでは電源回路がもつ最大出力能力により、出力電圧を上昇させるため、切り換え前の電圧上昇を最速とすることができる。Ｖｂとしては通常の負荷変動域のうち最も低い抵抗値に対して、所望の定電流をかけた電圧を設定することによって、過渡的な電圧オーバーシュートを非常に小さくできる。
【０１１２】
（第７の実施の形態）
次に、本発明の第７の実施の形態を図１３及び図１４に基づき説明する。図１３は、本発明の第７の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【０１１３】
図１３において、１３０１は外部制御ユニットから電源回路内に高圧の出力オン／オフを指令する外部信号で、本図ではＥＸ−ＯＮ＊と表わし、Ｈ（ハイレベル）で出力オフ、Ｌ（ローレベル）で出力オンを命令するものと論理規定する。１３０２はＥＸ−ＯＮ＊信号を受けて、高圧回路の動作を実際にオン／オフさせる内部信号で、ＩＮ−ＯＮ＊と表わし、Ｈ（ハイレベル）で出力オフ、Ｌ（ローレベル）で出力オンを命令するものと論理規定する。１３０３は第１タイマーで、ＥＸ−ＯＮ＊がＬとなったことを受け、ＩＮ−ＯＮ＊がＬになった時刻から所定の時間、内部オン＊をＬにさせるために時間を計測する。この第１タイマー１３０３は、トランジスタ１３０３ａ、１３０３ｂ、１３０３ｃ、コンデンサ１３０３ｄ、１３０３ｅ、抵抗１３０３ｆ、１３０３ｇを有している。
【０１１４】
また、図１３において、１３０４は第２のタイマーで、第１タイマー１３０３により所定時間、ＩＮ−ＯＮ＊がＬになった後、負荷電流検出手段から負荷電流が所定値しか流れていないことを検知した際に、所定の時間ＩＮ−ＯＮ＊をＨにさせるものである。この第２のタイマー１３０４は、トランジスタ１３０４ａ、１３０４ｂ、１３０４ｃ、コンデンサ１３０４ｄ、１３０４ｅ、抵抗１３０４ｆ、１３０４ｇ、１３０４ｈを有している。
【０１１５】
また、図１３において、１３０５は第１タイマー１３０３をスタートさせる信号（Ｔ１−Ｓ）、１３０６は第１タイマー１３０３の計測結果信号（Ｔ１−Ｑ）、１３０７は第２タイマー１３０４をスタートさせる信号（Ｔ２−Ｓ）、１３０８は第２タイマー１３０４の計測結果信号（Ｔ２−Ｑ）、１３０９は第１タイマー１３０３及び第２タイマー１３０４の時間計測動作をリセットさせる信号（ＲＥＳＥＴ）、１３１０は負荷電流検出手段からの出力信号（Ｖｄｅｔ）で、本実施の形態では上述した従来例の図２４に示したような電圧−電流特性を持つものを想定する。１３１１は負荷電流が所定値以下か、以上かを判別するための電圧判別手段で、本実施の形態では２．４Ｖにてオンするツェナーダイオードである。
【０１１６】
また、図１３において、１３１２、１３１３、１３１４、１３１５はトランジスタ、１３１６、１３１７はダイオード、１３１８、１３１９、１３２０は抵抗である。
【０１１７】
図１４は、図１３における各信号の出力タイミングを示すタイムチャートである。同図の（ａ）はＥＸ−ＯＮ＊、（ｂ）はＴ１−Ｓ（ＩＮ−ＯＮ＊）、（ｃ）はＴ１−Ｑ、（ｄ）はＴ２−Ｓ、（ｅ）はＴ２−Ｑ、（ｆ）はＶｄｅｔをそれぞれ示す。
【０１１８】
次に、上記構成の電源回路における出力制限回路の動作を、図１３及び図１４を用いて説明する。
【０１１９】
まず、外部制御信号ＥＸ−ＯＮ＊がＨで、高圧出力オフの定常状態を考える。ＥＸ−ＯＮ＊＝Ｈのため、ＲＥＳＥＴ＝Ｈとなり、第１タイマー１３０３及び第２タイマー１３０４は共にリセット状態となり、Ｔ１−Ｑ、Ｔ２−Ｑは共にオープン状態となる。ＩＮ−ＯＮ＊はもちろんＨとなり、高圧出力はオフ状態となる。
【０１２０】
次に、負荷電流値が設定され（図１４のタイムチャートには図示せず）、その後、ＥＸ−ＯＮ＊がＬになった場合を考える。ＥＸ−ＯＮ＊＝Ｌになったことを受け、両タイマー１３０３，１３０４へのＲＥＳＥＴはＬとなり、リセット状態は解放される。そして、ＩＮ−ＯＮ＊＝Ｌとなり、高圧出力回路が所定の負荷電流が得られるまで出力電圧を上昇させる動作を開始する。これと同時にＴ１−ＳはＬになり、これをトリガーに第１タイマー１３０３がＩＮ−ＯＮ＊＝Ｌの時間計測を開始する。
【０１２１】
第１タイマー１３０３がタイムアップするとＴ１−Ｑ＝Ｌとなり、このとき、もし負荷電流が所定値以上流れていない場合（本実施の形態ではＶｄｅｔが約３Ｖ以下になっていない場合）、これを受けて電圧検出手段が１３１１が導通し、２段のトランジスタ１３１４，１３１５をオンさせる。これを受けてＩＮ−ＯＮ＊の前段のトランジスタ１３１３のベース入力をダイオード１３１７を介してＬにし、ＩＮ−ＯＮ＊を強制的にＨに戻し、高圧出力動作を中断させる。また、これと同時に第２タイマー１３０４のＴ２−ＳがＬになり、高圧出力を中断させる時間の計測を開始させる。
【０１２２】
第２タイマー１３０４がタイムアップするとＴ２−ＱがＬになり、ＩＮ−ＯＮ＊を再びＬにし、高圧出力をオンさせると共に、Ｔ１−ＳがＬになり、これをトリガーに第１タイマー１３０３がＩＮ−ＯＮ＊＝Ｌの時間計測を開始する。負荷ケーブルが抜かれる等、何等かの理由で負荷抵抗が所定値以上の値になっている状態では、外部制御信号ＥＸ−ＯＮ＊がＬである間、以上の動作を繰り返すこととなる。通常の負荷が正常に接続された場合、負荷電流検出手段からの出力が所定値以下となり、電圧判別手段１３１１がオフとなり、高圧出力動作の中断シーケンスは回避される。また、外部制御信号ＥＸ−ＯＮ＊がＨとなった場合には初期状態に戻り、高圧出力オフとなる。
【０１２３】
以上のように、本実施の形態に係る電源回路によって、負荷ケーブルの引き抜き等により負荷抵抗の値が通常の値に比して非常に大きくなった場合には、出力動作を電源回路内で独立に間欠動作とすることができる。
【０１２４】
（第８の実施の形態）
次に、本発明の第８の実施の形態を図１５及び図１６に基づき説明する。本実施の形態に係る電源回路は、他の機能ブロック、例えば低圧電源回路、蛍光灯インバータ回路、ヒータ制御回路等を含み、それらの複雑なシーケンス制御を行う必要がある場合等に適用される。
【０１２５】
図１５は、本発明の第８の実施の形態に係る電源回路の構成を示すブロック図であり、同図において、１５０１は電源回路で、電源制御用マイクロコンピュータ（以下、電源コントローラと称する）１５０２、高圧生成ブロック１５０３を有している。電源コントローラ１５０２は、電源回路１５０１全体の制御を行う。高圧生成ブロック１５０３は、電源コントローラ１５０２のＤ／Ａポートから出力される出力負荷電流設定信号（情報）１５０４及び内部出力オン信号（ＩＮ−ＯＮ＊）１５０５を受け、高圧生成動作を行う。高圧生成ブロック１５０３から電源コントローラ１５０２のＡ／Ｄポートに負荷電流検出手段からの出力電圧Ｖｄｅｔが取り込まれる。また、電源コントローラ１５０２には外部制御ユニット１５０７が接続され、該外部制御ユニット１５０７から電源コントローラ１５０２に負荷電流の設定情報１５０８や出力オン信号（ＥＸ−ＯＮ＊）／出力オフ信号１５０９が送られる。
【０１２６】
次に、本実施の形態に係る電源回路における電源コントローラ１５０２の動作を、図１６のフローチャートに基づき説明する。
【０１２７】
まず、外部制御ユニット１５０７から通信により（プロトコルその他の詳細構成は各種考えられるので、ここではとくに言及しない）、電源コントローラ１５０２に対して負荷電流の設定信号１５０４及び内部出力オン信号（ＩＮ−ＯＮ＊）１５０５が伝えられる。これを受けて高圧生成ブロック１５０３に対して電源コントローラ１５０２のＤ／Ａポートから対応する負荷電流制御用目標電圧１５０４が設定される（ステップＳ１６０１及びステップＳ１６０２）。
【０１２８】
本実施の形態では、「Ｄ／Ａポートより」と記述したが、例えば、所定の周波数及びデューティを持つＰＷＭ（パルス幅変調）信号を出力ポートより出力し、これをローパスフィルタに通し、アナログ電圧を得ること等の方法も考えられる。
【０１２９】
次に、高圧生成ブロック１５０３に対して出力動作のオンを伝える内部出力オン信号（ＩＮ−ＯＮ＊）＝Ｌが出力される（ステップＳ１６０３）。以上により高圧生成ブロック１５０３は負荷電流が所定値となるべく、出力電圧を上昇させる。その後、電源コントローラ１５０２内での時間管理によって、所定時間が経過したか否かを経過するまで判別する（ステップＳ１６０４）。後、負荷電流検出手段からの出力電圧Ｖｄｅｔを電源コントローラ１５０２のＡ／Ｄポートより取り込み、負荷電流Ｉｄが所定値ＩＤ以上になっているか否か判別する（ステップＳ１６０５）。そして、負荷電流Ｉｄ＞ＩＤの場合は、出力オフ信号を外部制御ユニット１５０７から受信したか否かを判別し（、受信した場合には、内部出力オン信号（ＩＮ−ＯＮ＊）をオフとして高圧出力動作を終了する。また、出力オフ信号を外部制御ユニット１５０７から受信しない場合には、再び所定時間経過後、負荷電流の判別を行うために、先のステップＳ１６０３における内部出力オン信号（ＩＮ−ＯＮ＊）＝オンのシーケンスに戻る。
【０１３０】
一方、前記負荷電流Ｉｄ＜ＩＤの場合は、内部出力オン信号（ＩＮ−ＯＮ＊）を所定時間の間一旦オフした後（ステップＳ１６０８）、同様に外部制御ユニット１５０７から出力オフ信号を受信したか否かの判別シーンスに入り、電源コントローラ１５０２内での時間管理によって、所定時間が経過したか否かを経過するまで判別する（ステップＳ１６０９）。その後、同様に外部制御ユニット１５０７から出力オフ命令信号を受信したか否かの判別シーケンスに入り、上記と同様な手順を踏むものである。
【０１６２】
（第９の実施の形態）
次に、本発明の第９の実施の形態を図１７に基づき説明する。図１７は、本発明の第９の実施の形態に係る電源回路の構成を示すブロック図であり、同図において、１７０１は電源回路で、トランジスタ１７０２、ツェナーダイオード１７０３、抵抗１７０４，１７０５，１７０６，１７０７，１７０８，１７０９、コンデンサ１７１０，１７１１を有している。そして、外部制御ユニット１７１２から電流設定ＰＷＭ（パルス幅変調）信号１７１３、及び外部オン信号（ＥＸ−ＯＮ＊）１７１４が電源回路１７０１に入力される。また、電源回路１７０１から電流オン／オフ検知信号１７１５が入力される。
【０１６３】
本実施の形態に係る電源回路１７０１は、電源回路１７０１側に上述した第８の実施の形態で述べたような電源コントローラを具備しないような構成の場合に効果的である。
【０１６４】
次に、本実施の形態に係る電源回路１７０１の動作を説明する。
【０１６５】
まず、外部制御ユニット１７１２より電源コントローラに対して負荷電流の設定情報が伝えられる。本実施の形態では、電源回路１７０１に対して所定の周波数及びデューティを持つＰＷＭ（パルス幅変調）信号を外部制御ユニット１７１２の出力ポートから出力し、これをローパスフィルタを用いてフィルタリングしてアナログ電圧を得る構成例を示している。次に、出力動作のオンを伝えるＥＸ−ＯＮ＊＝Ｌが出力される。以上によって、電源回路は負荷電流が所定値となるべく出力電圧を上昇させる。
【０１６６】
その後、外部制御ユニット１７１２での時間管理によって、所定時間が経過した後、負荷電流検出手段からの出力を読み込み、負荷電流ＩＤが所定値ＩＤ以上になっているか否かを判別する。
【０１６７】
Ｉｄ＜ＩＤの場合、ＥＸ−ＯＮ＊をＨとして高圧出力動作を一旦中断させる。その後、必要に応じて同じ手順で出力命令を出し、所定時間経過後、負荷電流をチェックするシーケンスを繰り返す。更に、必要であれば、最大繰り返し回数を設定し、所定回数、再出力命令を発行しても負荷電流が所定値以上を示さない場合は、高圧負荷以上として、装置としてのエラー処理に移行する等の処置も外部制御ユニット１７１２のシーケンス構成により可能である。また、Ｉｄ＞ＩＤの場合は、出力中断手順をスキップする。
【０１６８】
以上のように本実施の形態に係る電源回路１７０１によれば、電源回路１７０１にマイクロコンピュータ等の電源コントローラが具備されていない場合にも、負荷電流値の判別結果のみをシーケンス制御手段を利用し、出力動作を間欠動作させるか、または出力動作を強制的に終了させ、装置としてのエラーシーケンス々移行する等の高度の保護処理が可能である。
【０１６９】
【発明の効果】
以上詳述したように本発明の請求項１及び２に記載の電源回路によれば、可能な限り迅速に負荷への出力を定常状態にすることができる。
【０１７０】
また、本発明の請求項３及び４に記載の電源回路によれば、負荷に印加される電圧が過大になることを防止することができる。
【０１７１】
更に、本発明の請求項５乃至７に記載の電源回路によれば、トランスの一時側に大きな電流が流れてしまうことを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図２】同実施の形態に係る電源回路における信号出力状態を示す図である。
【図３】同実施の形態に係る電源回路における各信号及び駆動電流の出力タイミングを示す図である。
【図４】本発明の第２の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図５】図４に示す定電圧制御回路における各信号波形を示す図である。
【図６】本発明の第３の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図７】本発明の第４の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【図８】本発明の第５の実施の形態に係る電源回路の構成を示すブロック図である。
【図９】同実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１０】同実施の形態に係る電源回路の動作概要を示す図である。
【図１１】本発明の第６の実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１２】同実施の形態に係る電源回路の動作概要を示す図である。
【図１３】本発明の第７の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【図１４】同実施の形態に係る電源回路における各信号の出力タイミングを示す図である。
【図１５】本発明の第８の実施の形態に係る電源回路の構成を示すブロック図である。
【図１６】同実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１７】本発明の第９の実施の形態に係る電源回路の構成を示すブロック図である。
【図１８】従来の電源回路の構成を示すブロック図である。
【図１９】図１８に示す従来の電源回路における定常時の主要な動作波形を示す図である。
【図２０】図１８に示す従来の電源回路における電圧立ち上がり波形を示す図である。
【図２１】図２０のａ〜ｃの各期間における各信号波形を示す図である。
【図２２】図１８に示す従来の電源回路における一次側スイッチング素子の波形を示す図である。
【図２３】図１８と異なる従来の電源回路の構成を示すブロック図である。
【図２４】図１８及び図２３と異なる従来の電源回路の構成を示すブロック図である。
【図２５】図２４に示す従来の電源回路における負荷検出回路の電流電圧特性を示す図である。
【符号の説明】
１ 商用ＡＣ電源
２ 整流ブリッジ
３ 第１の平滑コンデンサ
４ 第１のスイッチング素子
５ 共振コンデンサ
６ クランプダイオード
７ カレントランス
８ ドライブトランス
９ 主制御部
１０ 第１のダイオード
１１ 第２の平滑コンデンサ
１２ 電圧検出抵抗
１３ 第２のダイオード
１４ 第２のスイッチング素子
１５ フライホイールダイオード
１６ 整流用インダクタンス
１７ 第３の平滑コンデンサ
１８ 出力検出抵抗
１９ 副制御部
２０ 複合型トランス
２１ 一次巻線
２２ 低圧用フライバック巻線
２３ 低圧用フォワード巻線
２４ 高圧用巻線
２５ 高圧用巻線
２６ 第３のダイオード
２７ 第４の平滑コンデンサ
２８ 第４のダイオード
２９ 第５の平滑コンデンサ
３０ 高圧トランス
３１ 出力巻線
３２ 入力巻線
３３ 検出巻線
３４ 高耐圧整流ダイオード
３５ ブリーダ抵抗
３６ フォロワトランジスタ
３７ 平滑コンデンサ
３８ 発信器
３９ スイッチングトランジスタ
４０ 共振コンデンサ
４１ クランプダイオード
４２ 出力（シリーズ）抵抗
４３ 負荷電流検出回路
４４ 抵抗
４５ 抵抗
４６ コンデンサ
４７ バッファ回路
４８ 演算増幅器
４９ 制御目標設定電圧
５０ フィルター回路
５１ ダイオード
５２ 定電圧制御ブロック
５３ トランジスタ
５４ トランジスタ
５５ ダイオード
５６ 抵抗
５７ 抵抗
５８ 抵抗
５９ 抵抗
６０ 抵抗
６１ 抵抗
６２ コンデンサ
６３ 高圧電源回路
６４ 外部負荷
６５ 抵抗
６６ コンデンサ
６７ 電源コントローラ
６８ 整流平滑回路
６９ ダイオード
７０ 抵抗
７１ 抵抗
７２ 抵抗
７３ コンデンサ
７４ 高圧トランス
７５ａ 出力巻線
７５ｂ 入力巻線
７６ 高耐圧整流ダイオード
７７ 平滑コンデンサ
７８ 発信器
７９ スイッチングトランジスタ
８０ 共振コンデンサ
８１ クランプダイオード
８２ 出力（シリーズ）抵抗
８３ 負荷電流検出回路
８４ バッファ回路
８５ 演算増幅器
８６ 制御目標設定電圧
８７ フィルター回路
８８ エミッタフォロワトランジスタ
８９ 高圧電源回路
９０ 外部負荷
９１ 抵抗
９２ コンデンサ
９３ 外部制御ユニット
９４ 信号線
９５ 信号線
１０１ 定電圧制御回路
１０２ 制御用比較電圧生成回路
１０３ 比較器
１０４ フィルター回路
１０５ ツェナーダイオード
１０６ トランジスタ
１０７ トランジスタ
１０８ 基準電圧発生素子
１０９ コンデンサ
１１０ コンデンサ
１１１ 抵抗
１１２ 抵抗
１１３ 抵抗
１１４ 抵抗
１１５ 抵抗
１１６ 定電圧制御用比較電圧
４０１ 定電圧制御回路
４０２ 制御回路
４０３ 三角波生成回路
４０４ 第１の比較器
４０５ 第２の比較器
４０６ 抵抗
４０７ 抵抗
４０８ 抵抗
４０９ ツェナーダイオード
４１０ トランジスタ
４１１ ダイオード
４１２ コンデンサ
４１３ 抵抗
４１４ 抵抗
４１５ 抵抗
４１６ 抵抗
４１７ 抵抗
６０１ 制限回路
７０１ 制限回路
８０１ 定電流設定値切換回路
８０２ トランジスタ
８０３ 抵抗
８０４ 抵抗
８０５ 抵抗
１３０１ 外部信号（ＥＸ−ＯＮ＊）
１３０２ 内部信号（ＩＮ−ＯＮ＊）
１３０３ 第１タイマー
１３０３ａ トランジスタ
１３０３ｂ トランジスタ
１３０３ｃ トランジスタ
１３０３ｄ コンデンサ
１３０３ｅ コンデンサ
１３０３ｆ 抵抗
１３０３ｇ 抵抗
１３０４ 第２タイマー
１３０４ａ トランジスタ
１３０４ｂ トランジスタ
１３０４ｃ トランジスタ
１３０４ｄ コンデンサ
１３０４ｅ コンデンサ
１３０４ｆ 抵抗
１３０４ｇ 抵抗
１３０４ｈ 抵抗
１３０５ 信号（Ｔ１−Ｓ）
１３０６ 計測結果信号（Ｔ１−Ｑ）
１３０７ 信号（Ｔ２−Ｓ）
１３０８ 計測結果信号（Ｔ２−Ｑ）
１３０９ 信号（ＲＥＳＥＴ）
１３１０ 信号
１３１１ 電圧判別手段
１３１２ トランジスタ
１３１３ トランジスタ
１３１４ トランジスタ
１３１５ トランジスタ
１３１６ ダイオード
１３１７ ダイオード
１３１８ 抵抗
１３１９ 抵抗
１３２０ 抵抗
１５０１ 電源回路
１５０２ 電源コントローラ
１５０３ 高圧生成ブロック
１５０４ 出力負荷電流設定信号
【発明の属する技術分野】
本発明は、トランス（多出力巻線トランス或いは高圧トランス）を含む電源回路に関する。
【０００２】
【従来の技術】
従来、複写機等の静電方式画像形成装置の電源システムとして、装置の論理回路動作用またはモーター、ソレノイド等の電力供給用低圧出力と静電方式画像形成用高圧出力を１つのトランスで動作させるものが提案及び実用化されている。
【０００３】
以下、この種の電源システムの従来例として、複写機に搭載される複合型電源回路のブロック構成を図１８に示す。同図において、１は商用ＡＣ電源、２は整流ブリッジ、３は第１の平滑コンデンサ、４は入力巻線駆動用スイッチング素子、５は共振コンデンサで、後述する複合型トランス２０の入力インダクタンス成分とにより電圧共振を発生させる役割を持つ。６はクランプダイオード、７はカレントランスで、入力巻線駆動用のスイッチング素子４、共振コンデンサ５及びクランプダイオード６を流れる電流をモニターするためのトランスである。８はドライブトランスで、二次側にある主制御部９からのスイッチング素子駆動信号を一時側に伝達するためのトランスである。主制御部９は、低圧用フライバック巻線２２の整流出力電圧の検出結果に基づいて一次巻線２１のオン動作時間を制御し、該低圧用フライバック巻線２２の整流出力電圧を所定値に制御するものである。主制御部９は、スイッチング素子４の駆動信号出力部９ａ、一次側駆動電流検出信号入力部９ｂ及び２４ＶＲ平滑電圧検出信号入力部９ｃを有している。
【０００４】
また、図１８において、１０は低圧用フライバック巻線２２の出力を整流するダイオード、１１は平滑コンデンサである。本例における本出力は２４Ｖに制御するものとし、２４ＶＲと称する。１２は２４ＶＲの電圧を検出するための電圧検出抵抗、１３は低圧用フォワード巻線２３の出力を整流するダイオード、１４はスイッチング素子で、低圧用フォワード巻線２３の平滑出力が所定値となるようにオン／オフ動作する。本例における本出力は２４Ｖに制御するものとし、２４ＶＵと称する。１５はフライホイールダイオード、１６は整流用インダクタンス、１７は平滑コンデンサ、１８は２４ＶＵ出力を検出するための出力検出抵抗、１９は副制御部で、２４ＶＵ出力が所定値となるようにスイッチング素子１４の導通角を制御するものである。副制御部１９は、２４ＶＵ用スイッチング素子１４の駆動信号出力部１９ａ、２４ＶＵ平滑出力検出信号入力部１９ｂ及びスイッチング素子４の駆動信号入力部１９ｃを有している。
【０００５】
更に、図１８において、２０は複合型トランスで、一次巻線２１、低圧用フライバック巻線２２、低圧用フォワード巻線２３及び高圧用巻線２４，２５を有している。２６はダイオードで、高圧用巻線２４の出力を負電圧に整流する。２７は平滑コンデンサ、２８はダイオードで、高圧用巻線２５の出力を正電圧に整流する。２９は平滑コンデンサである。
【０００６】
次に、上記構成の電源回路の動作を説明する。
【０００７】
商用ＡＣ電源１からの電流は整流ブリッジ２及び平滑コンデンサ３により整流平滑されて複合型トランス２０の一次巻線２１の一端に入る。スイッチング素子４がオンの間、該スイッチング素子４に流れる電流は複合型トランス２０の入力インダクタンスに反比例した傾きで直線的に増加する。また、２４ＶＵ巻線出力のスイッチング素子１４がオンとなっている期間は、その巻線電流が巻数比に反比例して一次側スイッチング素子４に重畳される。
【０００８】
次に、一次側スイッチング素子４がオフすると、その際の電流エネルギーを基に、一次側インダクタンスと共振コンデンサ５によるＬＣ共振が発生する。共振コンデンサ５の電圧は概略正弦波となり、増加し、ピークを迎えた後、減少する。このときクランプタイオード６によって負側はダイオード順方向電圧に制限される。主制御部９は、この様子をカレントランス７によりモニターし、負側に電流が振れ込むのを検知した瞬間、スイッチング素子４に対して再びオン信号を発生する。複合型トランス２０の低圧用フライバック巻線２２は、この共振ピーク値側の位相で整流平滑され、この電圧が主制御部９によりモニターされる。二次側にある主制御部９は、２４Ｖよりも低い場合は、スイッチング素子４のオン幅を増やし、高い場合は減らす。
【０００９】
以上により、スイッチング素子４に対しては常に０ボルトでのスイッチングが実現され、また低圧用フライバック巻線２２の整流平滑電圧が２４Ｖに制御される。一方、他の出力巻線は、複合型トランス２０の巻数比に応じた出力電圧が出力される。
【００１０】
以上のように、複合型トランス２０の入力側においてＬＣフライバック電圧共振を発生させ、出力側にて１つの低圧用フライバック巻線２２の出力のピーク整流値を所定値に制御することにり、複合型トランス２０の高圧出力巻線２４，２５にはフライバック側のピーク値を一定値に制御した高圧出力が発生することとなる。
【００１１】
なお、主制御部９は、一般的には２４ＶＲの制御目標電圧を時間的に漸次上昇させ、２４ＶＲの最終目標値への立ち上がりに所定時間をかける、所謂ソフトスタート機能を付加し、関係各部品の過渡的な電流、電圧負担を軽減するのが通例である。
【００１２】
２４ＶＵ巻線出力は、所謂フォワード側の出力を平滑する向きとなっており、一般的には２４ＶＲに比べ出力電圧を大きくとることができるが、複合型トランス２０の各巻線のフォワード側電圧はＡＣ入力電圧の平滑電圧に概略比例するため、出力電圧に対する要求制度によっては二次側での個別の電圧制御が必要となる。２４ＶＵ電圧制御部（副制御部）１９は、２４ＶＵ電流電圧をモニターし、スイッチング素子１４の導通率を変化させ、所定の電圧に制御する。
【００１３】
定常時の主要な動作波形を図１９に示す。同図は、２４ＶＵの外部負荷がオン状態になった際の定常動作を示す。
【００１４】
図１９において、（ａ）はＭＰＷＭの動作波形、（ｂ）はスイッチング素子４のコレクタ電圧の動作波形、（ｃ）はスイッチング素子４のコレクタ電流の動作波形、（ｄ）は２４ＶＵＳＷ（スイッチング素子１４）制御信号の動作波形である。
【００１５】
また、従来より、複写機等の静電方式の電子写真画像形成装置においては、感光体への帯電、現像、転写紙への転写、転写紙の感光体からの分離等の目的で、数百ボルト（ｖ）から数十キロボルト（ｋｖ）程度の出力を行う数種の高圧電源回路を具備している。
【００１６】
これらは、その目的に応じて外部制御装置より所定のオン／オフ信号、出力電圧制御信号、出力電流制御信号を受け取り出力の制御を行うが、近年、画像形成条件のよりきめ細かな最適化の流れとして、帯電装置、転写装置等、それぞれの高圧出力負荷の電気的なインピーダンスによって出力電圧値をより最適な値へと切り換えたいという要求が新たに生まれている。つまり、環境条件、経時変化等によるそれらの電気的インピーダンスの変動に積極的に対応しようというものである。
【００１７】
その目的を達成するために、画像形成期間外に、まず所定の定電流値で高圧出力を行い、その際の出力電圧を検知することにより、負荷抵抗値を算出し、その結果に応じて画像形成期間の出力電圧値、もしくは出力電流値を決定するようにした高圧電源回路が実用化されている。
【００１８】
図２３に、この種の従来の高圧電源回路のブロック構成を示す。同図において、３０は高圧トランスで、本例では内部に出力巻線３１、入力巻線３２、検出巻線３３、出力巻線３１に接続される高耐圧整流ダイオード３４及びブリーダ抵抗３５を有している。３６は制御回路の比較結果に対応した電圧を高圧トランス３０の入力部に伝送するためのフォロワトランジスタ、３７は高圧トランス３０の入力巻線に安定した直流電圧を供給する平滑コンデンサ、３８は高圧トランス３０を駆動する高周波信号を発生する発振器、３９はスイッチングトランジスタ、４０は高圧トランス２０の入力インダクタンスとＬＣフライバック共振を発生させる共振コンデンサ、４１は共振波形の負側への潜り込みを制限するクランプダイオードである。
【００１９】
また、図２３において、４２は負荷への電流を検出するための出力（シリーズ）抵抗で、数Ｍから数１０ＭΩ程度の高低抗値の抵抗が選ばれる。また、４３は負荷への電流を検出するための負荷電流検出回路で、抵抗４４，４５及びコンデンサ４６を有している。４７は負荷電流検出回路４３の電圧を高入力抵抗で後段に接続するためのバッファ回路、４８は電流検出値と目標設定値とを比較する演算増幅器、４９は制御目標設定電圧、５０は制御ループを所望の周波数特性にするためのフィルター回路、５１はフィルター回路５０の出力電圧を高圧トランス２０の入力部に伝送するダイオード、５２は定電圧制御ブロックで、フィルター回路５０の出力よりも大きい電圧が出力された場合に定電圧制御ループとして機能する。定電圧制御ブロック５２は、トランジスタ５３，５４、ダイオード５５、抵抗５６，５７，５８，５９，６０，６１及びコンデンサ６２を有している。
【００２０】
以上により高圧回路ユニット６３が構成されている。
【００２１】
また、図２３において、６４は高圧回路ユニット６３の出力に接続される負荷で、電気的特性として抵抗６５と容量６６の並列回路を想定する。６７は電源コントローラで、高圧電源回路全体の動作を司るコントローラ機能を有するが、その動作については、高圧電源回路全体の動作を制御する外部制御ユニットによって支配される。６８は整流平滑回路で、ダイオード６９、抵抗７０，７１，７２及びコンデンサ７３を有している。
【００２２】
次に、上記構成の高圧回路ユニット６３の動作を説明する。
【００２３】
まず、外部制御ユニット（高圧回路ユニット６３の動作をリモート制御する、高圧電源回路全体のコントローラで、図示省略）から負荷抵抗測定値モード開始の信号（図示省略）を受け取る。これを受けて定電圧制御ブロック５２の出力電圧をオフした状態にて、高圧出力イネーブル信号を発振器３８に送出する。これにより発振器３８は、所定の周波数、デューティで発振を開始し、スイッチングトランジスタ３９をスイッチング動作させる。そして、スイッチングトランジスタ３９がオンの期間、入力電圧とオン時間及び高圧トランス２０の入力インダクタンスに応じて所定のエネルギーが高圧トランス２０に蓄積される。一方、スイッチングトランジスタ３９がオフの期間には、そのエネルギーが高圧トランス２０の入力インダクタンスと共振コンデンサ４０とによってＬＣ共振を起こし、スイッチングトランジスタ３９のコレクタには、所謂フライバック電圧が発生する。この電圧は、巻数に応じて他の巻線にも伝達され、巻数の大きい出力巻線には高い電圧が発生する。これが整流ダイオード３６を通じて外部負荷５３に供給されることになる。一般的には、外部負荷６４の容量６６の成分により出力巻線のほぼピーク値Ｖｏがホールドされ、直流の高圧出力が外部負荷６４に供給される。この時の外部負荷電流Ｉｄは、下記（１）式により求められる。
【００２４】
Ｉｄ＝Ｖｏ／（Ｒ１＋Ｒ２＋Ｒ３）…（１）
ここで、Ｒ１は抵抗６５の抵抗値、Ｒ２は抵抗４２の抵抗値、Ｒ３は負荷電流検出回路４３の合成インピーダンスをそれぞれ示す。
【００２５】
この外部負荷電流により電流検出ポイントＶｄｅｔの値は、その分下がる。この電流検出ポイントＶｄｅｔの値が制御目標設定電圧４９の値よりも大きい場合、演算増幅器４８の出力電圧は上がり、高圧トランス２０の入力電圧が上がる。これにより、高圧トランス２０の出力電圧は上がり、負荷電流が増加し、電流検出ポイントＶｄｅｔの値を小さくする方向へと動作する。逆に制御目標設定電圧４９の値に対して電流検出ポイントＶｄｅｔの値が低くなれば、演算増幅器４８の出力電圧は下がり、高圧トランス２０の入力電圧が下がる。
【００２６】
以上により、負荷電流が設定した値と等しくなるように高圧トランス２０の出力電圧が調整されることとなる。この状態で出力電圧検出巻線３３の出力を整流平滑回路６８を通し、電源コントローラ６７のＡ／Ｄポートより入力し、高圧出力電圧を演算する。
【００２７】
以上により負荷電流、電圧が分かるので、負荷インピーダンスが分かり、その値に応じて最適な高圧出力値を演算により決定する。
【００２８】
その後、外部制御ユニットから画像域用高圧出力オンの信号（図示省略）を受けるのに応じて、先に決定された最適出力電圧が出力されるように、定電圧出力制御ブロック５２の出力電圧を設定する。但し、本例では定電流制御ループは、ダイオード５１により常に閉じられているため、定電流出力した際の出力電圧よりも大きい出力電圧のみが設定可能となる構成になっている。出力電圧は検出巻線３３の電圧を逐次監視し、演算することによってフィードバック制御され、結果的には定電圧制御が行われることとなる。
【００２９】
更に、従来より複写機等の静電方式の電子写真画像形成装置においては、感光体への帯電、現像、転写紙への転写、転写紙の感光体からの分離等の目的で、数百ボルト（ｖ）から数十キロボルト（ｋｖ）程度の出力を行う数種の高圧電源回路を具備している。
【００３０】
これらは、その目的に応じて外部制御装置より所定のオン／オフ信号、出力電圧制御信号、出力電流制御信号を受け取り出力の制御を行う。
【００３１】
このうち、例えば、負荷電流を所定の値に制御したいというような高圧出力の場合、電源回路内には負荷電流検出手段が具備され、その出力値に応じて変圧装置への入力電力を制御して、負荷電流が所望の一定値となるように制御される。
【００３２】
図２４にこのような制御を行う従来の電源回路のブロック構成を示す。同図において、７４は高圧トランスで、本例では内部に出力巻線７５ａ、入力巻線７５ｂ及び出力巻線７５ａに接続される高耐圧整流ダイオード７６を有している。７７は高圧トランス７４の入力巻線７５ｂに直流電圧を供給する平滑コンデンサ、７８は高圧トランス７４を駆動する高周波信号を発生する発振器（ＯＳＣ）、７９はスイッチングトランジスタ、８０は高圧トランス７４の入力インダクタンスとＬＣフライバック共振を発生させる共振コンデンサ、８１は共振波形の負側への潜り込みを制限するクランプタイオード、８２は負荷への電流を検出するための抵抗で、特に出力（シリーズ）抵抗として、数Ｍから数１０ＭΩ程度の高低抗値の抵抗が選ばれる。８３は負荷への電流を検出する負荷電流検出回路、８４は負荷電流検出回路８３の電圧を高入力抵抗で後段に接続するためのバッファ回路、８５は電流検出値と制御目標設定電圧値とを比較する演算増幅器、８６は制御目標設定電圧、８７は制御ループを所望の周波数特性とするためのフィルター回路、８８はフィルター回路８７の出力電圧を高圧トランス７４の入力部に伝送するエミッタフォロアトランジスタである。
【００３３】
以上が高圧回路ユニット８９を構成する。
【００３４】
また、図２４において、９０は高圧回路ユニット８９の出力部に接続される負荷で、例えば電子写真の場合、帯電器等が該当するが、電気的特性として抵抗９１と容量９２の並列回路を想定する。９３は外部制御ユニットで、電源回路全体の動作を司るコントローラ機能を有する。９４は外部制御ユニット９３から高圧回路ユニット８９へ負荷電流の設定値を送信するための信号線で、演算増幅器８５の制御目標電圧値となる電圧を設定するためのもので、種々の伝送方式が考えられるので、ここでは特に言及しない。９５は外部制御ユニット９３から高圧回路ユニット８９への出力オン／オフを設定するための信号線で、本例では、発振器７８に対して発振開始、停止の信号を伝送することとする。
【００３５】
次に、上記構成の高圧回路ユニット８９において、定電流動作させる際の動作を説明する。
【００３６】
まず、外部制御ユニット９３から高圧回路ユニット８９に対して電流設定値を設定する。本例では、負荷電流検出回路８３は図２５に示すような電流電圧特性を持つように構成されているものとする。つまり、負荷電流が０の場合、４ボルト（Ｖ）でそこから負荷電流が流れるに伴って、小さい電圧値に直線的に変化していく。従って、電流設定を行う場合、４Ｖより小さい値を演算増幅器８５の制御目標電圧値として設定することとなる。
【００３７】
次に、出力オン／オフ信号をオンにする。すると、発振器７８は所定の周波数、デューテイで発振を開始し、スイッチングトランジスタ７９をスイッチング動作させる。そして、スイッチングトランジスタ７９がオンの期間、入力電圧とオン時間及び高圧トランス７４の入力インダクタンスに応じて所定のエネルギーが高圧トランス７４に蓄積される。一方、スイッチングトランジスタ７９がオフの期間には、そのエネルギーが高圧トランス７４の入力インダクタンスと共振コンデンサ８０とによってＬＣ共振を起こし、スイッチングトランジスタ８８のコレクタには、所謂フライバック電圧が発生する。この電圧は、巻数に応じて他の巻線にも伝達され、巻数の大きい出力巻線７５ａには高い電圧が発生する。これが整流ダイオード７６を通じて外部負荷９０に供給されることになる。一般的には、外部負荷９０の容量９２の成分により出力巻線のほぼピーク値Ｖｏがホールドされ、直流の高圧出力が外部負荷９０に供給される。この時の外部負荷電流Ｉｄは、下記（１）式により求められる。
【００３８】
Ｉｄ＝Ｖｏ／（Ｒ１＋Ｒ２＋Ｒ３）…（１）
ここで、Ｒ１は抵抗９１の抵抗値、Ｒ２は抵抗８２の抵抗値、Ｒ３は負荷電流検出回路８３の合成インピーダンスをそれぞれ示す。
【００３９】
この外部負荷電流により電流検出ポイントＶｄｅｔの値は、その分下がる。この電流検出ポイントＶｄｅｔの値が制御目標設定電圧８６の値よりも大きい場合、演算増幅器８５の出力電圧は上がり、高圧トランス７４の入力電圧が上がる。これにより、高圧トランス７４の出力電圧は上がり、負荷電流が増加し、電流検出ポイントＶｄｅｔの値を小さくする方向へと動作する。逆に制御目標設定電圧８６の値に対して電流検出ポイントＶｄｅｔの値が低くなれば、演算増幅器８５の出力電圧は下がり、高圧トランス７４の入力電圧が下がる。
【００４０】
以上により、負荷電流が設定した値と等しくなるように高圧トランス７４の出力電圧が調整されることとなる。
【００４１】
以上の例では高圧トランス７４の入力電圧の大きさを増減することにより、高圧出力電流一定制御を実現するものであるが、高圧トランス７４のスイッチング駆動におけるオンタイムの量を増減させ、高圧出力電流一定制御を実現するものもある。
【００４２】
【発明が解決しようとする課題】
しかしながら、上記図１８に示す従来例においては、以下のような問題点があった。
【００４３】
（１）一次側のスイッチング素子４の駆動電流には二次側のフォワード巻線の出力電流が巻数比に逆比例して重畳されるため、２４ＶＵの平滑コンデンサの電圧が小さく、充電電流が大きい立ち上がり期間では一次側のスイッチング素子４に非常に大きな駆動電流を重畳してしまい、関係回路素子に負担をかける。
【００４４】
（２）主たる制御の駆動源となる一次側ＬＣ電圧共振が安定な０ボルトスイッチによる発振状態に移行する以前から、上記状態が発生するため、安定な共振状態へ移行するまでの過渡期間が延び、より長い期間、関係回路素子に負担をかける。
【００４５】
この様子を図２０及び図２１を用いて説明する。
【００４６】
図２０は、２４ＶＲと２４ＶＵの電圧立ち上がり波形を模式的に表わす図であり、同図の（１）２４ＶＲの電圧立ち上がり波形、（２）２４ＶＵの電圧立ち上がり波形、（３）は期間である。
【００４７】
２４ＶＲは主制御部により主制御パルス（２４ＶＵスイッチング素子制御信号）１９ａのオン時間の緩やかな拡大、又は制御用比較基準値の緩やかな上昇等によるソフトスタート制御が機能し、所定時間をかけて最終目標値まで到達するように制御される。一方、２４ＶＵについては、その巻線元出力がフォワード側であるという性格上、２４ＶＲがソフトアップ中もほぼ最終値に近い波高値をもった出力が巻線より供給され、その結果、いち早く最終目標値に到達してしまう。
【００４８】
図２１は、図２０のａ，ｂ，ｃのそれぞれの期間の２４ＶＵ制御信号の波形、主制御信号（２４ＶＲ制御信号）の波形、一次側スイッチング素子４の駆動電流の波形、コレクタ電圧の波形をそれぞれ示す図であり、同図の（１）は２４ＶＵ制御信号の波形、（２）は主制御信号（２４ＶＲ制御信号）の波形、（３）は一次側スイッチング素子４の駆動電流の波形、（４）はコレクタ電圧の波形である。
【００４９】
期間ａは２４ＶＲの立ち上がりの初期の様子を示している。主制御信号はソフトスタート機能により狭いオン期間をもったＰＷＭ信号でスタートしている。一方、２４ＶＵのの制御信号は２４ＶＵが目標値よりもずっと低いためにフォワード側オンの期間、完全オン状態となる（主制御信号とほぼ同一のＰＷＭ信号となる）。このとき、前述のように２４ＶＵのフォワード側巻線出力は既に最終値である。一次側の直流入力電圧の巻数比換算分（Ｖ24Uout）になっており、また、虹側出力コンデンサの充電電圧（２４ＶＵ（ｔ））が低いため、そのほとんどが平滑用インダクタンス（Ｌ24U）に印加され、大きな巻線出力電流（及びその大きな時間傾きα）を発生させることとなる。この二次側電流は巻数比に応じて一次側のスイッチング素子４の駆動電流となる。
【００５０】
期間ｂ，ｃと時間推移するごとに２４ＶＵの出力コンデンサの電圧は上昇し、当然、二次側の巻線出力電流は減少し、最終的には２４ＶＵの外部負荷がオンしない状態であればほぼ０となる。このとき、一次側電流は２４ＶＲのフライバックエネルギーを蓄積するためだけの駆動電流となる（高圧巻線の負荷電流は一般に極めて微小であるため無視してよい）。このときの一次側の電流増加の傾きは、ほぼ高圧トランス２０の一次インダクタンスと直流入力電圧で決まる値となる。ｂにおいては、その中間状態にある期間となる。
【００５１】
ここで、特にａの期間では、設計条件によっては一次側の駆動電流が、定常時（２４ＶＵの定格外部負荷電流が流れている状態）の最大値に比して、同等さらにはより大きくなってしまうことがあり、そのような場合には、一次側スイッチング素子４の駆動電流を検出して過電流保護をかけるような保護回路構成（図示省略）が実現できないか、又は保護レベルを定格負荷から期待されるものよりはるかに緩やかなものにせざるを得ない状況となる。
【００５２】
以上は主に上記問題点（１）に関して述べたが、次に、上記問題点（２）に関して図２２を用いて説明する。
【００５３】
図２２は、一次側のスイッチング素子４の駆動電流とコレクタ電圧の波形を起動時の３つの期間について模式的に示す図であり、同図の（１）は駆動電流の波形、（２）はコレクタ電圧の波形である。また、ａは主制御パルスが出力開始した直後の期間を示す。共振コンデンサに一次巻線の他端に印加された直流電圧が完全充電された状態から主制御パルスがスタートする。パルス幅は最も細い状態から開始するように制御される（ソフトスタート）が、共振コンデンサの充電負荷をスイッチング素子４がショートする形となるため、この期間、図示のように時間的には短いが非常に大きい電流が流れる。この期間は当然、ＬＣ共振を発生させるための十分なトランス駆動電流が流れておらず、フライバック波形が０ボルトまでは全く跳ね返ることができない。
【００５４】
その後、期間ｃのような完全な０ボルトスイッチによる電圧共振波形が得られるようになる前に、期間ｂのようにフライバック波形が徐々に成長しつつも、依然としてフライバックエネルギーが低く、正常な０ボルトスイッチが実現できない過渡期間を送る。この期間に２４ＶＵの充電電流が重畳されると、同図の上側のような一次側電流波形となり、共振コンデンサの残電圧をスイッチング素子４がショートする電流と二次側からの重畳電流が合わされ、大きな電流負荷をスイッチング素子４にかけることとなる。
【００５５】
他、主たる制御は、上述したように一次側の駆動電流が正から負に切り換わった瞬間を検出して、次のオン動作を開始するような制御アルゴルの場合、２４ＶＵの充電電流が正の方向として一次側に重畳される過渡期間には、フライバック共振波形が０ボルトまで振れ込むことを、より一層阻害する形となり、正常な０ボルトスイッチによる電圧共振制御状態への移行が一層遅れてしまうこととなる。
【００５６】
また、上記図２３に示す従来例においては、定電流出力ｉには出力電圧が小さく、負荷の抵抗分流れる電流に対して容量成分を充電する電流が総負荷電流の大部分を占める期間は、出力電圧はほぼ下記（２）式
（ｉ×ｔ）／ｃ…（２）
となり、定電流値に比例した傾きをもって時間と共に直線状に増加していく波形となる。また、並列にある抵抗成分ｒも含めて考えた場合は、最終出力に対する時間変化はｃｒを時定数とした｛１−ｅｘｐ（−ｔ／ｃｒ）｝で表わされる。その際、出力負荷の抵抗成分、容量成分の値によっては最終出力値に到達するのにかなりの時間を要する場合がある。例えば、付加容量を２００ｐｆ、負荷抵抗を５００ＭΩとした場合、ｃｒ時定数は、１００ｍｓ程度となり、最終値に対して更に近い割合の出力を得るためには当然それ以上の時間を要することとなる。
【００５７】
先に、負荷インピーダンスの測定は画像形成期間以外において実施すると述べたが、例えば、画像形成期間の前に負荷インピーダンスの測定を行う場合、複写動作の前処理シーケンスによっては、所謂ファーストコピータイムに負荷インピーダンス測定期間をそのまま追加して考慮しなければならない場合も考えられ、ユーザーに対してファーストコピーの速さを商品価値としてアピールするような装置の場合には、その様なレベルの処理時間も無視することができず、より速やかな測定方法が求められることとなる。
【００５８】
更に、図２４に示す従来例においては、外部負荷回路の抵抗値が何等かの原因で非常に高抵抗となった場合、例えば、高圧電源ユニットの出力から外部負荷への給電経路に不良が発生した場合や、何等かの目的で接続ケーブルが外された場合等には、負荷電流が流れないために、定電流制御ループが回路ユニットの持つ最大能力まで高圧トランスの入力電圧を上昇させる、もしくはオンタイムを増加させることになり、通常の負荷において求められる最高出力を大きく越えて出力してしまうこととなる。
【００５９】
本発明は上記従来技術の有する問題点を解消するためになされたもので、その第１の目的とするところは、可能な限り迅速に負荷への出力を定常状態にすることができる電源回路を提供することである。
【００６０】
また、本発明の第２の目的とするところは、負荷に印加される電圧が過大になることを防止することができる電源回路を提供することである。
【００６１】
また、本発明の第３の目的とするところは、トランスの一時側に大きな電流が流れてしまうことを防止することができる電源回路を提供することである。
【００６２】
【課題を解決するための手段】
上記第１の目的を達成するために本発明の請求項１記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段とを有する電源回路において、前記出力電圧制御手段による定電流制御の開始後所定期間は目標出力電流制御値より大きい出力電流制御値を設定する出力電流制御値設定手段と、前記出力電流制御値設定手段により設定された出力電流制御値での制御開始から一定時間後に設定された前記出力電流制御値を前記目標出力電流値に再設定する出力電流制御値再設定手段とを具備したことを特徴とするものである。
【００６５】
また、上記第１の目的を達成するために本発明の請求項２記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する定電流制御手段と、前記出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段からの出力に基づいて前記変圧器の入力電圧または駆動ＰＷＭのオン時間もしくはオンデューティを制御して出力電圧が所定値となるように制御する出力電圧制御手段とを有する電源回路において、前記出力電圧制御手段の起動／停止を制御する起動／停止制御手段と、所定の出力電流制御値を設定する出力電流制御値設定手段とを具備し、所望の電圧が得られるように初めに前記起動／停止制御手段により前記出力電圧制御手段を起動させ、前記出力電圧検出手段により検出される電圧が前記所望の電圧に到達した後、前記起動／停止制御手段により前記出力電圧制御手段の動作を停止させると共に、出力電流制御値設定手段により目標出力電流制御値を設定し、前記定電流制御手段により定電流制御を開始することを特徴とするものである。
【００６７】
また、上記第２の目的を達成するために本発明の請求項３記載の電源回路は、負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段と、前記負荷電流を検出する負荷電流検出手段とを有する電源回路において、前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、前記出力電圧制御手段の動作を停止または中断するように制御する出力動作制御手段を具備したことを特徴とするものである。
【００６８】
また、上記第２の目的を達成するために本発明の請求項４記載の電源回路は、請求項３記載の電源回路において、前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、その旨を電源回路の動作を指示する外部装置に通知する通知手段を具備したことを特徴とするものである。
【００７０】
また、上記第３の目的を達成するために本発明の請求項５記載の電源回路は、一端を所定の直流電圧入力とし且つ他端を所定状態にオン／オフ動作させる一次巻線と前記一次巻線のオフ時にエネルギーを取り出す少なくとも１つフライバック巻線と前記一次巻線のオン時にエネルギーを取り出す少なくとも１つのフォワード巻線と前記一次巻線のオフ時及びオン時の全周期に亘ってエネルギーを取り出す高圧出力巻線とを含むトランスと、前記フライバック巻線の整流出力電圧を検出する電圧検出手段と、該電圧検出手段の検出結果により前記一次巻線のオン動作時間を制御し且つ前記フライバック巻線の整流出力電圧を所定値に制御する主制御手段と、前記フォワード巻線の出力の整流平滑電圧を比較用基準電圧と比較し、前記フォワード巻線に設けられたスイッチング素子を制御することにより前記整流平滑電圧を目標値に制御する副制御手段とを有する電源回路において、前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで前記フォワード巻線の出力の１サイクル中の導通時間を所定値以下に抑制することにより、前記主制御手段が正常な制御状態になった後に前記フォワード巻線の出力の整流平滑電圧をオン / オフ制御可能とするように制御することを特徴とするものである。
【００７１】
また、上記第３の目的を達成するために本発明の請求項６記載の電源回路は、請求項５記載の電源回路において、前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えると前記比較用基準電圧を徐々に増加させることを特徴とするものである。
【００７２】
また、上記第３の目的を達成するために本発明の請求項７記載の電源回路は、請求項５記載の電源回路において、前記副制御手段は、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を所定のパターン信号と比較する比較手段を有し、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を制限することを特徴とするものである。
【００７５】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図１７に基づき説明する。
【００７６】
（第１の実施の形態）
まず、本発明の第１の実施の形態を図１〜図３に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００７７】
図１は、本発明の第１の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図中、１０１は定電圧制御回路で、制御用比較電圧生成回路１０２、比較器１０３、フィルター回路１０４を有している。
【００７８】
制御用比較電圧生成回路１０２は、ツェナーダイオード１０５、トランジスタ１０６，１０７、基準電圧発生素子１０８、コンデンサ１０９，１１０、抵抗１１１，１１２，１１３，１１４，１１５を有している。尚、１０１ａは２４ＶＵ用スイッチング素子１４の駆動信号出力部、１０１ｂは２４ＶＵ平滑出力検出信号入力部である。
【００７９】
ツェナーダイオード１０５は、２４ＶＲの電圧を検出するための素子で、本実施の形態ではオン電圧を１６ボルト（Ｖ）とする。電源起動時、主制御対象であるフライバック出力（以下、２４ＶＲと称する）が１６Ｖを越えたところで、ツェナーダイオード１０５がオンし、後段のトランジスタ１０６，１０７をオンさせる。この結果、基準電圧発生素子１０８に電圧が供給され、２４ＶＵの定電圧制御用比較電圧１１６が後段の比較器１０３に送られ、また、この比較器１０３には２４ＶＵ平滑出力検出入力部１０１ｂを介して２４ＶＵ平滑出力検出信号が送られる。そして、この比較器１０３により２４ＶＵの定電圧制御用比較電圧１１６と２４ＶＵ平滑出力検出信号とが比較される。ここで、比較電圧１１６の出力部には所定の時定数回路が構成されており、所定の傾きを持ってソフトアップすることとなる。
【００８０】
この様子を図２に示し、同図の（１）は２４ＶＲの出力、（２）は２４ＶＵの出力を示す。上述したように２４ＶＵの比較電圧値がソフトアップするため、２４ＶＵの出力電圧値も定電圧制御によって同型のソフトアップとなる。図２中、ａ，ｂ，ｃの各期間の主制御ループのＰＷＭ信号、２４ＶＵの導通制御信号（２４ＶＵ用スイッチング素子１４の駆動信号）及び一次側スイッチング素子４の駆動電流の出力タイミングを図３に示す。同図の（１）は２４ＶＵの導通制御信号、（２）は主制御ループのＰＷＭ信号、（３）は一次側スイッチング素子の駆動電流である。
【００８１】
２４ＶＲを制御するための主制御信号ＭＰＷＭは期間ａ，ｂ，ｃと時間推移するのに伴って目標電圧値がソフトアップされるため徐々にオンデューティが増加していく。一方、２４ＶＵの導通制御信号は上述したように２４ＶＲが１６Ｖを越えたところから制御電圧値がソフトアップするという違いはあるが、やはり期間ａ，ｂ，ｃと時間推移するのに伴って徐々にオンデューティが増加していく。これにより、２４ＶＵの出力電圧が低く、２４ＶＵの巻線出力電流及びその時間上昇率が大きくなる期間ａでも、２４ＶＵの導通制御素子であるスイッチング素子１４のオン期間は短く絞られているために、一次側の最大ピーク電流は所定値以下に押さえられる。図３において、一次側スイッチング素子４の駆動電流に２つの傾きがあるのは、２４ＶＲのフライバックエネルギー用の駆動信号のみ流れている期間と、２４ＶＵの導通制御素子であるスイッチング素子１４がオンし、２４ＶＵの出力平滑コンデンサ１７への充電電流分が重畳される期間があるためである。２４ＶＵの出力平滑コンデンサ１７への充電電流の傾きは、２４ＶＵの電圧が大きくなるのに伴って小さくなり、最終的にはほぼ０となるため（２４ＶＵの外部負荷９がオンしていない期間内の説明であり、もちろん、外部負荷９がオンすれば、その電流分が重畳される）、２４ＶＲの駆動電流のみとなる。
【００８２】
以上のように、本実施の形態に係る電源回路によれば、２４ＶＵの制御用比較電圧値を、２４ＶＲを監視して所定値以上になったところからソフトアップスタートするようにすることで、常に主制御ループが正常な制御状態に入ったところからフォワード巻線２３の制御を開始することができ、また、フォワード巻線２３の起動時の大きな充電電流値をソフトアップすることができ、一次側駆動電流の電流負荷を軽減することができる。
【００８３】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図４及び図５に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００８４】
上述した第１の実施の形態では２４ＶＵの制御用比較電圧をソフトアップさせることが特徴の１つであったが、本実施の形態では、目標電圧値と検出電圧値との比較結果に対して、所定の条件下で二次側フォワード巻線３２の最大導通期間を制限できるようにしたことを特徴とするものである。
【００８５】
図４は、本発明の第２の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図において、４０１は定電圧制御回路で、スライスレベルの制限回路４０２、三角波生成回路４０３、比較器４０４，４０５、抵抗４０６，４０７，４０８を有している。尚、４０１ａは２４ＶＵ用スイッチング素子１４の駆動信号出力部、４０１ｂは２４ＶＵ平滑出力検出信号入力部、４０１ｃはスイッチング素子４の駆動信号入力部である。
【００８６】
三角波生成回路４０３は、スイッチング素子４の駆動信号入力部４０１ｃから入力する一次側フライバック波形のゼロクロスタイミング信号を基準にして図５に示すような位相で三角波を生成する。図５の（１）はトランスの一次側の信号、（２）はスイッチング素子４のベースに入る駆動信号、（３）は三角波生成回路４０３により生成された三角波、（４）は２４ＶＵ用スイッチング素子１４の駆動信号出力部４０１ａから出力する駆動信号である。
【００８７】
比較器４０４は、比較電圧と２４ＶＵ平滑出力検出信号入力部４０１ｂを介して入力する検出電圧とを比較する。比較器４０５は、三角波生成回路４０３の出力と比較器４０４の出力とを比較し、２４ＶＵ巻線の導通制御用ＰＷＭ信号（２４ＶＵ用スイッチング素子１４の駆動信号）を生成する。定常状態においては、比較器４０４の出力は、所定のアナログレベルに安定し、三角波をスライスし、２４ＶＵ巻線の導通制御用ＰＷＭ信号を発生させる。
【００８８】
次に、本実施の形態の特徴である制限回路４０２がどのように機能するかを説明する。
【００８９】
制限回路４０２は、ツェナーダイオード４０９、トランジスタ４１０、ダイオード４１１、コンデンサ４１２、抵抗４１３，４１４，４１５，４１６，４１７を有している。ツェナーダイオード４０９は、２４ＶＲの電圧をモニターするための素子で、本実施の形態では１６Ｖとする。２４ＶＲが１６Ｖ以下のレベルではトランジスタ４１０はオフとなり、時定数回路のコンデンサ４１２には５Ｖの電圧が充電されている。この状態では、２４ＶＵの電圧が立ち上がる前で、比較電圧と検出電圧との比較結果がＬに張り付いた状態であっても比較器４０４の出力抵抗４０６と時定数回路の出力抵抗４１６及びダイオード４１１の順電圧のバランスにより、２４ＶＵの巻線出力の導通期間を０もしくは所定値以下になるようにスライスレベルを強制的に規定するような機能を実現する。
【００９０】
この様子を表わす図が図５であり、比較器４０４のみの上述した第１の実施の形態の場合のスライスレベルがｂであり、本実施の形態をの場合のスライスレベルがａである。
【００９１】
ここで、２４ＶＲが起動し、１６Ｖを超えたところでトランジスタ４１０がオンし、時定数回路の出力レベルを漸次下げていく比較器４０４からの出力電圧以下となったところで、制限回路４０２の動作は終了する。時定数回路は２４ＶＵの立ち上がり速度を考慮にいれ、適切な時定数を設定する。
【００９２】
以上により、上述した第１の実施の形態の図３と同様に、２４ＶＲの起動状態と連係し、フォワード巻線２３の導通角が所定のソフトアップを行うようにすることができる。
【００９３】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図６に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００９４】
本実施例の特徴は、スライスレベルの制限回路において監視する電圧を２４ＶＵ自身にしたことである。
【００９５】
図６は、本発明の第３の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図であり、同図において、上述した第２の実施の形態における図４と同一構成部分には同一符号が付してある。図６において図４と異なる点は、制限回路の構成である。即ち、本実施の形態における制限回路６０１は、監視する電圧を２４ＶＵ自身にしたことにより、２４ＶＵが所定値以下の場合はスライスレベルを強制的にシフトさせ、２４ＶＵ巻線の導通角を起動時には所定の時間に制限することができる。
【００９６】
本実施の形態の場合は、第２の実施の形態の場合に比べて時定数回路の時定数設計が容易であるという利点がある。つまり、本実施の形態では２４ＶＵの立ち上がり時間によらず、２４ＶＵ自身が所定値まで上昇するまでは強制的に２４ＶＵ巻線の導通角を所定値以下に制限するため、電源ユニットへの入力電圧（例えば、商用ＡＣ電源電圧）の大きさ、２４ＶＵの外部負荷の容量の大きさ、また、起動中にも外部負荷がオンする場合には、その負荷電流値の大きさ等の差による実際の２４ＶＵの立ち上がり速度差を考慮に入れる必要がなくなる。
【００９７】
（第４の実施の形態）
次に、本発明の第４の実施の形態を図７に基づき説明する。尚、本実施の形態に係る電源回路の定電圧制御回路を除く基本的な構成は、上述した従来の図１８に示す構成と同一であるから、同図を流用して説明する。
【００９８】
本実施例の特徴は、スライスレベルの制限回路において、スライスレベル制限機能のオン／オフを主制御部９から入力するようにしたことである。
【００９９】
図７は、本発明の第４の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図であり、同図において、上述した第３の実施の形態における図６と同一構成部分には同一符号が付してある。本実施の形態における制限回路７０１は、図６の制限回路６０１の構成からツェナーダイオード４０９及び抵抗４１４を削除したもので、スライスレベル制限機能のオン／オフが主制御部９から入力される。主制御部９は、２４ＶＲの制御を行っており、２４ＶＲの制御状態（オン、オフ、起動中等）認識できるので、例えば、２４ＶＲが所定の電圧になった後、所定時間経過後、制限回路７０１の機能を抑制する等の処理が可能である。
【０１００】
（第５の実施の形態）
次に、本発明の第５の実施の形態を図８〜図１０に基づき説明する。
【０１０１】
図８は、本発明の第５の実施の形態に係る電源回路の構成を示すブロック図である。同図において、上述した従来の図２３と同一構成部分には同一符号が付してある。図８において、図２３と異なる点は、図２３の構成に定電流設定値切換回路８０１を付加し、定電流制御回路の電流設定値を定電流設定値切換回路８０１を通して、電源コントローラ６７より２段階に設定可能としたことである。定電流設定値切換回路８０１は、トランジスタ８０２、抵抗８０３，８０４，８０５を有している。
【０１０２】
次に、本実施の形態に係る電源回路の動作を図８、図９及び図１０を用いて説明する。図９は、本実施の形態に係る電源回路の動作制御手順を示すフローチャート、図１０は、本実施の形態に係る電源回路の動作概要を示すための出力電圧の時間変化を示す曲線図である。図１０の例では、定電流制御回路による負荷容量に対する充電速度を主たる議論の中心とするために、電圧立ち上がり波形は、起動後の適当期間を直線的に表わし、その後、ｅｘｐに近い曲線で近似したもので考える。
【０１０３】
まず、外部コントローラより負荷抵抗測定開始命令を受け取る。すると、定電流制御回路の電流設定値を最終目標電流Ｉ1よりも２倍大きいＩ0に設定する（ステップＳ９０１）。本実施の形態では電源コントローラ６７が定電流設定値切換回路８０１のトランジスタ８０２をオンする信号を出力することに対応する。その後、発振回路３８に対してオン信号を出力し、高圧出力を開始する（ステップＳ９０２）。このとき、出力電圧は図１０のａのように、最終目標Ｉ1でスタートさせた場合の立ち上がりｂより２倍の傾きで出力電圧を上昇させる。
【０１０４】
次いでステップＳ９０３で電源コントローラ６７では、出力開始後の経過時間を計測し、その計測結果に基づいて予め決められた時間ｔ１が経過したか否かを経過するまで判断する（ステップＳ９０３）。そして、予め決められた時間ｔ１が経過したところで、定電流設定値をＩ1に切り換え設定する（ステップＳ９０４）。最終的な出力電圧は、最終的な出力定電流値と負荷の抵抗成分の変動が通常ある範囲内の中で変動すると考えて良く、本実施の形態では図１０のＶａからＶｂまでと想定する。
【０１０５】
今、最終出力電圧がＶａとなるような負荷を考えると、切り換えたときの出力電圧値Ｖｃｈからは電圧の傾きが１／２程度に落ちて上昇が始まり、ゆっくりと曲線を描きつつ、最終値に到達していく。そして、出力開始後の経過時間計測結果に基づいて予め決められた時間ｔ２が経過したか否かを経過するまで判断する（ステップＳ９０５）。そして、予め決められた時間ｔ２が経過したところで、検出巻線出力が取り込まれ（ステップＳ９０６）、画像域最高定電圧値が計算された後、本処理動作を終了する。これにより、ほぼ負荷容量は完全に充電され、出力電圧は、ほぼ一定となる。
【０１０６】
初めの定電流値をＩ0とした場合とＩ1とした場合とでＶｃｈを得るために必要な期間は、約２倍程度の差が生じるため、最終電圧値を得るための時間は、本実施の形態においては、概ねｔ１程度短縮することが可能となる。
【０１０７】
最終出力がＶｂとなるような負荷の場合には、切り換え後に図１０のｃのような直線になり、このときは電圧変化の時定数に高圧トランス３０内部のブリーダ抵抗の放電部分が加味されて、より速い応答となり、すばやく最終値に到達する。
【０１０８】
（第６の実施の形態）
次に、本発明の第６の実施の形態を図１１及び図１２に基づき説明する。尚、本実施の形態に係る電源回路の基本的な構成は、上述した第５の実施の形態の図８と同一であるから、同図を流用して説明する。
【０１０９】
図１１は、本実施の形態に係る電源回路の動作制御手順を示すフローチャート、図１２は、本実施の形態に係る電源回路の動作概要を示すための出力電圧の時間変化を示す曲線図である。
【０１１０】
まず、外部コントローラより負荷抵抗測定開始命令を受け取る。すると、図１１において、まず、電源回路は定電圧値をＶｂに設定し（ステップＳ１１０１）、出力電圧をＶｂ一定とするような定電圧制御モードによる制御を開始する。その後、発振回路３８に対してオン信号を出力し（ステップＳ１１０２）、出力電圧Ｖｂに対応した検出巻線電圧が得られるように、逐次検出巻線出力を取り込み（ステップＳ１１０３）、整流平滑回路６８を通してＡ／Ｄ入力し、出力電圧がＶｂになったか否かを、Ｖｂになるまで判断する（ステップＳ１１０４）。その判断結果に基づいて定電圧制御回路５２からの出力電圧のレベルを出力ポートのオン／オフ率を切り換えることにより実現する。子のとき、回路動作は、負荷電流に無関係に、目標電圧値に向かって電源回路がもつ最大の出力能力で出力電圧を上昇させていくと考えて良い。そして、出力電圧がＶｂなったところで、定電流設定値をＩ1に切り換え設定し（ステップＳ１１０５）、電源回路を定電流モードに切り換えるべく、定電圧制御回路５２の出力をオフ（０ボルト）とする。すると、Ｖｂから目的の定電流値を得るべく定電流制御ループが機能し、上述した第５の実施の形態における図９のステップＳ９０５〜ステップＳ９０７までと同様の後処理を行う（ステップＳ１１０６）。
【０１１１】
本実施の形態に係る電源回路によれば、Ｖｂまでは電源回路がもつ最大出力能力により、出力電圧を上昇させるため、切り換え前の電圧上昇を最速とすることができる。Ｖｂとしては通常の負荷変動域のうち最も低い抵抗値に対して、所望の定電流をかけた電圧を設定することによって、過渡的な電圧オーバーシュートを非常に小さくできる。
【０１１２】
（第７の実施の形態）
次に、本発明の第７の実施の形態を図１３及び図１４に基づき説明する。図１３は、本発明の第７の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【０１１３】
図１３において、１３０１は外部制御ユニットから電源回路内に高圧の出力オン／オフを指令する外部信号で、本図ではＥＸ−ＯＮ＊と表わし、Ｈ（ハイレベル）で出力オフ、Ｌ（ローレベル）で出力オンを命令するものと論理規定する。１３０２はＥＸ−ＯＮ＊信号を受けて、高圧回路の動作を実際にオン／オフさせる内部信号で、ＩＮ−ＯＮ＊と表わし、Ｈ（ハイレベル）で出力オフ、Ｌ（ローレベル）で出力オンを命令するものと論理規定する。１３０３は第１タイマーで、ＥＸ−ＯＮ＊がＬとなったことを受け、ＩＮ−ＯＮ＊がＬになった時刻から所定の時間、内部オン＊をＬにさせるために時間を計測する。この第１タイマー１３０３は、トランジスタ１３０３ａ、１３０３ｂ、１３０３ｃ、コンデンサ１３０３ｄ、１３０３ｅ、抵抗１３０３ｆ、１３０３ｇを有している。
【０１１４】
また、図１３において、１３０４は第２のタイマーで、第１タイマー１３０３により所定時間、ＩＮ−ＯＮ＊がＬになった後、負荷電流検出手段から負荷電流が所定値しか流れていないことを検知した際に、所定の時間ＩＮ−ＯＮ＊をＨにさせるものである。この第２のタイマー１３０４は、トランジスタ１３０４ａ、１３０４ｂ、１３０４ｃ、コンデンサ１３０４ｄ、１３０４ｅ、抵抗１３０４ｆ、１３０４ｇ、１３０４ｈを有している。
【０１１５】
また、図１３において、１３０５は第１タイマー１３０３をスタートさせる信号（Ｔ１−Ｓ）、１３０６は第１タイマー１３０３の計測結果信号（Ｔ１−Ｑ）、１３０７は第２タイマー１３０４をスタートさせる信号（Ｔ２−Ｓ）、１３０８は第２タイマー１３０４の計測結果信号（Ｔ２−Ｑ）、１３０９は第１タイマー１３０３及び第２タイマー１３０４の時間計測動作をリセットさせる信号（ＲＥＳＥＴ）、１３１０は負荷電流検出手段からの出力信号（Ｖｄｅｔ）で、本実施の形態では上述した従来例の図２４に示したような電圧−電流特性を持つものを想定する。１３１１は負荷電流が所定値以下か、以上かを判別するための電圧判別手段で、本実施の形態では２．４Ｖにてオンするツェナーダイオードである。
【０１１６】
また、図１３において、１３１２、１３１３、１３１４、１３１５はトランジスタ、１３１６、１３１７はダイオード、１３１８、１３１９、１３２０は抵抗である。
【０１１７】
図１４は、図１３における各信号の出力タイミングを示すタイムチャートである。同図の（ａ）はＥＸ−ＯＮ＊、（ｂ）はＴ１−Ｓ（ＩＮ−ＯＮ＊）、（ｃ）はＴ１−Ｑ、（ｄ）はＴ２−Ｓ、（ｅ）はＴ２−Ｑ、（ｆ）はＶｄｅｔをそれぞれ示す。
【０１１８】
次に、上記構成の電源回路における出力制限回路の動作を、図１３及び図１４を用いて説明する。
【０１１９】
まず、外部制御信号ＥＸ−ＯＮ＊がＨで、高圧出力オフの定常状態を考える。ＥＸ−ＯＮ＊＝Ｈのため、ＲＥＳＥＴ＝Ｈとなり、第１タイマー１３０３及び第２タイマー１３０４は共にリセット状態となり、Ｔ１−Ｑ、Ｔ２−Ｑは共にオープン状態となる。ＩＮ−ＯＮ＊はもちろんＨとなり、高圧出力はオフ状態となる。
【０１２０】
次に、負荷電流値が設定され（図１４のタイムチャートには図示せず）、その後、ＥＸ−ＯＮ＊がＬになった場合を考える。ＥＸ−ＯＮ＊＝Ｌになったことを受け、両タイマー１３０３，１３０４へのＲＥＳＥＴはＬとなり、リセット状態は解放される。そして、ＩＮ−ＯＮ＊＝Ｌとなり、高圧出力回路が所定の負荷電流が得られるまで出力電圧を上昇させる動作を開始する。これと同時にＴ１−ＳはＬになり、これをトリガーに第１タイマー１３０３がＩＮ−ＯＮ＊＝Ｌの時間計測を開始する。
【０１２１】
第１タイマー１３０３がタイムアップするとＴ１−Ｑ＝Ｌとなり、このとき、もし負荷電流が所定値以上流れていない場合（本実施の形態ではＶｄｅｔが約３Ｖ以下になっていない場合）、これを受けて電圧検出手段が１３１１が導通し、２段のトランジスタ１３１４，１３１５をオンさせる。これを受けてＩＮ−ＯＮ＊の前段のトランジスタ１３１３のベース入力をダイオード１３１７を介してＬにし、ＩＮ−ＯＮ＊を強制的にＨに戻し、高圧出力動作を中断させる。また、これと同時に第２タイマー１３０４のＴ２−ＳがＬになり、高圧出力を中断させる時間の計測を開始させる。
【０１２２】
第２タイマー１３０４がタイムアップするとＴ２−ＱがＬになり、ＩＮ−ＯＮ＊を再びＬにし、高圧出力をオンさせると共に、Ｔ１−ＳがＬになり、これをトリガーに第１タイマー１３０３がＩＮ−ＯＮ＊＝Ｌの時間計測を開始する。負荷ケーブルが抜かれる等、何等かの理由で負荷抵抗が所定値以上の値になっている状態では、外部制御信号ＥＸ−ＯＮ＊がＬである間、以上の動作を繰り返すこととなる。通常の負荷が正常に接続された場合、負荷電流検出手段からの出力が所定値以下となり、電圧判別手段１３１１がオフとなり、高圧出力動作の中断シーケンスは回避される。また、外部制御信号ＥＸ−ＯＮ＊がＨとなった場合には初期状態に戻り、高圧出力オフとなる。
【０１２３】
以上のように、本実施の形態に係る電源回路によって、負荷ケーブルの引き抜き等により負荷抵抗の値が通常の値に比して非常に大きくなった場合には、出力動作を電源回路内で独立に間欠動作とすることができる。
【０１２４】
（第８の実施の形態）
次に、本発明の第８の実施の形態を図１５及び図１６に基づき説明する。本実施の形態に係る電源回路は、他の機能ブロック、例えば低圧電源回路、蛍光灯インバータ回路、ヒータ制御回路等を含み、それらの複雑なシーケンス制御を行う必要がある場合等に適用される。
【０１２５】
図１５は、本発明の第８の実施の形態に係る電源回路の構成を示すブロック図であり、同図において、１５０１は電源回路で、電源制御用マイクロコンピュータ（以下、電源コントローラと称する）１５０２、高圧生成ブロック１５０３を有している。電源コントローラ１５０２は、電源回路１５０１全体の制御を行う。高圧生成ブロック１５０３は、電源コントローラ１５０２のＤ／Ａポートから出力される出力負荷電流設定信号（情報）１５０４及び内部出力オン信号（ＩＮ−ＯＮ＊）１５０５を受け、高圧生成動作を行う。高圧生成ブロック１５０３から電源コントローラ１５０２のＡ／Ｄポートに負荷電流検出手段からの出力電圧Ｖｄｅｔが取り込まれる。また、電源コントローラ１５０２には外部制御ユニット１５０７が接続され、該外部制御ユニット１５０７から電源コントローラ１５０２に負荷電流の設定情報１５０８や出力オン信号（ＥＸ−ＯＮ＊）／出力オフ信号１５０９が送られる。
【０１２６】
次に、本実施の形態に係る電源回路における電源コントローラ１５０２の動作を、図１６のフローチャートに基づき説明する。
【０１２７】
まず、外部制御ユニット１５０７から通信により（プロトコルその他の詳細構成は各種考えられるので、ここではとくに言及しない）、電源コントローラ１５０２に対して負荷電流の設定信号１５０４及び内部出力オン信号（ＩＮ−ＯＮ＊）１５０５が伝えられる。これを受けて高圧生成ブロック１５０３に対して電源コントローラ１５０２のＤ／Ａポートから対応する負荷電流制御用目標電圧１５０４が設定される（ステップＳ１６０１及びステップＳ１６０２）。
【０１２８】
本実施の形態では、「Ｄ／Ａポートより」と記述したが、例えば、所定の周波数及びデューティを持つＰＷＭ（パルス幅変調）信号を出力ポートより出力し、これをローパスフィルタに通し、アナログ電圧を得ること等の方法も考えられる。
【０１２９】
次に、高圧生成ブロック１５０３に対して出力動作のオンを伝える内部出力オン信号（ＩＮ−ＯＮ＊）＝Ｌが出力される（ステップＳ１６０３）。以上により高圧生成ブロック１５０３は負荷電流が所定値となるべく、出力電圧を上昇させる。その後、電源コントローラ１５０２内での時間管理によって、所定時間が経過したか否かを経過するまで判別する（ステップＳ１６０４）。後、負荷電流検出手段からの出力電圧Ｖｄｅｔを電源コントローラ１５０２のＡ／Ｄポートより取り込み、負荷電流Ｉｄが所定値ＩＤ以上になっているか否か判別する（ステップＳ１６０５）。そして、負荷電流Ｉｄ＞ＩＤの場合は、出力オフ信号を外部制御ユニット１５０７から受信したか否かを判別し（、受信した場合には、内部出力オン信号（ＩＮ−ＯＮ＊）をオフとして高圧出力動作を終了する。また、出力オフ信号を外部制御ユニット１５０７から受信しない場合には、再び所定時間経過後、負荷電流の判別を行うために、先のステップＳ１６０３における内部出力オン信号（ＩＮ−ＯＮ＊）＝オンのシーケンスに戻る。
【０１３０】
一方、前記負荷電流Ｉｄ＜ＩＤの場合は、内部出力オン信号（ＩＮ−ＯＮ＊）を所定時間の間一旦オフした後（ステップＳ１６０８）、同様に外部制御ユニット１５０７から出力オフ信号を受信したか否かの判別シーンスに入り、電源コントローラ１５０２内での時間管理によって、所定時間が経過したか否かを経過するまで判別する（ステップＳ１６０９）。その後、同様に外部制御ユニット１５０７から出力オフ命令信号を受信したか否かの判別シーケンスに入り、上記と同様な手順を踏むものである。
【０１６２】
（第９の実施の形態）
次に、本発明の第９の実施の形態を図１７に基づき説明する。図１７は、本発明の第９の実施の形態に係る電源回路の構成を示すブロック図であり、同図において、１７０１は電源回路で、トランジスタ１７０２、ツェナーダイオード１７０３、抵抗１７０４，１７０５，１７０６，１７０７，１７０８，１７０９、コンデンサ１７１０，１７１１を有している。そして、外部制御ユニット１７１２から電流設定ＰＷＭ（パルス幅変調）信号１７１３、及び外部オン信号（ＥＸ−ＯＮ＊）１７１４が電源回路１７０１に入力される。また、電源回路１７０１から電流オン／オフ検知信号１７１５が入力される。
【０１６３】
本実施の形態に係る電源回路１７０１は、電源回路１７０１側に上述した第８の実施の形態で述べたような電源コントローラを具備しないような構成の場合に効果的である。
【０１６４】
次に、本実施の形態に係る電源回路１７０１の動作を説明する。
【０１６５】
まず、外部制御ユニット１７１２より電源コントローラに対して負荷電流の設定情報が伝えられる。本実施の形態では、電源回路１７０１に対して所定の周波数及びデューティを持つＰＷＭ（パルス幅変調）信号を外部制御ユニット１７１２の出力ポートから出力し、これをローパスフィルタを用いてフィルタリングしてアナログ電圧を得る構成例を示している。次に、出力動作のオンを伝えるＥＸ−ＯＮ＊＝Ｌが出力される。以上によって、電源回路は負荷電流が所定値となるべく出力電圧を上昇させる。
【０１６６】
その後、外部制御ユニット１７１２での時間管理によって、所定時間が経過した後、負荷電流検出手段からの出力を読み込み、負荷電流ＩＤが所定値ＩＤ以上になっているか否かを判別する。
【０１６７】
Ｉｄ＜ＩＤの場合、ＥＸ−ＯＮ＊をＨとして高圧出力動作を一旦中断させる。その後、必要に応じて同じ手順で出力命令を出し、所定時間経過後、負荷電流をチェックするシーケンスを繰り返す。更に、必要であれば、最大繰り返し回数を設定し、所定回数、再出力命令を発行しても負荷電流が所定値以上を示さない場合は、高圧負荷以上として、装置としてのエラー処理に移行する等の処置も外部制御ユニット１７１２のシーケンス構成により可能である。また、Ｉｄ＞ＩＤの場合は、出力中断手順をスキップする。
【０１６８】
以上のように本実施の形態に係る電源回路１７０１によれば、電源回路１７０１にマイクロコンピュータ等の電源コントローラが具備されていない場合にも、負荷電流値の判別結果のみをシーケンス制御手段を利用し、出力動作を間欠動作させるか、または出力動作を強制的に終了させ、装置としてのエラーシーケンス々移行する等の高度の保護処理が可能である。
【０１６９】
【発明の効果】
以上詳述したように本発明の請求項１及び２に記載の電源回路によれば、可能な限り迅速に負荷への出力を定常状態にすることができる。
【０１７０】
また、本発明の請求項３及び４に記載の電源回路によれば、負荷に印加される電圧が過大になることを防止することができる。
【０１７１】
更に、本発明の請求項５乃至７に記載の電源回路によれば、トランスの一時側に大きな電流が流れてしまうことを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図２】同実施の形態に係る電源回路における信号出力状態を示す図である。
【図３】同実施の形態に係る電源回路における各信号及び駆動電流の出力タイミングを示す図である。
【図４】本発明の第２の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図５】図４に示す定電圧制御回路における各信号波形を示す図である。
【図６】本発明の第３の実施の形態に係る電源回路における定電圧制御回路の構成を示すブロック図である。
【図７】本発明の第４の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【図８】本発明の第５の実施の形態に係る電源回路の構成を示すブロック図である。
【図９】同実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１０】同実施の形態に係る電源回路の動作概要を示す図である。
【図１１】本発明の第６の実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１２】同実施の形態に係る電源回路の動作概要を示す図である。
【図１３】本発明の第７の実施の形態に係る電源回路における出力制限回路の構成を示すブロック図である。
【図１４】同実施の形態に係る電源回路における各信号の出力タイミングを示す図である。
【図１５】本発明の第８の実施の形態に係る電源回路の構成を示すブロック図である。
【図１６】同実施の形態に係る電源回路の動作制御手順を示すフローチャートである。
【図１７】本発明の第９の実施の形態に係る電源回路の構成を示すブロック図である。
【図１８】従来の電源回路の構成を示すブロック図である。
【図１９】図１８に示す従来の電源回路における定常時の主要な動作波形を示す図である。
【図２０】図１８に示す従来の電源回路における電圧立ち上がり波形を示す図である。
【図２１】図２０のａ〜ｃの各期間における各信号波形を示す図である。
【図２２】図１８に示す従来の電源回路における一次側スイッチング素子の波形を示す図である。
【図２３】図１８と異なる従来の電源回路の構成を示すブロック図である。
【図２４】図１８及び図２３と異なる従来の電源回路の構成を示すブロック図である。
【図２５】図２４に示す従来の電源回路における負荷検出回路の電流電圧特性を示す図である。
【符号の説明】
１ 商用ＡＣ電源
２ 整流ブリッジ
３ 第１の平滑コンデンサ
４ 第１のスイッチング素子
５ 共振コンデンサ
６ クランプダイオード
７ カレントランス
８ ドライブトランス
９ 主制御部
１０ 第１のダイオード
１１ 第２の平滑コンデンサ
１２ 電圧検出抵抗
１３ 第２のダイオード
１４ 第２のスイッチング素子
１５ フライホイールダイオード
１６ 整流用インダクタンス
１７ 第３の平滑コンデンサ
１８ 出力検出抵抗
１９ 副制御部
２０ 複合型トランス
２１ 一次巻線
２２ 低圧用フライバック巻線
２３ 低圧用フォワード巻線
２４ 高圧用巻線
２５ 高圧用巻線
２６ 第３のダイオード
２７ 第４の平滑コンデンサ
２８ 第４のダイオード
２９ 第５の平滑コンデンサ
３０ 高圧トランス
３１ 出力巻線
３２ 入力巻線
３３ 検出巻線
３４ 高耐圧整流ダイオード
３５ ブリーダ抵抗
３６ フォロワトランジスタ
３７ 平滑コンデンサ
３８ 発信器
３９ スイッチングトランジスタ
４０ 共振コンデンサ
４１ クランプダイオード
４２ 出力（シリーズ）抵抗
４３ 負荷電流検出回路
４４ 抵抗
４５ 抵抗
４６ コンデンサ
４７ バッファ回路
４８ 演算増幅器
４９ 制御目標設定電圧
５０ フィルター回路
５１ ダイオード
５２ 定電圧制御ブロック
５３ トランジスタ
５４ トランジスタ
５５ ダイオード
５６ 抵抗
５７ 抵抗
５８ 抵抗
５９ 抵抗
６０ 抵抗
６１ 抵抗
６２ コンデンサ
６３ 高圧電源回路
６４ 外部負荷
６５ 抵抗
６６ コンデンサ
６７ 電源コントローラ
６８ 整流平滑回路
６９ ダイオード
７０ 抵抗
７１ 抵抗
７２ 抵抗
７３ コンデンサ
７４ 高圧トランス
７５ａ 出力巻線
７５ｂ 入力巻線
７６ 高耐圧整流ダイオード
７７ 平滑コンデンサ
７８ 発信器
７９ スイッチングトランジスタ
８０ 共振コンデンサ
８１ クランプダイオード
８２ 出力（シリーズ）抵抗
８３ 負荷電流検出回路
８４ バッファ回路
８５ 演算増幅器
８６ 制御目標設定電圧
８７ フィルター回路
８８ エミッタフォロワトランジスタ
８９ 高圧電源回路
９０ 外部負荷
９１ 抵抗
９２ コンデンサ
９３ 外部制御ユニット
９４ 信号線
９５ 信号線
１０１ 定電圧制御回路
１０２ 制御用比較電圧生成回路
１０３ 比較器
１０４ フィルター回路
１０５ ツェナーダイオード
１０６ トランジスタ
１０７ トランジスタ
１０８ 基準電圧発生素子
１０９ コンデンサ
１１０ コンデンサ
１１１ 抵抗
１１２ 抵抗
１１３ 抵抗
１１４ 抵抗
１１５ 抵抗
１１６ 定電圧制御用比較電圧
４０１ 定電圧制御回路
４０２ 制御回路
４０３ 三角波生成回路
４０４ 第１の比較器
４０５ 第２の比較器
４０６ 抵抗
４０７ 抵抗
４０８ 抵抗
４０９ ツェナーダイオード
４１０ トランジスタ
４１１ ダイオード
４１２ コンデンサ
４１３ 抵抗
４１４ 抵抗
４１５ 抵抗
４１６ 抵抗
４１７ 抵抗
６０１ 制限回路
７０１ 制限回路
８０１ 定電流設定値切換回路
８０２ トランジスタ
８０３ 抵抗
８０４ 抵抗
８０５ 抵抗
１３０１ 外部信号（ＥＸ−ＯＮ＊）
１３０２ 内部信号（ＩＮ−ＯＮ＊）
１３０３ 第１タイマー
１３０３ａ トランジスタ
１３０３ｂ トランジスタ
１３０３ｃ トランジスタ
１３０３ｄ コンデンサ
１３０３ｅ コンデンサ
１３０３ｆ 抵抗
１３０３ｇ 抵抗
１３０４ 第２タイマー
１３０４ａ トランジスタ
１３０４ｂ トランジスタ
１３０４ｃ トランジスタ
１３０４ｄ コンデンサ
１３０４ｅ コンデンサ
１３０４ｆ 抵抗
１３０４ｇ 抵抗
１３０４ｈ 抵抗
１３０５ 信号（Ｔ１−Ｓ）
１３０６ 計測結果信号（Ｔ１−Ｑ）
１３０７ 信号（Ｔ２−Ｓ）
１３０８ 計測結果信号（Ｔ２−Ｑ）
１３０９ 信号（ＲＥＳＥＴ）
１３１０ 信号
１３１１ 電圧判別手段
１３１２ トランジスタ
１３１３ トランジスタ
１３１４ トランジスタ
１３１５ トランジスタ
１３１６ ダイオード
１３１７ ダイオード
１３１８ 抵抗
１３１９ 抵抗
１３２０ 抵抗
１５０１ 電源回路
１５０２ 電源コントローラ
１５０３ 高圧生成ブロック
１５０４ 出力負荷電流設定信号
Claims (7)
- 負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段とを有する電源回路において、
前記出力電圧制御手段による定電流制御の開始後所定期間は目標出力電流制御値より大きい出力電流制御値を設定する出力電流制御値設定手段と、
前記出力電流制御値設定手段により設定された出力電流制御値での制御開始から一定時間後に設定された前記出力電流制御値を前記目標出力電流値に再設定する出力電流制御値再設定手段と
を具備したことを特徴とする電源回路。 - 負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する定電流制御手段と、前記出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段からの出力に基づいて前記変圧器の入力電圧または駆動ＰＷＭのオン時間もしくはオンデューティを制御して出力電圧が所定値となるように制御する出力電圧制御手段とを有する電源回路において、
前記出力電圧制御手段の起動／停止を制御する起動／停止制御手段と、
所定の出力電流制御値を設定する出力電流制御値設定手段とを具備し、
所望の電圧が得られるように初めに前記起動／停止制御手段により前記出力電圧制御手段を起動させ、前記出力電圧検出手段により検出される電圧が前記所望の電圧に到達した後、前記起動／停止制御手段により前記出力電圧制御手段の動作を停止させると共に、出力電流制御値設定手段により目標出力電流制御値を設定し、前記定電流制御手段により定電流制御を開始することを特徴とする電源回路。 - 負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段からの出力に応じて変圧器の入力電圧または駆動ＰＷＭ（パルス幅変調）のオン時間もしくはオンデューティを制御して前記負荷電流が所定値となるように出力電圧を制御する出力電圧制御手段と、前記負荷電流を検出する負荷電流検出手段とを有する電源回路において、
前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、前記出力電圧制御手段の動作を停止または中断するように制御する出力動作制御手段を具備したことを特徴とする電源回路。 - 前記出力電圧制御手段の定電流制御動作が開始して所定時間経過後も前記負荷電流検出手段の検出値が所定値以下である場合、その旨を電源回路の動作を指示する外部装置に通知する通知手段を具備したことを特徴とする請求項３記載の電源回路。
- 一端を所定の直流電圧入力とし且つ他端を所定状態にオン／オフ動作させる一次巻線と前記一次巻線のオフ時にエネルギーを取り出す少なくとも１つのフライバック巻線と前記一次巻線のオン時にエネルギーを取り出す少なくとも１つのフォワード巻線と前記一次巻線のオフ時及びオン時の全周期に亘ってエネルギーを取り出す高圧出力巻線とを含むトランスと、前記フライバック巻線の整流出力電圧を検出する電圧検出手段と、該電圧検出手段の検出結果により前記一次巻線のオン動作時間を制御し且つ前記フライバック巻線の整流出力電圧を所定値に制御する主制御手段と、前記フォワード巻線の出力の整流平滑電圧を比較用基準電圧と比較し、前記フォワード巻線に設けられたスイッチング素子を制御することにより前記整流平滑電圧を目標値に制御する副制御手段とを有する電源回路において、
前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで前記フォワード巻線の出力の１サイクル中の導通時間を所定値以下に抑制することにより、前記主制御手段が正常な制御状態になった後に前記フォワード巻線の出力の整流平滑電圧をオン/オフ制御可能とするように制御することを特徴とする電源回路。 - 前記副制御手段は、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えると前記比較用基準電圧を徐々に増加させることを特徴とする請求項５記載の電源回路。
- 前記副制御手段は、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を所定のパターン信号と比較する比較手段を有し、前記主制御手段の起動時に前記フライバック巻線の整流出力電圧が所定値を超えるまで、前記フォワード巻線の出力の整流平滑電圧と比較用基準電圧との比較出力を制限することを特徴とする請求項５記載の電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26120896A JP3647166B2 (ja) | 1996-09-11 | 1996-09-11 | 電源回路 |
| US08/927,401 US5963437A (en) | 1996-09-11 | 1997-09-10 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26120896A JP3647166B2 (ja) | 1996-09-11 | 1996-09-11 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1094251A JPH1094251A (ja) | 1998-04-10 |
| JP3647166B2 true JP3647166B2 (ja) | 2005-05-11 |
Family
ID=17358652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26120896A Expired - Fee Related JP3647166B2 (ja) | 1996-09-11 | 1996-09-11 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5963437A (ja) |
| JP (1) | JP3647166B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130828A (en) * | 1999-08-26 | 2000-10-10 | Lucent Technologies, Inc. | Multiple output converter having self-synchronized pulse width modulation regulation |
| JP3475923B2 (ja) * | 2000-08-31 | 2003-12-10 | 株式会社村田製作所 | 高圧発生回路 |
| ES2267967T3 (es) * | 2002-03-01 | 2007-03-16 | Magnetek S.P.A. | Circuito para la alimentacion de una pantalla de plasma. |
| JP4858695B2 (ja) * | 2006-07-31 | 2012-01-18 | 日本電気株式会社 | 定電流／定電流変換器用出力電流制御回路及びそれを備えた出力電流制御機能付き定電流／定電流変換器 |
| JP5917057B2 (ja) * | 2011-09-16 | 2016-05-11 | キヤノン株式会社 | 高電圧発生装置及び画像形成装置 |
| JP5696692B2 (ja) * | 2012-07-09 | 2015-04-08 | 株式会社村田製作所 | スイッチング電源装置 |
| CN104348372A (zh) * | 2013-09-29 | 2015-02-11 | 深圳市伟创电气有限公司 | 正激开关电源的辅助供电电路 |
| US9531284B2 (en) | 2014-01-30 | 2016-12-27 | Silicon Laboratories Inc. | Pseudo-constant frequency control for voltage converter |
| US9531253B2 (en) * | 2014-01-30 | 2016-12-27 | Silicon Laboratories Inc. | Soft-start for isolated power converter |
| US11575316B2 (en) * | 2019-03-08 | 2023-02-07 | Diodes Incorporated | Input voltage adaptive jitter power converter |
| CN112803732A (zh) * | 2021-02-05 | 2021-05-14 | 惠州市有为创科电子有限公司 | 一种宽范围调压控制系统及其控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69221644T2 (de) * | 1991-01-08 | 1998-02-12 | Canon Kk | Elektrische Stromversorgung |
| KR940002859B1 (ko) * | 1991-03-14 | 1994-04-04 | 삼성전자 주식회사 | 반도체 메모리장치에서의 워드라인 구동회로 |
| US5619403A (en) * | 1992-07-24 | 1997-04-08 | Canon Kabushiki Kaisha | Multi-output power supply apparatus |
| KR100219314B1 (ko) * | 1992-09-25 | 1999-09-01 | 무라따 미치히로 | 공진형 전원 회로 |
| JP2845188B2 (ja) * | 1995-12-11 | 1999-01-13 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバ−タ |
-
1996
- 1996-09-11 JP JP26120896A patent/JP3647166B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-10 US US08/927,401 patent/US5963437A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5963437A (en) | 1999-10-05 |
| JPH1094251A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883826B2 (ja) | スイッチング電源装置 | |
| US7450402B2 (en) | Soft switching high efficiency flyback converter | |
| JP3647166B2 (ja) | 電源回路 | |
| JP5920075B2 (ja) | スイッチング電源装置 | |
| CN102480236B (zh) | 开关电源装置和具有开关电源装置的图像形成装置 | |
| US20050169019A1 (en) | Switching power supply apparatus | |
| EP1241778A2 (en) | Method and apparatus for fault condition protection of switched mode power supply | |
| US6912136B2 (en) | Switching power supply | |
| JP2003052176A (ja) | スイッチング電源装置 | |
| JP6007931B2 (ja) | 電流共振型電源装置 | |
| JP3504647B2 (ja) | スイッチング電源及びその制御方法 | |
| JPH0984347A (ja) | スイッチング電源回路 | |
| TWI445291B (zh) | 一次側控制方法以及電源控制器 | |
| JP5042536B2 (ja) | 電源装置及びこれを備えた電気機器 | |
| JP2014023195A (ja) | スイッチング電源装置 | |
| JP6155586B2 (ja) | スイッチング電源装置 | |
| TW201312909A (zh) | 停滯時間之控制方法以及具有自調停滯時間之控制器 | |
| WO2005069469A1 (ja) | Dc-dc変換器 | |
| JPH1155949A (ja) | 電源装置 | |
| JP2004289981A (ja) | スイッチング電源 | |
| CN108365766B (zh) | Llc准谐振开关电源 | |
| CN111431424B (zh) | 一种谐振电路 | |
| JP3570141B2 (ja) | スイッチング電源装置 | |
| JP4497982B2 (ja) | 電源回路 | |
| JP2004194452A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |