JP2002078337A - 高圧発生回路 - Google Patents
高圧発生回路Info
- Publication number
- JP2002078337A JP2002078337A JP2000262840A JP2000262840A JP2002078337A JP 2002078337 A JP2002078337 A JP 2002078337A JP 2000262840 A JP2000262840 A JP 2000262840A JP 2000262840 A JP2000262840 A JP 2000262840A JP 2002078337 A JP2002078337 A JP 2002078337A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- primary winding
- circuit
- fet
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
Abstract
圧発生回路において、フライバックパルスを発生させる
ためのスイッチング素子がオンになったときにトランス
の1次巻線に流れる電流に発生するオーバーシュートや
アンダーシュートによるロスを少なくすることができる
高圧発生回路を得る。 【解決手段】 高圧発生回路の1次側回路において、ス
イッチング素子のオン・オフによって得られるフライバ
ックパルスの後に発生する休止振動パルスのボトム付近
で、スイッチング素子がオンとなるように調整すること
により、トランスの1次巻線に流れる電流のオーバーシ
ュートやアンダーシュートを抑える。
Description
し、特にたとえば、CRTに供給する高電圧を発生する
ための高圧発生回路に関する。
回路の例を示す回路図である。高圧発生回路10は、ト
ランス12を含む。トランス12の1次巻線には、ダイ
オード14のアノードが接続され、ダイオード14のア
ノードはスイッチング素子としてのFET16のドレイ
ンに接続される。さらに、FET16のソースは抵抗1
8に接続され、抵抗18は接地される。また、ダイオー
ド14、FET16、抵抗18の直列回路と並列に、ダ
イオード20が接続される。ダイオード20のカソード
はダイオード14のアノード側に接続され、ダイオード
20のアノードは接地される。
振用コンデンサ22とダイオード24の直列回路が接続
される。共振用コンデンサ22の一端はダイオード14
のアノード側に接続され、他端はダイオード24のカソ
ードに接続される。そして、ダイオード24のアノード
は接地される。さらに、共振用コンデンサ22とダイオ
ード24との中間部は、別のダイオード26のアノード
に接続され、ダイオード26のカソードはリンギングレ
ス回路28を介して、トランス12の1次巻線に接続さ
れる。リンギングレス回路28は、コンデンサ30、抵
抗32およびインダクタ34によって形成される。ま
た、ダイオード26とリンギングレス回路28との間に
は、電源+Bが接続される。なお、ダイオード26とリ
ンギングレス回路28との間は、コンデンサ36やコン
デンサ38を介して接地される。
ワイズモデュレーション)制御回路40からオン・オフ
を制御するための信号が与えられる。PWM制御回路4
0には、トランス12の2次側出力電圧を分圧して得ら
れる電圧が入力される。この電圧と別に入力された水平
ドライブ信号とから、FET16を制御するための制御
信号がつくられる。さらに、FET16と抵抗18との
中間部が、PWM制御回路40内の保護回路に接続さ
れ、回路に流れる過電流が検出される。
2に示されている。図2において、(a)はFET16
を制御するための信号波形であり、(b)は図1に示す
A点の電圧波形であり、(c)はトランス12の1次巻
線の電流波形を示す。まず、t0 において、FET16
がオンになると、電源+Bからトランス12の1次巻
線、ダイオード14、FET16、抵抗18を通るルー
トで電流が流れる。この電流によって、トランス12の
1次巻線に電磁エネルギが蓄えられる。
ス12の1次巻線から共振用コンデンサ22、ダイオー
ド26を通るルートで電流が流れ、トランス12の1次
巻線と共振用コンデンサ22とで共振が始まり、図2
(b)に示すように、フライバックパルスが発生する。
このフライバックパルスは、トランス12に蓄えられた
電磁エネルギが全て共振用コンデンサ22の静電エネル
ギに変換されたときに最大になる。
エネルギが全て共振用コンデンサ22に移った後、ダイ
オード24、共振用コンデンサ22、トランス12の1
次巻線を通るルートで逆電流が流れ、共振用コンデンサ
22の静電エネルギがトランス12の1次巻線の電磁エ
ネルギに逆変換される。このとき、FET16の寄生容
量に蓄積された電荷は、ダイオード14に妨げられてト
ランス12の1次巻線側へ流出しない。
点の電位が0になる。このとき、ダイオード20がオン
となり、グランド側からトランス12の1次巻線に電流
が流れる。この電流によりA点の電圧が上昇してt3 で
電源+Bの電圧と同電位になると、ダイオード20がオ
フとなって電流が0になる。このとき、電源+Bから共
振用コンデンサ22に電流が流れようとするが、ダイオ
ード24,26からなる電流阻止用クランプ回路によ
り、共振用コンデンサ22の両端の電位が電源+Bの電
圧にクランプされ、トランス12の1次巻線側から共振
用コンデンサ22に電流が流れることはない。次に、t
4 でFET16がオンになると、電源+Bからトランス
12の1次巻線に向かって電流が流れ、最初のt0 の状
態に一致する。このような動作が繰り返されることによ
り、回路動作が継続される。そして、フライバックパル
スがトランス12で昇圧されて、トランス12の2次巻
線から高電圧が出力される。
ET16に存在する寄生容量などのような回路に含まれ
る容量があるため、トランス12の1次巻線とで共振が
起こり、t3 からt4 の間において休止振動パルスが発
生する。この休止振動パルスを抑制するために、リンギ
ングレス回路28が用いられる。
ランス12の1次側インダクタンスLpは、電源電圧E
b、フライバックパルスの終了時から次のフライバック
パルスの開始時までの時間をTs、FET16の許容電
流をIppとしたとき、Lp≦Eb・Ts/Ippとい
う条件を満たすように設計される。従来、このような条
件を満たして上で、トランス12の2次巻線から必要な
出力電圧が得られるように設計されていた。
示すように、休止振動パルスのトップ付近でFETがオ
ンになると、休止振動パルスの高い電圧が瞬時に切られ
るため、トランス12の分布容量などで決定される振動
が発生し、トランス12の1次巻線に流れる電流にオー
バーシュートやアンダーシュートが発生する。このよう
なオーバーシュートやアンダーシュートが発生すると、
トランス12でのロスやリンギングレス回路28での抵
抗ロスが大きくなるという問題があった。
イッチング素子がオンになった時のオーバーシュートや
アンダーシュートによるロスを少なくすることができる
高圧発生回路を提供することである。
と、トランスの1次巻線に電力を供給するための電源
と、電源からトランスの1次巻線に流れる電流を制御す
るためのスイッチング素子と、スイッチング素子のオフ
時にトランスの1次巻線と共振することによりフライバ
ックパルスを発生させる共振用コンデンサとを含む高圧
発生回路において、フライバックパルスの発生後にトラ
ンスの1次巻線のインダクタンスとトランスの1次巻線
に接続される回路内に含まれるキャパシタンスとで発生
する共振により生じる休止振動パルスのボトム付近でス
イッチンク素子がオンとなるように調整したことを特徴
とする、高圧発生回路である。このような高圧発生回路
において、調整は、トランスの1次側インダクタンス、
分布インダクタンス、電源の電圧および共振容量の中の
少なくとも1つを調整することにより行なうことができ
る。
なるタイミングを休止振動パルスのボトム付近となるよ
うに調整することにより、休止振動パルスが電圧の低い
部分で切られることになる。そのため、トランスの1次
巻線に流れる電流にオーバーシュートやアンダーシュー
トが発生しにくくなり、トランスやリンギングレス回路
におけるロスを抑えることができる。このように、休止
振動パルスのボトム付近とスイッチング素子のオン開始
時とが一致するように調整するには、トランスの1次側
インダクタンス、分布インダクタンス、電源の電圧、共
振容量などを調整することにより行うことができる。
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
いて、トランス12の1次側インダクタンスLpは、電
源電圧をEb、フライバックパルスの終了時から次のフ
ライバックパルスの開始時までの時間をTs、FET1
6の許容電流をIppとしたとき、Ipp=Eb・Ts
/Lpとなる条件が、PWM制御方式において、最大制
御限界となる。そこで、PWM制御方式の高圧発生回路
10では、Lp≦Eb・Ts/Ippという条件を満た
すように設計される。さらに、トランス12の1次側イ
ンダクタンス、分布インダクタンス、電源+Bの電圧、
共振容量などを調整することにより、休止振動パルスの
ボトム付近とFET16のオン開始時とを一致させるこ
とができる。
タンスを調整する場合、トランス12の巻数とコアのギ
ャップを調整することにより1次側インダクタンスを調
整することができる。トランス12の1次側インダクタ
ンスLpを変更したときの1次巻線に流れる電流を考え
ると、図4に示すように、FET16がオンの時の電流
の傾斜はΔIpp/Δtで示される。ここで、Ipp=
Eb・t/Lpで表されるため、トランス12の1次巻
線に流れる電流の傾斜は、Eb/Lpで表される。した
がって、トランス12の1次側インダクタンスLpをL
p1からLp2(Lp2>Lp1)に調整したとき、電
流の傾斜は小さくなり、FET16がオンになるタイミ
ングを速くすることができる。このように、トランス1
2の1次側インダクタンスLpを調整することにより、
FET16のオン開始時を調整することができ、休止振
動パルスのボトム付近にFET16のオン開始時をもっ
てくることができる。
る回路の共振容量を調整することにより、休止振動パル
スの発生時期を調整して、FET16のオン開始時に休
止振動パルスのボトム付近をもってきてもよい。このよ
うに、FET16のオン開始時を調整してもよいし、休
止振動パルスの発生時期を調整してもよく、どのような
方法であっても、休止振動パルスのボトム付近とFET
16のオン開始時とを一致させればよい。
付近でFET16をオンにすることにより、電圧が低い
状態のときに休止振動パルスを切ることができる。その
ため、図5に示すように、トランス12の1次巻線に流
れる電流波形において、FET16がオンになった時
に、オーバーシュートやアンダーシュートがほとんど発
生しない。そのため、オーバーシュートやアンダーシュ
ートによるトランス12やリンギングレス回路28での
ロスを抑えることができ、高圧発生回路全体の消費電力
を低減させることができる。このような効果は、ダイオ
ード24,26で形成されるクランプ回路がない高圧発
生回路においても得ることができる。
て、トランスの1次巻線に流れる電流に発生するオーバ
ーシュートやアンダーシュートを抑えることができ、そ
れによるトランスやリンギングレス回路でのロスを抑え
ることができる。そのため、高圧発生回路全体として、
消費電力を低減させることができる。
回路図である。
す図であり、(b)は図1に示すA点の電圧波形を示す
図であり、(c)はトランスの1次巻線の電流波形を示
す図である。
したときの1次巻線の電流波形を示す図である。
の休止振動パルスと1次巻線の電流との関係を示す図で
ある。
したときの1次巻線の電流波形を示す図である。
Claims (2)
- 【請求項1】 トランス、 前記トランスの1次巻線に電力を供給するための電源、 前記電源から前記トランスの1次巻線に流れる電流を制
御するためのスイッチング素子、および前記スイッチン
グ素子のオフ時に前記トランスの1次巻線と共振するこ
とによりフライバックパルスを発生させる共振用コンデ
ンサを含む高圧発生回路において、 前記フライバックパルスの発生後に前記トランスの1次
巻線のインダクタンスと前記トランスの1次巻線に接続
される回路内に含まれるキャパシタンスとで発生する共
振により生じる休止振動パルスのボトム付近で前記スイ
ッチンク素子がオンとなるように調整したことを特徴と
する、高圧発生回路。 - 【請求項2】 前記調整は、前記トランスの1次側イン
ダクタンス、分布インダクタンス、前記電源の電圧およ
び共振容量の中の少なくとも1つを調整することにより
行なう、請求項1に記載の高圧発生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000262840A JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
TW090119310A TW533666B (en) | 2000-08-31 | 2001-08-08 | High voltage circuit |
US09/933,239 US6434022B1 (en) | 2000-08-31 | 2001-08-20 | High voltage circuit |
CNB011209836A CN1178370C (zh) | 2000-08-31 | 2001-08-24 | 高压电路 |
KR10-2001-0053356A KR100380108B1 (ko) | 2000-08-31 | 2001-08-31 | 고전압 발생회로 및 그 제어방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000262840A JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002078337A true JP2002078337A (ja) | 2002-03-15 |
JP3475923B2 JP3475923B2 (ja) | 2003-12-10 |
Family
ID=18750460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000262840A Expired - Lifetime JP3475923B2 (ja) | 2000-08-31 | 2000-08-31 | 高圧発生回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6434022B1 (ja) |
JP (1) | JP3475923B2 (ja) |
KR (1) | KR100380108B1 (ja) |
CN (1) | CN1178370C (ja) |
TW (1) | TW533666B (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4563731A (en) * | 1982-01-07 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Resonant type constant voltage supply apparatus |
EP0261894B1 (en) * | 1986-09-20 | 1996-04-10 | Canon Kabushiki Kaisha | Power source apparatus |
JP3647166B2 (ja) * | 1996-09-11 | 2005-05-11 | キヤノン株式会社 | 電源回路 |
-
2000
- 2000-08-31 JP JP2000262840A patent/JP3475923B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-08 TW TW090119310A patent/TW533666B/zh not_active IP Right Cessation
- 2001-08-20 US US09/933,239 patent/US6434022B1/en not_active Expired - Lifetime
- 2001-08-24 CN CNB011209836A patent/CN1178370C/zh not_active Expired - Lifetime
- 2001-08-31 KR KR10-2001-0053356A patent/KR100380108B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW533666B (en) | 2003-05-21 |
JP3475923B2 (ja) | 2003-12-10 |
US6434022B1 (en) | 2002-08-13 |
CN1340905A (zh) | 2002-03-20 |
KR100380108B1 (ko) | 2003-04-11 |
KR20020018616A (ko) | 2002-03-08 |
CN1178370C (zh) | 2004-12-01 |
US20020067625A1 (en) | 2002-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100398565B1 (ko) | 플라이백변환기 | |
EP0334100B1 (en) | Full bridge switching circuit | |
US6788556B2 (en) | Switching power source device | |
US5140510A (en) | Constant frequency power converter | |
US4443839A (en) | Single ended, separately driven, resonant DC-DC converter | |
JP3387456B2 (ja) | スイッチング電源装置 | |
JP3425418B2 (ja) | 昇圧型スイッチング電源装置 | |
US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
JP2004221031A (ja) | 放電灯点灯装置 | |
JP3473581B2 (ja) | 共振型電源回路 | |
JP2000078845A (ja) | スイッチング電源用ドライブ回路 | |
JP3475923B2 (ja) | 高圧発生回路 | |
JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
JPH07222021A (ja) | 高圧電源装置 | |
US6380722B2 (en) | Method to increase the efficiency of a power switching device | |
KR101492621B1 (ko) | 다중출력 공진형 플라이백 컨버터 | |
US6674356B2 (en) | Flyback transformer | |
JPH09205770A (ja) | Dc−dcコンバータ | |
JP2650566B2 (ja) | 高電圧発生回路 | |
JPH11103574A (ja) | フライバックトランス | |
EP1588588A1 (en) | Circuit and method for providing power to a load, especially a high-intensity discharge lamp | |
WO1999025059A1 (en) | Dc-dc converters | |
KR19980013949A (ko) | 하나의 pwm펄스에 의해 제어되는 부분공진방식의 전압강압형 전원회로 | |
JP2005229402A (ja) | 高圧出力回路 | |
JPH0582878A (ja) | パルス電流出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3475923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |