JP2000341946A - 高圧発生用共振型電源回路の動作方法 - Google Patents

Abstract

(57)【要約】 【課題】 ダンパー期間の終わりから次にスイッチオン
する期間での不要パルス発生を抑制する高圧発生用共振
型電源回路の動作方法を提供する。 【解決手段】 ＭＯＳ ＦＥＴ１１のオン時に駆動電源
３から一次コイル２、ＭＯＳ ＦＥＴ１１を通る経路で
電流を流し、フライバックトランス１の一次コイル２に
電磁エネルギを蓄積する。ＭＯＳ ＦＥＴ１１のオフ時
に一次コイル２と共振コンデンサ６のＬＣ直列共振によ
ってフライバックパルスを発生する。フライバックパル
スの発生後のダンパー期間の終りから次にＭＯＳ ＦＥ
Ｔ１１がオンするまでの期間を休止期間とする。この休
止期間では、ＭＯＳ ＦＥＴ１１の寄生容量の電荷が一
次コイル２側へ移るのをダイオード２６によって防止
し、この寄生容量と一次コイル２とのＬＣ直列共振に起
因して休止期間に発生する不要パルスを抑制する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する高
圧発生用共振型電源回路の動作方法に関するものであ
る。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される高圧発生用共振型電源回路には、フライバ
ックトランスから陰極線管に加えられる高圧出力電圧の
安定化を行う安定化回路が組み込まれている。

【０００３】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。

【０００４】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。

【０００５】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平２−２
２２３７４号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、一次側電流をコントロールするため
のスイッチ素子を複数必要とし、部品点数が多くなる上
に、回路構成が複雑化するという問題がある。

【０００６】

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路して、図１２に示すような
高圧発生用共振型電源回路の基本回路に着目し、その回
路特性の改善に取り組んでいる。

【０００７】同図において、フライバックトランス１の
一次コイル２の一端側には駆動電源３の正極側が接続さ
れ、駆動電源３の負極側はグランドに接続されている。
一次コイル２の他端側にはスイッチ素子としてのトラン
ジスタ４が直列に接続され、このスイッチ素子にはダン
パーダイオード５と共振コンデンサ６とがそれぞれ並列
に接続されている。

【０００８】フライバックトランス１の二次コイル７の
高圧端は、高圧整流ダイオード８を介して陰極線管１０
のアノードに接続されている。

【０００９】この種の回路は、スイッチ素子のオン期間
（トランジスタ期間）では、駆動電源３から一次コイル
２を通ってスイッチ素子に向けて図１３の（ｂ）に示す
電流が流れ、一次コイル２に電磁エネルギが加えられ
る。次に、スイッチ素子がオフすると、一次コイル２と
共振コンデンサ６との直列共振が開始し、一次コイル２
側に蓄えられた電磁エネルギは共振コンデンサ６の静電
エネルギに変換され、図１３の（ａ）に示すように、フ
ライバックパルス（電圧パルス）が発生する。このフラ
イバックパルスは一次コイル２の電磁エネルギが全て共
振コンデンサ６の静電エネルギに変換されたときにピー
クとなる。

【００１０】フライバックパルスがピークに達すると、
今度は、共振コンデンサ６の静電エネルギが一次コイル
２の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図１２の回路のＡ点の電圧が零になった
ときにダンパーダイオード５がオンしてグランド側から
一次コイル２側に逆電流が流れ、Ａ点の電圧が駆動電源
３の電源電圧まで回復したときに、ダンパーダイオード
５がオフする。そして、再びスイッチ素子がオンするこ
とにより、最初の回路動作状態となり、この動作の繰り
返しにより、回路動作が継続する。一次コイル２側で発
生したフライバックパルスはフライバックトランス１で
昇圧され、高圧整流ダイオード８を介して陰極線管１０
のアノードに加えられるのである。

【００１１】ところで、フライバックトランス１の一次
側で発生するフライバックパルスのパルス電圧Ｖ_Ｃは、
Ｖ_Ｃ＝Ｅ_Ｂ＋ｒ_ａｓｉｎ（ωｔ−φ_ａ）の式で表され
る。ただし、ｔは時間、Ｅ_Ｂは駆動電源３の電源電圧で
あり、また、

【００１２】ｒ_ａ＝｛Ｅ_Ｂ ^２＋（Ｉ_０／Ｃω）^２｝

【００１３】ω＝（ＬＣ）^−１／２

【００１４】φ_ａ＝ｔａｎ^−１（Ｅ_ＢＣω／Ｉ_０）であ
る。

【００１５】ここで、Ｉ_０は一次コイル２に流れる電流
であり、Ｃは共振コンデンサ６の容量であり、Ｌは一次
コイル２のインダクタンスである。

【００１６】前記Ｖ_Ｃの式から明らかなように、フライ
バックパルスの電圧ピークはωｔ−φ_ａ＝π／２のとき
であり、このとき、ピーク電圧はＶ_Ｃ＝Ｅ_Ｂ＋｛Ｅ_Ｂ ^２
＋（Ｉ_０／Ｃω）^２｝となる。

【００１７】また、一次コイルに流れる電流Ｉ_０はＩ_０
＝（Ｅ_Ｂ／Ｌ）ｔ_ｏｎ＋Ｉ_１で表される。ここで、ｔ
_ｏｎはスイッチ素子がオンしている時間であり、Ｉ_１は
零であるから、Ｉ_０はスイッチ素子のオン期間に比例す
る。したがって、スイッチ素子のオン期間を制御するこ
とにより、フライバックパルス波高値の制御が可能とな
り、これにより、二次コイル７から出力される高圧出力
電圧の制御ができることとなる。

【００１８】このように、トランジスタ４のオン期間を
制御して高圧出力電圧の安定化を図る場合、図１２の回
路のままでは、ダンパー期間（ダンパーダイオード５の
オン期間）で、グランド側からダンパーダイオード５を
通って一次コイル２側に逆電流が流れ、この逆電流の流
れによりＡ点の電圧が電源電圧まで回復してダンパーダ
イオード５がオフすると、すでにスイッチ素子がオフし
ているため、駆動電源３側から一次コイル２を通る電流
が共振コンデンサ６を通ってグランド側に流れ始めて、
一次コイル２と共振コンデンサ６との間で直列共振が起
こり、図１３の（ａ）に示すように、ダンパー期間の終
わりの点から次にスイッチ素子がオンするまでの区間
で、不要なパルスＰ_Ｗが発生する。

【００１９】その一方で、スイッチ素子は寄生容量の影
響をもち、この寄生容量の影響はスイッチ素子をＭＯＳ
ＦＥＴで構成した場合には特に大きくなる。この寄生
容量はあたかも共振コンデンサ６と同様の挙動を示し、
スイッチ素子の寄生容量と一次コイル２との直列共振が
起こり、図１１に示すように、ダンパー期間の終わりか
らスイッチ素子がオンするまでの期間に複数回の不要パ
ルスの発生およびそれに伴う再度のダンパー期間が現れ
る。

【００２０】ダンパー期間の終わりから次にスイッチ素
子がオンするまでの期間に発生する前記共振コンデンサ
６を通る電流による不要パルスＰ_Ｗと、スイッチ素子の
寄生容量に起因する不要パルスとは共にノイズの原因と
なって回路動作に悪影響を及ぼすことになる。スイッチ
素子の寄生容量の影響は該スイッチ素子の駆動周波数が
高くなるにつれ大きくなり、特に、スイッチ素子をＭＯ
Ｓ ＦＥＴで構成した場合には、その寄生容量の影響も
極めて大きくなり、前記共振コンデンサ６による不要パ
ルスＰ_Ｗよりもより大きな悪影響を及ぼすようになる。
このため、この種の回路では、ダンパー期間の終わりか
ら次にスイッチ素子がオンするまでの期間に一次コイル
２側から共振コンデンサ６やスイッチ素子側に電流が流
れないようにするために、図１３の（ｃ）中に破線で示
すように、スイッチ素子（トランジスタ４）のオン期間
の始まり側をダンパー期間の終わり側とオーバーラップ
させて、不要パルスの発生を防止していた。

【００２１】しかしながら、スイッチ素子のオン期間を
ダンパー期間にオーバーラップさせるため、スイッチ素
子ではオンのタイミングにより出力をコントロールする
ことはできないという問題があった。

【００２２】本発明は上記課題を解決するためになされ
たものであり、その目的は、１個のスイッチ素子のオン
タイミング制御だけで一次側に発生するフライバックパ
ルス（電圧パルス）の大きさを制御でき、しかも、高周
波駆動に悪影響を及ぼすスイッチ素子の寄生容量に起因
する不要パルスの影響を軽減することができる高圧発生
用共振型電源回路の動作方法を提供することにある。

【００２３】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、第
１の発明は、フライバックトランスの一次側に該フライ
バックトランスの一次コイルに接続される駆動電源と、
前記一次コイルに流れる電流をオン・オフ制御するスイ
ッチ素子としてのＭＯＳ ＦＥＴと、このＭＯＳ ＦＥ
Ｔのオフ時に一次コイルとの直列共振によってフライバ
ックパルスを発生する共振コンデンサとを備え、前記Ｍ
ＯＳ ＦＥＴのオン期間に駆動電源から一次コイルと前
記ＭＯＳＦＥＴを通る経路で電流を流して一次コイルに
電磁エネルギを蓄積し、前記ＭＯＳ ＦＥＴのオフ時に
前記一次コイルと共振コンデンサとの直列共振によって
フライバックパルスを発生させ、このフライバックパル
スの電圧をフライバックトランスで昇圧し二次側から整
流出力する高圧発生用共振型電源回路の動作方法におい
て、前記一次コイルに流れる電流をオン・オフ制御する
スイッチ素子を前記１個のＭＯＳ ＦＥＴによって構成
し、この１個のＭＯＳ ＦＥＴのオン期間をスイッチオ
ンのタイミングの可変によりパルス幅制御することによ
って、ＭＯＳ ＦＥＴのオフ時に発生するフライバック
パルスの波高値を制御し、前記フライバックパルスの発
生後のダンパー期間の終わりから前記ＭＯＳ ＦＥＴの
次のオン期間の始まりの間に休止期間を設け、この休止
期間にＭＯＳ ＦＥＴの寄生容量の電荷が一次コイル側
へ移動するのを阻止して、ＭＯＳ ＦＥＴの寄生容量と
フライバックトランスの一次コイル間の直列共振に起因
して休止期間に発生する不要パルスを抑制することを特
徴として構成されている。

【００２４】また、第２の発明は、前記第１の発明の構
成を備えたものにおいて、一次コイルからＭＯＳ ＦＥ
Ｔに向かう方向を順方向としたダイオードを前記ＭＯＳ
ＦＥＴに直列に接続し、休止期間にＭＯＳ ＦＥＴの
寄生容量の電荷が前記一次コイルに移るのを阻止する動
作は、前記ダイオードの逆向き電流の阻止動作によって
行うことを特徴とする。

【００２５】

【作用】上記構成の本発明において、スイッチ素子とし
てのＭＯＳ ＦＥＴがオンすることによって、駆動電源
側から一次コイルおよびＭＯＳ ＦＥＴを通って電流が
流れ、一次コイルに電磁エネルギが蓄えられる。ＭＯＳ
ＦＥＴがオフすると、共振コンデンサ等の容量成分と
一次コイルとの直列共振によってフライバックパルス
（電圧パルス）が発生する。このフライバックパルスが
発生し終わったときからダンパー期間に入り、ダンパー
ダイオード側から一次コイル側に逆電流が流れる。ダン
パー期間の終わりから次のＭＯＳ ＦＥＴがオンするま
での休止期間はＭＯＳ ＦＥＴの寄生容量の電荷が一次
コイル側へ移動するのが防止されて寄生容量を除いた如
くになるので、不要パルスは無視できる程度に小さなも
のとなり、この寄生容量に起因する不要パルスの悪影響
を防止できる。

【００２６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、前述した基
本回路と同一の回路部分には同一符号を付し、その重複
説明は省略する。図１には本発明の回路動作を行う高圧
発生用共振型電源回路の第１の実施例の回路構成が示さ
れている。同図において、フライバックトランス１の一
次コイル２の一端側（例えば巻き始め端側）には駆動電
源３が接続され、一次コイル２の他端側（巻き終わり端
側）にはスイッチ素子としてのＭＯＳ ＦＥＴ（電界効
果トランジスタ）１１のドレイン側が接続され、ＭＯＳ
ＦＥＴ１１のソース側はグランドに接続されている。

【００２７】ＭＯＳ ＦＥＴ１１のドレイン側と一次コ
イル２間にはＭＯＳ ＦＥＴ１１に直列に接続されたダ
イオード２６が介設されている。このダイオード２６の
カソード側がＭＯＳ ＦＥＴ１１のドレイン側に接続さ
れ、アノード側が一次コイル２側に接続されている。こ
のダイオード２６はＭＯＳ ＦＥＴ１１の寄生容量を見
かけ上減少する働きを成し、本実施例において特徴的な
構成要素である。寄生容量を見かけ上減少するとは、共
振動作の初期の段階でＭＯＳ ＦＥＴ１１の寄生容量に
蓄積された電荷がダイオード２６によって一次コイル２
側への移動を妨げられ、あたかもクランプされた状態を
いう。なお、このダイオード２６は図１の破線で示すよ
うに、ＭＯＳ ＦＥＴ１１のソース側に接続しても同様
な働きを成す。

【００２８】また、一次コイル２の巻き終わり端側には
共振コンデンサ６の一端側が接続され、共振コンデンサ
６の他端側にはダイオード１２のカソード側が接続さ
れ、ダイオード１２のアノード側はグランドに接続され
ている。そして、ダイオード１２と共振コンデンサ６と
の接続部にはダイオード１３のアノード側が接続され、
ダイオード１３のカソード側は一次コイル２と駆動電源
３との接続部に接続されている。このダイオード１２，
１３はクランプ回路１４を構成している。

【００２９】フライバックトランス１の二次コイル７の
高圧端側には分圧抵抗器１５，１６の直列回路の一端が
接続されており、この分圧抵抗器１５，１６に抵抗分割
されて、高圧出力電圧が検出されている。そしてこの検
出電圧はオペアンプ１７の非反転入力端子に加えられて
いる。オペアンプ１７の反転入力端子側には基準電源１
８から基準電圧が加えられており、オペアンプ１７は高
圧出力電圧の検出電圧と基準電圧とを比較し、高圧出力
電圧の降下量に対応する信号をコンパレータ２０の反転
入力端子に加える。一方、コンパレータ２０の非反転入
力端子には波形成形回路２１からの信号が加えられる。

【００３０】波形成形回路２１は水平偏向出力回路（図
示せず）に同期した図２の（ａ）に示す水平ドライブ信
号（ＨＤ信号）を積分して図２の（ｂ）に示すようなラ
ンプ波形を作り出し、このランプ波形の信号をコンパレ
ータ２０の非反転入力端子に加えている。コンパレータ
２０は前記ランプ波形の信号とオペアンプ１７からの信
号を比較し、図２の（ｂ）および（ｃ）に示すように、
オペアンプ出力とランプ波形との交点位置で立ち上が
り、ランプ波形の立ち下がり、すなわちＨＤ信号の立ち
下がりで立ち下がるドライブ信号を作り出す。高圧出力
電圧の降下量が大きくなると、オペアンプの出力レベル
も低下する結果、ドライブ信号のパルス幅は大きくな
る。コンパレータ２０は高圧出力電圧の降下量が大きく
なるにつれてパルス幅を広くしたドライブ信号を作り出
し、これをドライブ回路２２に加えるのである。ドライ
ブ回路２２はドライブ信号のオンパルス幅に応じてＭＯ
Ｓ ＦＥＴ１１のスイッチ駆動を行う。

【００３１】この実施例は上記のように構成されてお
り、次に、その動作（回路動作方法）を図１の回路およ
び図２のタイムチャートに基づき説明する。まず、ｔ_０
で、ＭＯＳ ＦＥＴ１１がオンすると、駆動電源３側か
ら一次コイル２を通り、さらにＭＯＳ ＦＥＴ１１を通
ってグランド側に電流が流れる。この一次コイル２に流
れる電流は図２の（ｅ）に示すように時間と共に増加
し、この電流の流れによって一次コイル２に電磁エネル
ギが蓄えられる。

【００３２】次にｔ_１でＭＯＳ ＦＥＴ１１がオフする
と、一次コイル２から主に共振コンデンサ６とダイオー
ド１３を通るルートおよびダイオード２６とＭＯＳ Ｆ
ＥＴ１１の寄生容量を通るルートで電流が流れ、一次コ
イル２のインダクタンスと共振コンデンサ６の容量との
ＬＣ直列共振が開始され、フライバックパルス（電圧パ
ルス）が発生する。このフライバックパルスは一次コイ
ル２側の電磁エネルギが全て共振コンデンサ６の静電エ
ネルギに変換されたときに最大となる。一次コイル２の
電磁エネルギが全て共振コンデンサ６に移った後に、今
度はダイオード１２、共振コンデンサ６、一次コイル２
を順に通って駆動電源３に至るルートで逆電流が流れ、
共振コンデンサ６の静電エネルギは一次コイル２の電磁
エネルギに逆変換されて行く。このとき、ＭＯＳ ＦＥ
Ｔ１１の寄生容量に蓄積された電荷はダイオード２６に
妨げられて一次コイル２側へ流出しない。

【００３３】そして、フライバックパルスが作り終わっ
たｔ_２で、図１の回路のＡ点の電圧が零になり、このと
き、ダンパーダイオード５がオンしてダンパー期間が開
始し、グランド側からダンパーダイオード５を通って一
次コイル２側に電流が流れる。この逆電流の流れにより
Ａ点の電圧が上昇してｔ_３で駆動電源３の電源電圧Ｅ _Ｂ
と同電位になると、ダンパーダイオード５はオフしてダ
ンパー期間が終了する。このとき、ＭＯＳ ＦＥＴ１１
はオフしているため、駆動電源３側からＭＯＳＦＥＴ１
１の寄生容量側と共振コンデンサ６側に電流が流れよう
とするが、本実施例ではダイオード１２，１３のクラン
プ回路１４が設けられることで、共振コンデンサ６の両
端部の電圧（Ａ点、Ｂ点の電圧）は共に駆動電源３の電
源電圧Ｅ_ＢにクランプされてＥ_Ｂと同電位に保持される
ため、一次コイル２側から共振コンデンサ６側に電流が
流れることがなく、これにより、前記図１３の（ａ）に
示すようなノイズの原因となる不要なパルス電圧Ｐ_Ｗが
発生することがない。

【００３４】次に、ｔ_４の時点で、ＭＯＳ ＦＥＴ１１
がオンすると、Ａ点は接地されることとなり、駆動電源
３から一次コイル２を通る電流はＭＯＳ ＦＥＴ１１を
通ってグランド側に流れ、最初のｔ_０の状態に一致す
る。これらｔ_０からｔ_４の動作の繰り返しにより、回路
動作が継続される。

【００３５】本実施例では、高圧出力電圧が降下するに
つれ、ＭＯＳ ＦＥＴ１１のオン期間が長くなり、これ
により、一次コイル２に蓄えられる電磁エネルギが大き
くなって発生するフライバックパルスの波高値も高くな
るので、高圧出力電圧の安定化が効果的に行われること
となる。しかも、高圧出力電圧を制御するスイッチ素子
をＭＯＳ ＦＥＴ１個の素子によって構成したので、部
品点数が非常に少なくなり、回路構成も簡易となる。し
かも、ダンパー期間の終わりと次にＭＯＳ ＦＥＴ１１
がオンするトランジスタ期間をオーバーラップさせる必
要がないため、高圧出力電圧の安定化制御をＭＯＳ Ｆ
ＥＴ１１のオンタイミング制御で行うことが可能であ
る。

【００３６】また、ダンパー期間の終わりからＭＯＳ
ＦＥＴ１１がオンするまでの休止期間は、共振コンデン
サ６の両端部の電圧が駆動電源３の電源電圧と同電位に
クランプされるので、駆動電源３から一次コイル２を通
って共振コンデンサ６に電流が流れることがなく、この
期間でノイズの原因となる不要なパルス電圧Ｐ_Ｗの発生
を防止することができる。

【００３７】しかも、この電圧パルスＰ_Ｗを防止するク
ランプ回路１４は２個のダイオード１２，１３を用いた
だけの極めて簡単な回路構成のものでよく、回路の複雑
化を防止できる。

【００３８】さらに、この実施例は、前記図１３の
（ｃ）中に破線で示すような、ＭＯＳＦＥＴ１１のオン
期間をダンパー期間にオーバーラップさせるという制約
がなく、これにより、ＭＯＳ ＦＥＴ１１をスイッチ動
作するドライブ信号のパルス幅を最大限水平ドライブ信
号のパルス幅まで広げることができ、極めて広い範囲に
亙って電圧制御が可能となる。

【００３９】さらに、本実施例の回路では偏向周期の１
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。

【００４０】図３には本発明の第２の実施例が示されて
いる。この実施例は、共振コンデンサ６に並列に偏向ヨ
ークＤ_ＹとＳ字補正コンデンサＣ_Ｓとの直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ２０とドライブ回路２２との間に
パルス幅リミッタ２３を介設したものであり、それ以外
の構成は前記第１の実施例と同様である。

【００４１】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がＨＤ信号まで目一杯広がると、ＭＯＳ
ＦＥＴ１１のオン期間が高周波駆動の場合よりも遙か
に長くなり、一次コイル２に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ２３を設け、高周波
駆動を基準として設定した上限電圧を低周波偏向駆動に
も越えないようにドライブ信号のパルス幅を制限するこ
とによって、低周波から高周波にかけての広範囲な周波
数範囲のマルチスキャン駆動を支障なく行うことができ
るようにしている。

【００４２】このマルチスキャン駆動の回路としては、
図４に示すように、共振コンデンサを６ａと６ｂの直列
回路によって構成し、スイッチ１９により、低周波数駆
動のときと高周波数駆動のときとで共振容量を切り換え
るようにすることもできる。

【００４３】図５には本発明の第３の実施例が示されて
いる。この実施例は、クランプ回路１４のダイオード１
２に並列にスイッチ素子のトランジスタ２４を並列に接
続したことを特徴としており、それ以外の構成は前記第
１の実施例と同様である。前記第１および第２の実施例
におけるフライバックパルスの波形を誇張して描くと図
６の（ａ）に示したものとなる。第１および第２の実施
例では、ＭＯＳ ＦＥＴ１１がオフして駆動電源３側か
ら一次コイル２を経て共振コンデンサ６にＬＣ直列共振
の電流が流れるとき、ダイオード１２が逆向きのため、
この電流がグランド側に落ちないので、フライバックパ
ルスがピークとなったときに、ダイオード１２がないと
きのピーク値よりも駆動電源３の電源電圧Ｅ_Ｂだけ持ち
上げられた格好の波形となり、パルス波形が左右非対称
となる。この実施例ではこれを避けるためにダイオード
１２に並列にトランジスタ２４を設け、フライバックパ
ルスを作成する期間でトランジスタ２４をオンするよう
にしている。このトランジスタ２４のオンにより、一次
コイル２側から共振コンデンサ６を通る電流はトランジ
スタ２４を経てグランド側に流れることとなり、これに
より、フライバックパルスのピーク電圧は駆動電源３の
電源電圧Ｅ_Ｂ分だけ持ち上げられることがなくなり、図
６の（ｂ）に示すように、左右対称のフライバックパル
ス波形を得ることができる。

【００４４】上記の各実施例の回路動作においては、ダ
ンパー期間の終わりから次のＭＯＳＦＥＴ１１がオンす
るまでの休止期間は、駆動電源３から一次コイル２を通
って流れようとする電流はクランプ回路１４のクランプ
動作によってその電流の流れの逃げ場がないので、ダイ
オード２６を設けない場合には、ＭＯＳ ＦＥＴ１１が
内蔵する寄生容量や共振コンデンサ６等に起因して回路
のＡ点等に図７に示すようにｔ_３〜ｔ_４の区間（休止期
間）で振動成分のノイズが発生する。このノイズは陰極
線管の駆動に際し、特に、高周波数駆動の場合には害と
なる。この点に関し、上記各実施例では、ＭＯＳ ＦＥ
Ｔ１１のドレイン側あるいはソース側にダイオード２６
が直列接続されることで、ＭＯＳ ＦＥＴ１１の寄生容
量を見かけ上減少させることができるので、前記ｔ_３〜
ｔ_４の休止期間の振動成分を著しく小さくすることがで
きる。

【００４５】なお、このｔ_３〜ｔ_４間の振動成分のノイ
ズを取り去る回路構成としては、例えば図８の（ａ）に
示すように、ＭＯＳ ＦＥＴ１１のベース側等、適宜の
位置に可飽和コア２５を接続したり、あるいは図８の
（ｂ）に示すように、ダイオード１２に並列にスナバ回
路２７を接続したりして、前記ｔ_３〜ｔ_４間の振動成分
のノイズを取り去るようにすることも可能である。

【００４６】図９には本発明の第４の実施例が示されて
いる。この実施例は、ダイオード１２と１３により構成
されるクランプ回路１４を省略し、ＭＯＳ ＦＥＴ１１
のドレイン側あるいはソース側（図ではドレイン側）に
ダイオード２６を接続したものであり、それ以外の構成
は前記第１の実施例と同様である。

【００４７】この実施例の回路は極めて構成が簡易な回
路となっており、このようなクランプ回路１４を省略し
た回路としても、例えば、水平ドライブ信号の周波数が
６４ＫＨｚ以上で高周波数駆動を行う場合には、共振コ
ンデンサ６の静電容量を例えば１０００ＰＦ以下と小さ
くできるので、前記図１３に示すような不要な電圧パル
スＰ_Ｗが発生してもその大きさが小さいので不要電圧パ
ルスＰ_Ｗによる支障をきたすことがなくなり、また、前
記図７に示すｔ_３〜ｔ_４間で発生しようとする振動成分
ノイズや図１１に示す不要パルスによる悪影響もダイオ
ード２６により防止される結果、極めて簡易な構成の回
路としても、精度の高い回路駆動を行わせることができ
る。しかも、前記各実施例と同様に、水平出力スイッチ
素子として機能するＭＯＳ ＦＥＴ１１のオン期間を制
御するだけで、フライバックトランスの二次側出力の安
定化動作を行うことができ、極めて実用性に優れた回路
となる。

【００４８】前記ダイオード２６の動作について詳述す
ると、ＭＯＳ ＦＥＴ１１のオフ時に一次コイル２から
寄生容量にも電流が流れ込み、フライバックパルスのピ
ーク形成に寄与するが、共振動作における寄生容量の電
荷はダイオード２６により一次コイル２側への移動を阻
止される。従って、容量成分からの電荷の放出は共振コ
ンデンサ６とトランスの分布容量から行われることにな
る。このことからフライバックパルスの立ち上がり期間
と立ち下がり期間では周波数が異なることが理解できよ
う。寄生容量に蓄積された電荷はＭＯＳ ＦＥＴ１１が
オンするまでそのまま維持される。

【００４９】ところで、前記実施例では、ダイオード１
２と１３のクランプ回路１４を設けたり、ＭＯＳ ＦＥ
Ｔ１１に直列にダイオード２６を設けているが、これら
のダイオード１２，１３，２６を設けることにより、特
に、高周波数駆動においては、ＭＯＳ ＦＥＴ１１のス
イッチオン期間（トランジスタ期間）、つまり、ＭＯＳ
ＦＥＴ１１のオンパルス幅を可変制御することによ
り、フライバックトランス１の二次側出力Ｈ_Ｖをリニア
に制御できるという特徴的な効果が得られる。

【００５０】図１０はこの効果を実験により確かめたグ
ラフである。このグラフから判るように、前記図１２に
示す基本回路の如く、ダイオードがダンパーダイオード
５のみの回路では、スイッチオン期間の極めて狭い区間
で二次側出力Ｈ_Ｖが急峻に立ち上がっており、このよう
な狭い区間でスイッチオン期間をきめ細かく制御するの
が難しくなり、また、この急峻な立ち上がり位置の左右
両側では、ＭＯＳ ＦＥＴ１１のスイッチオン期間を変
化させても、二次側出力はほぼ一定の値を示し、二次側
出力をリニアに可変制御できないものとなっている。こ
のため、図１２に示す基本回路の場合には、本実施例の
ＭＯＳ ＦＥＴ１１に対応するメインスイッチであるト
ランジスタ４のオン期間を制御しても、二次側出力の可
変制御を行うことができず、したがって、従来の図１２
に示すような基本回路にあっては、トランジスタ４のオ
ンパルス幅を制御して二次側出力Ｈ_Ｖを制御するという
ことは思いもよらないものとなっていた。

【００５１】これに対し、前記第４の実施例の如く、１
個のダイオード２６を設けただけでも、スイッチオン期
間の広い範囲に亙って二次側出力Ｈ_Ｖが可変されてお
り、さらに、ダイオード２６とクランプ回路のダイオー
ド１２，１３をともに設けた第１〜第３の実施例の回路
では、スイッチオン期間の広い範囲に亙って最も二次側
出力Ｈ_Ｖをリニアに可変することができており、これら
の実験結果から明らかな如く、クランプ回路のダイオー
ド１２，１３とＭＯＳ ＦＥＴ１１に直列接続されるダ
イオード２６を共に設けることにより、あるいはダイオ
ード２６のみを設けることにより、ＭＯＳ ＦＥＴ１１
の１個のスイッチ素子のオン期間を制御するだけで二次
側出力Ｈ_Ｖをリニアに制御できるという画期的な効果が
得られている。

【００５２】この画期的な効果は次のような理由によっ
てもたらされる。図１２に示すダンパーダイオード５の
みの基本回路では、トランジスタ４がオンすることで、
駆動電源３からコイル２に電流が流れて、コイル２に電
磁エネルギが蓄えられ、トランジスタ４がオフすると電
磁エネルギが共振コンデンサ６に流れ、ＬＣ直列共振に
より自由振動が始まるが、ダンパーダイオード５の作用
により、コイル２の逆起電力が駆動電源３の電源電圧Ｅ
_Ｂ以上になるとダンパー電流が流れ、図１３の（ａ）に
示すパルス電圧がグランドレベルよりは下に落ちない構
成となっている。その一方で、フライバックパルスＶ_Ｃ
の波高値はトランジスタ４がオフするときのコイル２の
コイル電流Ｉ_０に比例する。

【００５３】このコイル電流Ｉ_０は前述の如く、トラン
ジスタ４がオンする時点での初期電流Ｉ_１とするとＩ_０
＝（Ｅ_Ｂ／Ｌ）ｔ_ｏｎ＋Ｉ_１となる。Ｌはコイル２のイ
ンダクタンス、ｔ_ｏｎはトランジスタ４のオン時間であ
る。このことだけから考えれば、トランジスタ４のオン
期間を制御すれば二次側出力Ｈ_Ｖをリニアに制御できる
ことになるが、実際はダンパー期間にトランジスタ４を
オンさせてもトランジスタ電流が流れないため、このダ
ンパー期間が終わるまでは二次側出力は一定のままコン
トロールできない状態となる。図１１に示すようにダン
パーダイオード５のみの回路の場合は、自由振動のレベ
ルも大きく休止期間内に再度のダンパー期間が複数箇所
存在する結果、二次側出力が可変する区間は狭い範囲と
なり、実際上、トランジスタ４のオン期間によって二次
側出力をリニアに制御することは困難となる。

【００５４】これに対し、ダイオード１２，１３でクラ
ンプ回路１４を設けた回路では、共振コンデンサ６の両
端電圧がクランプ回路１４により電源電圧Ｅ_Ｂでクラン
プされるため、自由振動が防止され、不要パルスＰ_Ｗが
発生するということがない。このため、ＭＯＳ ＦＥＴ
１１のスイッチオン期間を制御することにより、二次側
出力を自在に可変することができることとなる。

【００５５】しかし、実際には、フライバックトランス
１の分布容量やＭＯＳ ＦＥＴ１１の寄生容量が共振コ
ンデンサ６と同じ作用をするため、コイル２のインダク
タンスとの自由振動により、駆動電源３の電源電圧Ｅ_Ｂ
以上に逆バイアスされ、図１１に示すように、走査期間
中に再度のダンパー期間を生じる。この再度のダンパー
期間とＭＯＳ ＦＥＴ１１のオン期間が重なると、この
区間は二次側出力Ｈ_Ｖのコントロールがきかない区間と
なる。

【００５６】また、走査期間中のパルスの山の位置でＭ
ＯＳ ＦＥＴ１１がオンする場合は、コイル２に流れる
電流Ｉ_０が変化し、それと等価となるダンパー電流も変
化することとなるため、ダンパーのオフ点が変化し、発
振状態を引き起こす。そうしたことから、不要な振動電
流を生じさせないように、何らかの電流阻止手段が必要
である。本実施例ではＭＯＳ ＦＥＴ１１に直列にダイ
オード２６を入れることで、ＭＯＳ ＦＥＴ１１の寄生
容量の影響を減らし、図１０に示したように、ＭＯＳ
ＦＥＴ１１のスイッチオン期間の制御によって、二次側
出力Ｈ_Ｖをほぼリニアに制御することが可能となったの
である。ダイオード１２，１３によるクランプ回路１４
を設けた回路ではそのクランプ回路１４のクランプ効果
とあいまって、その効果がさらに高められる。なお、Ｍ
ＯＳ ＦＥＴ１１の寄生容量の影響を減少して自由振動
パルスを防止する効果は高周波になるほどその効果が顕
著となるため、高周波駆動の場合には、ダイオード１
２，１３のクランプ回路１４を省略して、ダイオード２
６をＭＯＳ ＦＥＴ１１に接続しただけでもその効果が
大きく、ダイオード２６を付けただけの簡易な回路であ
っても、ＭＯＳ ＦＥＴ１１のスイッチオン期間の制御
によって二次側出力Ｈ_Ｖをほぼリニアにコントロールす
ることが可能になる。また、高周波になるほど共振コン
デンサの容量が小さくてよい。

【００５７】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例の回路において、図１の鎖線で示すように二次コイ
ル７の高圧端側に平滑コンデンサ９を設けたり、高圧安
定化の応答性を高めるためのスピードアップコンデンサ
２８を設けたものでもよい。また、各実施例の回路は、
高圧安定化の制御幅が広く、かつ、応答性が良いので、
一般的にはレギュレーションを改善するためのチョーク
コイルをフライバックトランス１の一次コイルに並列に
接続する必要は特にないが、もちろん、このチョークコ
イルを一次コイル２に並列に接続してもよい。

【００５８】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器１５，１６の直列回路を二
次コイル７の一端側に接続しているが、通常の高電圧発
生回路では二次コイル側にフォーカス電圧とスクリーン
電圧を取り出す抵抗回路が接続されるので、この抵抗回
路を利用して高圧出力電圧を検出するようにしてもよ
い。

【００５９】また、図５に示す第３の実施例ではダイオ
ード１２に並列に接続するスイッチ素子をトランジスタ
２４により構成したが、これをＭＯＳ ＦＥＴ等、他の
スイッチ素子を用いて構成することができる。

【００６０】さらに、上記第１〜第３の各実施例ではク
ランプ回路１４を２個のダイオード１２，１３により構
成したが、このクランプ回路１４はダンパー期間の終わ
りから次にスイッチオンまでの休止期間にかけて、共振
コンデンサ６の両端側の電圧を駆動電源３の電源電圧に
クランプできるものであればよく、ダイオード１２，１
３以外の回路素子を用いて構成してもよい。もちろん、
第１〜第３の各実施例におけるクランプ回路１４を省略
することも可能である。これらクランプ回路１４を省略
しても、ダイオード２６による顕著な効果が得られる。

【００６１】

【発明の効果】本発明はスイッチ素子としての１個のＭ
ＯＳ ＦＥＴのみのオン期間制御（オン期間のパルス幅
制御）により一次側で発生する電圧パルスの波高値の制
御、つまり二次側電圧の安定化制御ができるので、本発
明の回路を高圧発生用の電源回路として使用するとき、
高圧安定化回路の部品点数を少なく、かつ、回路構成を
非常に簡易にできる。その上、ダンパー期間の終わりか
ら次にＭＯＳ ＦＥＴがオンするまでの休止期間に発生
しようとする不要パルスを阻止できるため、この不要パ
ルスに起因する悪影響を防止できる。この不要パルスの
阻止は、スイッチ素子にダイオードを直列に接続するだ
けで達成できるため、部品点数を減らして不要パルス防
止の回路構成を極めて簡易にでき、回路コストの大幅な
低減化が可能となる。

【００６２】また、本発明の回路動作は偏向の１周期毎
に共振コンデンサのチャージとディスチャージが行われ
る共振型動作のため、高圧安定化の応答性が優れたもの
となる。

【００６３】さらに、本発明の回路動作は、休止期間に
おいて、スイッチ素子としてのＭＯＳ ＦＥＴの寄生容
量の影響を抑制する構成であるから、ＭＯＳ ＦＥＴの
オン期間をダンパー期間にオーバーラップさせなければ
ならないという制約がないので、ＭＯＳ ＦＥＴのオン
パルス幅を零からダンパー期間の終わりまで広げること
ができ、電圧制御幅を従来に比べ格段に広くすることが
でき、マルチスキャン用の高圧電源としても最適なもの
となる。その上、ＭＯＳ ＦＥＴのオン期間制御をスイ
ッチオンタイミングによって制御できるという効果も得
られる。

【００６４】さらに、前記の如く、一次コイルに流れる
電流をオン・オフ制御するＭＯＳＦＥＴにダイオードを
直列に接続することで、そのＭＯＳ ＦＥＴの寄生容量
を見かけ上減らすことができ、これにより、ダンパー期
間の終わりから次にスイッチ素子がオンする休止期間に
発生しようとする不要パルスや振動成分ノイズを抑制す
ることができ、これに伴い、スイッチオン期間（オン期
間のパルス幅）を可変制御することにより、二次側出力
をリニアに可変制御できるという画期的な効果を得るこ
とができる。特に、その効果は高周波数の回路駆動にお
いて顕著となる。

【図面の簡単な説明】

【図１】本発明の回路動作を行う高圧発生用共振型電源
回路の第１の実施例を示す回路図である。

【図２】同実施例の回路動作を示すタイムチャートであ
る。

【図３】本発明の第２の実施例を示す回路図である。

【図４】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。

【図５】本発明の第３の実施例を示す回路図である。

【図６】同実施例の回路によるフライバックパルスの波
形と前記第１および第２の各実施例のフライバックパル
スの波形との比較説明図である。

【図７】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。

【図８】振動成分ノイズを除去する各種回路例の説明図
である。

【図９】本発明の第４の実施例の回路図である。

【図１０】各実施例において設けられるダイオードの効
果特性のグラフである。

【図１１】自由振動による不要パルスおよび再ダンパー
期間の発生状態の説明図である。

【図１２】本発明を着想するに至った高圧発生用共振型
電源回路の基本回路図である。

【図１３】図１２の回路の動作を示すタイムチャートで
ある。

【符号の説明】

１ フライバックトランス ２ 一次コイル ３ 駆動電源 ４ トランジスタ ５ ダンパーダイオード ６，６ａ，６ｂ 共振コンデンサ １１ ＭＯＳ ＦＥＴ １４ クランプ回路 ２６ ダイオード

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フライバックトランスの一次側に該フラ
   イバックトランスの一次コイルに接続される駆動電源
   と、前記一次コイルに流れる電流をオン・オフ制御する
   スイッチ素子としてのＭＯＳ ＦＥＴと、このＭＯＳ
   ＦＥＴのオフ時に一次コイルとの直列共振によってフラ
   イバックパルスを発生する共振コンデンサとを備え、前
   記ＭＯＳ ＦＥＴのオン期間に駆動電源から一次コイル
   と前記ＭＯＳ ＦＥＴを通る経路で電流を流して一次コ
   イルに電磁エネルギを蓄積し、前記ＭＯＳ ＦＥＴのオ
   フ時に前記一次コイルと共振コンデンサとの直列共振に
   よってフライバックパルスを発生させ、このフライバッ
   クパルスの電圧をフライバックトランスで昇圧し二次側
   から整流出力する高圧発生用共振型電源回路の動作方法
   において、前記一次コイルに流れる電流をオン・オフ制
   御するスイッチ素子を前記１個のＭＯＳ ＦＥＴによっ
   て構成し、この１個のＭＯＳ ＦＥＴのオン期間をスイ
   ッチオンのタイミングの可変によりパルス幅制御するこ
   とによって、ＭＯＳ ＦＥＴのオフ時に発生するフライ
   バックパルスの波高値を制御し、前記フライバックパル
   スの発生後のダンパー期間の終わりから前記ＭＯＳ Ｆ
   ＥＴの次のオン期間の始まりの間に休止期間を設け、こ
   の休止期間にＭＯＳ ＦＥＴの寄生容量の電荷が一次コ
   イル側へ移動するのを阻止して、ＭＯＳ ＦＥＴの寄生
   容量とフライバックトランスの一次コイル間の直列共振
   に起因して休止期間に発生する不要パルスを抑制するこ
   とを特徴とする高圧発生用共振型電源回路の動作方法。
2. 【請求項２】 一次コイルからＭＯＳ ＦＥＴに向かう
   方向を順方向としたダイオードを前記ＭＯＳ ＦＥＴに
   直列に接続し、休止期間にＭＯＳ ＦＥＴの寄生容量の
   電荷が前記一次コイルに移るのを阻止する動作は、前記
   ダイオードの逆向き電流の阻止動作によって行うことを
   特徴とする請求項１記載の高圧発生用共振型電源回路の
   動作方法。