JP3185172B2 - 高圧発生用共振型電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する高
圧発生用共振型電源回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される高圧発生用共振型電源回路には、フライバ
ックトランスから陰極線管に加えられる高圧出力電圧の
安定化を行う安定化回路が組み込まれている。

【０００３】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。

【０００４】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。

【０００５】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平２−２
２２３７４号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、一次側電流をコントロールするため
のスイッチ素子を複数必要とし、部品点数が多くなる上
に、回路構成が複雑化するという問題がある。

【０００６】

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路して、図１２に示すような
高圧発生用共振型電源回路の基本回路に着目し、その回
路特性の改善に取り組んでいる。

【０００７】同図において、フライバックトランス１の
一次コイル２の一端側には駆動電源３の正極側が接続さ
れ、駆動電源３の負極側はグランドに接続されている。
一次コイル２の他端側にはスイッチ素子としてのトラン
ジスタ４が直列に接続され、このスイッチ素子にはダン
パーダイオード５と共振コンデンサ６とがそれぞれ並列
に接続されている。

【０００８】フライバックトランス１の二次コイル７の
高圧端は、高圧整流ダイオード８を介して陰極線管10の
アノードに接続されている。

【０００９】この種の回路は、スイッチ素子のオン期間
（トランジスタ期間）では、駆動電源３から一次コイル
２を通ってスイッチ素子に向けて図13の（ｂ）に示す電
流が流れ、一次コイル２に電磁エネルギが加えられる。
次に、スイッチ素子がオフすると、一次コイル２と共振
コンデンサ６との直列共振が開始し、一次コイル２側に
蓄えられた電磁エネルギは共振コンデンサ６の静電エネ
ルギに変換され、図13の（ａ）に示すように、フライバ
ックパルス（電圧パルス）が発生する。このフライバッ
クパルスは一次コイル２の電磁エネルギが全て共振コン
デンサ６の静電エネルギに変換されたときにピークとな
る。

【００１０】フライバックパルスがピークに達すると、
今度は、共振コンデンサ６の静電エネルギが一次コイル
２の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図12の回路のＡ点の電圧が零になったと
きにダンパーダイオード５がオンしてグランド側から一
次コイル２側に逆電流が流れ、Ａ点の電圧が駆動電源３
の電源電圧まで回復したときに、ダンパーダイオード５
がオフする。そして、再びスイッチ素子がオンすること
により、最初の回路動作状態となり、この動作の繰り返
しにより、回路動作が継続する。一次コイル２側で発生
したフライバックパルスはフライバックトランス１で昇
圧され、高圧整流ダイオード８を介して陰極線管10のア
ノードに加えられるのである。

【００１１】ところで、フライバックトランス１の一次
側で発生するフライバックパルスのパルス電圧Ｖ_c は、
Ｖ_c ＝Ｅ_B ＋ｒ_a sin （ωｔ−φ_a ）の式で表される。
ただし、ｔは時間、Ｅ_B は駆動電源３の電源電圧であ
り、また、

【００１２】ｒ_a ＝√｛Ｅ_B ² ＋（Ｉ₀ ／Ｃω）² ｝

【００１３】ω＝（ＬＣ）^-1/2

【００１４】φ_a ＝tan ^-1（Ｅ_B Ｃω／Ｉ₀ ）である。

【００１５】ここで、Ｉ₀ は一次コイル２に流れる電流
であり、Ｃは共振コンデンサ６の容量であり、Ｌは一次
コイル２のインダクタンスである。

【００１６】前記Ｖ_c の式から明らかなように、フライ
バックパルスの電圧ピークはωｔ−φ_a ＝π／２のとき
であり、このとき、ピーク電圧はＶ_c ＝Ｅ_B ＋√｛Ｅ_B
² ＋（Ｉ₀ ／Ｃω）² ｝となる。

【００１７】また、一次コイルに流れる電流Ｉ₀ はＩ₀
＝（Ｅ_B ／Ｌ）ｔ_on＋Ｉ₁ で表される。ここで、ｔ_onは
スイッチ素子がオンしている時間であり、Ｉ₁ は零であ
るから、Ｉ₀ はスイッチ素子のオン期間に比例する。し
たがって、スイッチ素子のオン期間を制御することによ
り、フライバックパルス波高値の制御が可能となり、こ
れにより、二次コイル７から出力される高圧出力電圧の
制御ができることとなる。

【００１８】このように、トランジスタ４のオン期間を
制御して高圧出力電圧の安定化を図る場合、図12の回路
のままでは、ダンパー期間（ダンパーダイオード５のオ
ン期間）で、グランド側からダンパーダイオード５を通
って一次コイル２側に逆電流が流れ、この逆電流の流れ
によりＡ点の電圧が電源電圧まで回復してダンパーダイ
オード５がオフすると、すでにスイッチ素子がオフして
いるため、駆動電源３側から一次コイル２を通る電流が
共振コンデンサ６を通ってグランド側に流れ始めて、一
次コイル２と共振コンデンサ６との間で直列共振が起こ
り、図13の（ａ）に示すように、ダンパー期間の終わり
の点から次にスイッチ素子がオンするまでの区間で、不
要なパルスＰ_W が発生する。

【００１９】その一方で、スイッチ素子は寄生容量の影
響をもち、この寄生容量の影響はスイッチ素子をＭＯＳ
ＦＥＴで構成した場合には特に大きくなる。この寄生
容量はあたかも共振コンデンサ６と同様の挙動を示し、
スイッチ素子の寄生容量と一次コイル２との直列共振が
起こり、図11に示すように、ダンパー期間の終わりから
スイッチ素子がオンするまでの期間に複数回の不要パル
スの発生およびそれに伴う再度のダンパー期間が現れ
る。

【００２０】ダンパー期間の終わりから次にスイッチ素
子がオンするまでの期間に発生する前記共振コンデンサ
６を通る電流による不要パルスＰ_W と、スイッチ素子の
寄生容量に起因する不要パルスとは共にノイズの原因と
なって回路動作に悪影響を及ぼすことになる。スイッチ
素子の寄生容量の影響は該スイッチ素子の駆動周波数が
高くなるにつれ大きくなり、特に、スイッチ素子をＭＯ
Ｓ ＦＥＴで構成した場合には、その寄生容量の影響も
極めて大きくなり、前記共振コンデンサ６による不要パ
ルスＰ_W よりもより大きな悪影響を及ぼすようになる。
このため、この種の回路では、ダンパー期間の終わりか
ら次にスイッチ素子がオンするまでの期間に一次コイル
２側から共振コンデンサ６やスイッチ素子側に電流が流
れないようにするために、図13の（ｃ）中に破線で示す
ように、スイッチ素子（トランジスタ４）のオン期間の
始まり側をダンパー期間の終わり側とオーバーラップさ
せて、不要パルスの発生を防止していた。

【００２１】しかしながら、スイッチ素子のオン期間を
ダンパー期間にオーバーラップさせるため、スイッチ素
子ではオンのタイミングにより出力をコントロールする
ことはできないという問題があった。

【００２２】本発明は上記課題を解決するためになされ
たものであり、その目的は、１個のスイッチ素子のオン
タイミング制御だけで一次側に発生する電圧パルスの大
きさを制御でき、しかも、高周波駆動に悪影響を及ぼす
スイッチ素子の寄生容量に起因する不要パルスの影響を
軽減することができる部品点数の少ない回路構成の簡易
な高圧発生用共振型電源回路を提供することにある。

【００２３】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、フライバックトランスの一次コイルに駆動電源
が接続され、また、一次コイル側には該一次コイルに流
れる電流をオン・オフ制御するスイッチ素子としてのＭ
ＯＳ ＦＥＴと、このＭＯＳ ＦＥＴのオフ時に一次コイ
ルとの直列共振によってフライバックパルスを発生する
共振コンデンサと、前記ＭＯＳ ＦＥＴに流れる電流の
向きと逆向き電流をダンパー期間内に一次コイルに流す
ダンパーダイオードとが接続されている他励発振型の高
圧発生用共振型電源回路において、前記一次コイルに流
れる電流をオン・オフ制御するスイッチ素子を前記１個
のＭＯＳ ＦＥＴによって構成し、この１個のＭＯＳ Ｆ
ＥＴのオン期間をパルス幅制御することによって、発生
するフライバックパルスの波高値を制御する構成と成
し、この一次コイルに流れる電流をオン・オフ制御する
ＭＯＳ ＦＥＴには一次コイル側からＭＯＳ ＦＥＴに向
かう方向を順方向としたダイオードが直列に接続され、
前記フライバックパルスの発生後にダンパーダイオード
がオン動作となるダンパー期間の終わりから前記ＭＯＳ
ＦＥＴのオン期間の始まりの間に休止期間を存在さ
せ、この休止期間にＭＯＳ ＦＥＴの寄生容量の電荷が
一次コイル側へ移動するのを前記ＭＯＳ ＦＥＴに直列
に接続されたダイオードにより阻止して、ＭＯＳ ＦＥ
Ｔの寄生容量とフライバックトランスの一次コイル間の
直列共振に起因して休止期間に発生する不要パルスを抑
制したことを特徴として構成されている。

【００２４】

【作用】上記構成の本発明において、スイッチ素子とし
てのＭＯＳ ＦＥＴがオンすることによって、駆動電源
側から一次コイルおよびＭＯＳ ＦＥＴを通って電流が
流れ、一次コイルに電磁エネルギが蓄えられる。ＭＯＳ
ＦＥＴがオフすると、共振コンデンサ等の容量成分と
一次コイルとの直列共振によってフライバックパルスが
発生する。このフライバックパルスが発生し終わったと
きからダンパー期間に入り、ダンパーダイオード側から
一次コイル側に逆電流が流れる。ダンパー期間の終わり
から次のＭＯＳ ＦＥＴがオンするまでの休止期間はＭ
ＯＳ ＦＥＴに直列に接続されているダイオードによっ
て寄生容量の電荷が一次コイル側へ移動するのが防止さ
れて寄生容量を除いた如くになるので、不要パルスは無
視できる程度に小さなものとなり、この寄生容量に起因
する不要パルスの悪影響を防止できる。

【００２５】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、前述した基
本回路と同一の回路部分には同一符号を付し、その重複
説明は省略する。図１には本発明に係る高圧発生用共振
型電源回路の第１の実施例の回路構成が示されている。
同図において、フライバックトランス１の一次コイル２
の一端側（例えば巻き始め端側）には駆動電源３が接続
され、一次コイル２の他端側（巻き終わり端側）にはス
イッチ素子としてのＭＯＳ ＦＥＴ（電界効果トランジ
スタ）１１のドレイン側が接続され、ＭＯＳ ＦＥＴ１
１のソース側はグランドに接続されている。

【００２６】ＭＯＳ ＦＥＴ１１のドレイン側と一次コ
イル２間にはＭＯＳ ＦＥＴ１１に直列に接続されたダ
イオード２６が介設されている。このダイオード２６の
カソード側がＭＯＳ ＦＥＴ１１のドレイン側に接続さ
れ、アノード側が一次コイル２側に接続されている。こ
のダイオード２６とＭＯＳ ＦＥＴ１１の直列回路に
は、図１に示すように、ダンパーダイオード５が並列に
接続されている。上記ダイオード２６はＭＯＳ ＦＥＴ
１１の寄生容量を見かけ上減少する働きを成し、本実施
例において特徴的な構成要素である。寄生容量を見かけ
上減少するとは、共振動作の初期の段階でＭＯＳ ＦＥ
Ｔ１１の寄生容量に蓄積された電荷がダイオード２６に
よって一次コイル２側への移動を妨げられ、あたかもク
ランプされた状態をいう。なお、このダイオード２６は
図１の破線で示すように、ＭＯＳ ＦＥＴ１１のソース
側に接続しても同様な働きを成す。

【００２７】また、一次コイル２の巻き終わり端側には
共振コンデンサ６の一端側が接続され、共振コンデンサ
６の他端側にはダイオード12のカソード側が接続され、
ダイオード12のアノード側はグランドに接続されてい
る。そして、ダイオード12と共振コンデンサ６との接続
部にはダイオード13のアノード側が接続され、ダイオー
ド13のカソード側は一次コイル２と駆動電源３との接続
部に接続されている。このダイオード12，13はクランプ
回路14を構成している。

【００２８】フライバックトランス１の二次コイル７の
高圧端側には分圧抵抗器15，16の直列回路の一端が接続
されており、この分圧抵抗器15，16に抵抗分割されて、
高圧出力電圧が検出されている。そしてこの検出電圧は
オペアンプ17の非反転入力端子に加えられている。オペ
アンプ17の反転入力端子側には基準電源18から基準電圧
が加えられており、オペアンプ17は高圧出力電圧の検出
電圧と基準電圧とを比較し、高圧出力電圧の降下量に対
応する信号をコンパレータ20の反転入力端子に加える。
一方、コンパレータ20の非反転入力端子には波形成形回
路21からの信号が加えられる。

【００２９】波形成形回路21は水平偏向出力回路（図示
せず）に同期した図２の（ａ）に示す水平ドライブ信号
（ＨＤ信号）を積分して図２の（ｂ）に示すようなラン
プ波形を作り出し、このランプ波形の信号をコンパレー
タ20の非反転入力端子に加えている。コンパレータ20は
前記ランプ波形の信号とオペアンプ17からの信号を比較
し、図２の（ｂ）および（ｃ）に示すように、オペアン
プ出力とランプ波形との交点位置で立ち上がり、ランプ
波形の立ち下がり、すなわちＨＤ信号の立ち下がりで立
ち下がるドライブ信号を作り出す。高圧出力電圧の降下
量が大きくなると、オペアンプの出力レベルも低下する
結果、ドライブ信号のパルス幅は大きくなる。コンパレ
ータ20は高圧出力電圧の降下量が大きくなるにつれてパ
ルス幅を広くしたドライブ信号を作り出し、これをドラ
イブ回路22に加えるのである。ドライブ回路22はドライ
ブ信号のオンパルス幅に応じてＭＯＳ ＦＥＴ11のスイ
ッチ駆動を行う。

【００３０】この実施例は上記のように構成されてお
り、次に、その動作を図１の回路および図２のタイムチ
ャートに基づき説明する。まず、ｔ₀ で、ＭＯＳ ＦＥ
Ｔ11がオンすると、駆動電源３側から一次コイル２を通
り、さらにＭＯＳ ＦＥＴ11を通ってグランド側に電流
が流れる。この一次コイル２に流れる電流は図２の
（ｅ）に示すように時間と共に増加し、この電流の流れ
によって一次コイル２に電磁エネルギが蓄えられる。

【００３１】次にｔ₁ でＭＯＳ ＦＥＴ11がオフする
と、一次コイル２から主に共振コンデンサ６とダイオー
ド13を通るルートおよびダイオード26とＭＯＳ ＦＥＴ
11の寄生容量を通るルートで電流が流れ、一次コイル２
のインダクタンスと共振コンデンサ６の容量とのＬＣ直
列共振が開始され、フライバックパルス（電圧パルス）
が発生する。このフライバックパルスは一次コイル２側
の電磁エネルギが全て共振コンデンサ６の静電エネルギ
に変換されたときに最大となる。一次コイル２の電磁エ
ネルギが全て共振コンデンサ６に移った後に、今度はダ
イオード12、共振コンデンサ６、一次コイル２を順に通
って駆動電源３に至るルートで逆電流が流れ、共振コン
デンサ６の静電エネルギは一次コイル２の電磁エネルギ
に逆変換されて行く。このとき、ＭＯＳ ＦＥＴ11の寄
生容量に蓄積された電荷はダイオード26に妨げられて一
次コイル２側へ流出しない。

【００３２】そして、フライバックパルスが作り終わっ
たｔ_２で、図１の回路のＡ点の電圧が零になり、このと
き、ダンパーダイオード５がオンしてダンパー期間が開
始し、グランド側からダンパーダイオード５を通って一
次コイル２側に電流が流れる。この逆電流の流れにより
Ａ点の電圧が上昇してｔ_３で駆動電源３の電源電圧Ｅ_Ｂ
と同電位になると、ダンパーダイオード５はオフしてダ
ンパー期間が終了する。このとき、ＭＯＳ ＦＥＴ１１
はオフしているため、駆動電源３側からＭＯＳＦＥＴ１
１の寄生容量側と共振コンデンサ６側に電流が流れよう
とするが、本実施例ではダイオード１２，１３のクラン
プ回路１４が設けられることで、共振コンデンサ６の両
端部の電圧（Ａ点、Ｂ点の電圧）は共に駆動電源３の電
源電圧Ｅ_ＢにクランプされてＥ_Ｂと同電位に保持される
ため、一次コイル２側から共振コンデンサ６側に電流が
流れることがなく、これにより、ｔ_３からｔ_４の休止期
間において前記図１３の（ａ）に示すようなノイズの原
因となる不要なパルス電圧Ｐ_Ｗが発生することがない。

【００３３】次に、ｔ₄ の時点で、ＭＯＳ ＦＥＴ11が
オンすると、Ａ点は接地されることとなり、駆動電源３
から一次コイル２を通る電流はＭＯＳ ＦＥＴ11を通っ
てグランド側に流れ、最初のｔ₀ の状態に一致する。こ
れらｔ₀ からｔ₄ の動作の繰り返しにより、回路動作が
継続される。

【００３４】本実施例では、高圧出力電圧が降下するに
つれ、ＭＯＳ ＦＥＴ11のオン期間が長くなり、これに
より、一次コイル２に蓄えられる電磁エネルギが大きく
なって発生するフライバックパルスの波高値も高くなる
ので、高圧出力電圧の安定化が効果的に行われることと
なる。しかも、高圧出力電圧を制御するスイッチ素子を
ＭＯＳ ＦＥＴ１個の素子によって構成したので、部品
点数が非常に少なくなり、回路構成も簡易となる。しか
も、ダンパー期間の終わりと次にＭＯＳ ＦＥＴ11がオ
ンするトランジスタ期間をオーバーラップさせる必要が
ないため、高圧出力電圧の安定化制御をＭＯＳ ＦＥＴ
11のオンタイミング制御で行うことが可能である。

【００３５】また、ダンパー期間の終わりからＭＯＳ
ＦＥＴ１１がオンするまでの休止期間は、共振コンデン
サ６の両端部の電圧が駆動電源３の電源電圧と同電位に
クランプされるので、駆動電源３から一次コイル２を通
って共振コンデンサ６に電流が流れることがなく、この
期間でノイズの原因となる不要なパルス電圧Ｐ_Ｗの発生
を防止することができる。

【００３６】しかも、この電圧パルスＰ_W を防止するク
ランプ回路14は２個のダイオード12，13を用いただけの
極めて簡単な回路構成のものでよく、回路の複雑化を防
止できる。

【００３７】さらに、この実施例は、前記図13の（ｃ）
中に破線で示すような、ＭＯＳ ＦＥＴ11のオン期間を
ダンパー期間にオーバーラップさせるという制約がな
く、これにより、ＭＯＳ ＦＥＴ11をスイッチ動作する
ドライブ信号のパルス幅を最大限水平ドライブ信号のパ
ルス幅まで広げることができ、極めて広い範囲に亙って
電圧制御が可能となる。

【００３８】さらに、本実施例の回路では偏向周期の１
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。

【００３９】図３には本発明の第２の実施例が示されて
いる。この実施例は、共振コンデンサ６に並列に偏向ヨ
ークＤ_Y とＳ字補正コンデンサＣ_S との直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ20とドライブ回路22との間にパル
ス幅リミッタ23を介設したものであり、それ以外の構成
は前記第１の実施例と同様である。

【００４０】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がＨＤ信号まで目一杯広がると、ＭＯＳ
ＦＥＴ11のオン期間が高周波駆動の場合よりも遙かに
長くなり、一次コイル２に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ23を設け、高周波駆
動を基準として設定した上限電圧を低周波偏向駆動にも
越えないようにドライブ信号のパルス幅を制限すること
によって、低周波から高周波にかけての広範囲な周波数
範囲のマルチスキャン駆動を支障なく行うことができる
ようにしている。

【００４１】このマルチスキャン駆動の回路としては、
図４に示すように、共振コンデンサを６ａと６ｂの直列
回路によって構成し、スイッチ19により、低周波数駆動
のときと高周波数駆動のときとで共振容量を切り換える
ようにすることもできる。

【００４２】図５には本発明の第３の実施例が示されて
いる。この実施例は、クランプ回路１４のダイオード１
２に並列にスイッチ素子のトランジスタ２４を並列に接
続したことを特徴としており、それ以外の構成は前記第
１の実施例と同様である。前記第１および第２の実施例
におけるフライバックパルスの波形を誇張して描くと図
６の（ａ）に示したものとなる。第１および第２の実施
例では、ＭＯＳ ＦＥＴ１１がオフして駆動電源３側か
ら一次コイル２を経て共振コンデンサ６にＬＣ直列共振
の電流が流れるとき、ダイオード１２が逆向きのため、
この電流がグランド側に落ちないので、フライバックパ
ルスがピークとなったときに、ダイオード１２がないと
きのピーク値よりも駆動電源３の電源電圧Ｅ_Ｂだけ持ち
上げられた格好の波形となり、パルス波形が左右非対称
となる。この実施例ではこれを避けるためにダイオード
１２に並列にトランジスタ２４を設け、フライバックパ
ルスを作成する期間でトランジスタ２４をオンするよう
にしている。このトランジスタ２４のオンにより、一次
コイル２側から共振コンデンサ６を通る電流はトランジ
スタ２４を経てグランド側に流れることとなり、これに
より、フライバックパルスのピーク電圧は駆動電源３の
電源電圧Ｅ_Ｂ分だけ持ち上げられることがなくなり、図
６の（ｂ）に示すように、左右対称のフライバックパル
ス波形を得ることができる。

【００４３】上記の各実施例の回路動作においては、ダ
ンパー期間の終わりから次のＭＯＳＦＥＴ１１がオンす
るまでの休止期間は、駆動電源３から一次コイル２を通
って流れようとする電流はクランプ回路１４のクランプ
動作によってその電流の流れの逃げ場がないので、ダイ
オード２６を設けない場合には、ＭＯＳ ＦＥＴ１１が
内蔵する寄生容量や共振コンデンサ６等に起因して回路
のＡ点等に図７に示すようにｔ_３〜ｔ_４の区間（休止期
間）で振動成分のノイズが発生する。このノイズは陰極
線管の駆動に際し、特に、高周波数駆動の場合には害と
なる。この点に関し、上記各実施例では、ＭＯＳ ＦＥ
Ｔ１１のドレイン側あるいはソース側にダイオード２６
が直列接続されることで、ＭＯＳ ＦＥＴ１１の寄生容
量を見かけ上減少させることができるので、前記ｔ_３〜
ｔ_４ の休止期間の振動成分を著しく小さくすることがで
きる。

【００４４】なお、このｔ₃ 〜ｔ₄ 間の振動成分のノイ
ズを取り去る回路構成としては、例えば図８の（ａ）に
示すように、ＭＯＳ ＦＥＴ11のベース側等、適宜の位
置に可飽和コア25を接続したり、あるいは図８の（ｂ）
に示すように、ダイオード12に並列にスナバ回路27を接
続したりして、前記ｔ₃ 〜ｔ₄ 間の振動成分のノイズを
取り去るようにすることも可能である。

【００４５】図９には本発明の第４の実施例が示されて
いる。この実施例は、ダイオード12と13により構成され
るクランプ回路14を省略し、ＭＯＳ ＦＥＴ11のドレイ
ン側あるいはソース側（図ではドレイン側）にダイオー
ド26を接続したものであり、それ以外の構成は前記第１
の実施例と同様である。

【００４６】この実施例の回路は極めて構成が簡易な回
路となっており、このようなクランプ回路14を省略した
回路としても、例えば、水平ドライブ信号の周波数が64
ＫHz以上で高周波数駆動を行う場合には、共振コンデン
サ６の静電容量を例えば1000PF以下と小さくできるの
で、前記図13に示すような不要な電圧パルスＰ_W が発生
してもその大きさが小さいので不要電圧パルスＰ_W によ
る支障をきたすことがなくなり、また、前記図７に示す
ｔ₃ 〜ｔ₄ 間で発生しようとする振動成分ノイズや図11
に示す不要パルスによる悪影響もダイオード26により防
止される結果、極めて簡易な構成の回路としても、精度
の高い回路駆動を行わせることができる。しかも、前記
各実施例と同様に、水平出力スイッチ素子として機能す
るＭＯＳＦＥＴ11のオン期間を制御するだけで、フライ
バックトランスの二次側出力の安定化動作を行うことが
でき、極めて実用性に優れた回路となる。

【００４７】前記ダイオード26の動作について詳述する
と、ＭＯＳ ＦＥＴ11のオフ時に一次コイル２から寄生
容量にも電流が流れ込み、フライバックパルスのピーク
形成に寄与するが、共振動作における寄生容量の電荷は
ダイオード26により一次コイル２側への移動を阻止され
る。従って、容量成分からの電荷の放出は共振コンデン
サ６とトランスの分布容量から行われることになる。こ
のことからフライバックパルスの立ち上がり期間と立ち
下がり期間では周波数が異なることが理解できよう。寄
生容量に蓄積された電荷はＭＯＳ ＦＥＴ11がオンする
までそのまま維持される。

【００４８】ところで、前記実施例では、ダイオード１
２と１３のクランプ回路１４を設けたり、ＭＯＳ ＦＥ
Ｔ１１に直列にダイオード２６を設けているが、これら
のダイオード１２，１３，２６を設けることにより、特
に、高周波数駆動においては、ＭＯＳ ＦＥＴ１１のス
イッチオン期間（トランジスタ期間）、つまり、ＭＯＳ
ＦＥＴ１１のオンパルス幅を可変制御することによ
り、フライバックトランス１の二次側出力Ｈ_Ｖをリニア
に制御できるという特徴的な効果が得られる。

【００４９】図10はこの効果を実験により確かめたグラ
フである。このグラフから判るように、前記図12に示す
基本回路の如く、ダイオードがダンパーダイオード５の
みの回路では、スイッチオン期間の極めて狭い区間で二
次側出力Ｈ_V が急峻に立ち上がっており、このような狭
い区間でスイッチオン期間をきめ細かく制御するのが難
しくなり、また、この急峻な立ち上がり位置の左右両側
では、ＭＯＳ ＦＥＴ11のスイッチオン期間を変化させ
ても、二次側出力はほぼ一定の値を示し、二次側出力を
リニアに可変制御できないものとなっている。このた
め、図12に示す基本回路の場合には、本実施例のＭＯＳ
ＦＥＴ11に対応するメインスイッチであるトランジス
タ４のオン期間を制御しても、二次側出力の可変制御を
行うことができず、したがって、従来の図12に示すよう
な基本回路にあっては、トランジスタ４のオンパルス幅
を制御して二次側出力Ｈ_V を制御するということは思い
もよらないものとなっていた。

【００５０】これに対し、前記第４の実施例の如く、１
個のダイオード26を設けただけでも、スイッチオン期間
の広い範囲に亙って二次側出力Ｈ_V が可変されており、
さらに、ダイオード26とクランプ回路のダイオード12，
13をともに設けた第１〜第３の実施例の回路では、スイ
ッチオン期間の広い範囲に亙って最も二次側出力Ｈ_Vを
リニアに可変することができており、これらの実験結果
から明らかな如く、クランプ回路のダイオード12，13と
ＭＯＳ ＦＥＴ11に直列接続されるダイオード26を共に
設けることにより、あるいはダイオード26のみを設ける
ことにより、ＭＯＳ ＦＥＴ11の１個のスイッチ素子の
オン期間を制御するだけで二次側出力Ｈ_V をリニアに制
御できるという画期的な効果が得られている。

【００５１】この画期的な効果は次のような理由によっ
てもたらされる。図12に示すダンパーダイオード５のみ
の基本回路では、トランジスタ４がオンすることで、駆
動電源３からコイル２に電流が流れて、コイル２に電磁
エネルギが蓄えられ、トランジスタ４がオフすると電磁
エネルギが共振コンデンサ６に流れ、ＬＣ直列共振によ
り自由振動が始まるが、ダンパーダイオード５の作用に
より、コイル２の逆起電力が駆動電源３の電源電圧Ｅ_B
以上になるとダンパー電流が流れ、図13の（ａ）に示す
パルス電圧がグランドレベルよりは下に落ちない構成と
なっている。その一方で、フライバックパルスＶ_C の波
高値はトランジスタ４がオフするときのコイル２のコイ
ル電流Ｉ_O に比例する。

【００５２】このコイル電流Ｉ_０は前述の如く、トラン
ジスタ４がオンする時点での初期電流Ｉ_１とするとＩ_０
＝（Ｅ_Ｂ／Ｌ）ｔ_ｏｎ＋Ｉ_１となる。Ｌはコイル２のイ
ンダクタンス、ｔ_ｏｎはトランジスタ４のオン時間であ
る。このことだけから考えれば、トランジスタ４のオン
期間を制御すれば二次側出力Ｈ_Ｖをリニアに制御できる
ことになるが、実際はダンパー期間にトランジスタ４を
オンさせてもトランジスタ電流が流れないため、このダ
ンパー期間が終わるまでは二次側出力は一定のままコン
トロールできない状態となる。図１１に示すようにダン
パーダイオード５のみの回路の場合は、自由振動のレベ
ルも大きく休止期間内に再度のダンパー期間が複数箇所
存在する結果、二次側出力が可変する区間は狭い範囲と
なり、実際上、トランジスタ４のオン期間によって二次
側出力をリニアに制御することは困難となる。

【００５３】これに対し、ダイオード12，13でクランプ
回路14を設けた回路では、共振コンデンサ６の両端電圧
がクランプ回路14により電源電圧Ｅ_B でクランプされる
ため、自由振動が防止され、不要パルスＰ_W が発生する
ということがない。このため、ＭＯＳ ＦＥＴ11のスイ
ッチオン期間を制御することにより、二次側出力を自在
に可変することができることとなる。

【００５４】しかし、実際には、フライバックトランス
１の分布容量やＭＯＳ ＦＥＴ11の寄生容量が共振コン
デンサ６と同じ作用をするため、コイル２のインダクタ
ンスとの自由振動により、駆動電源３の電源電圧Ｅ_B 以
上に逆バイアスされ、図11に示すように、走査期間中に
再度のダンパー期間を生じる。この再度のダンパー期間
とＭＯＳ ＦＥＴ11のオン期間が重なると、この区間は
二次側出力Ｈ_V のコントロールがきかない区間となる。

【００５５】また、走査期間中のパルスの山の位置でＭ
ＯＳ ＦＥＴ11がオンする場合は、コイル２に流れる電
流Ｉ₀ が変化し、それと等価となるダンパー電流も変化
することとなるため、ダンパーのオフ点が変化し、発振
状態を引き起こす。そうしたことから、不要な振動電流
を生じさせないように、何らかの電流阻止手段が必要で
ある。本実施例ではＭＯＳ ＦＥＴ11に直列にダイオー
ド26を入れることで、ＭＯＳ ＦＥＴ11の寄生容量の影
響を減らし、図10に示したように、ＭＯＳ ＦＥＴ11の
スイッチオン期間の制御によって、二次側出力Ｈ_V をほ
ぼリニアに制御することが可能となったのである。ダイ
オード12，13によるクランプ回路14を設けた回路ではそ
のクランプ回路14のクランプ効果とあいまって、その効
果がさらに高められる。なお、ＭＯＳ ＦＥＴ11の寄生
容量の影響を減少して自由振動パルスを防止する効果は
高周波になるほどその効果が顕著となるため、高周波駆
動の場合には、ダイオード12，13のクランプ回路14を省
略して、ダイオード26をＭＯＳ ＦＥＴ11に接続しただ
けでもその効果が大きく、ダイオード26を付けただけの
簡易な回路であっても、ＭＯＳ ＦＥＴ11のスイッチオ
ン期間の制御によって二次側出力Ｈ_V をほぼリニアにコ
ントロールすることが可能になる。また、高周波になる
ほど共振コンデンサの容量が小さくてよい。

【００５６】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例の回路において、図１の鎖線で示すように二次コイ
ル７の高圧端側に平滑コンデンサ９を設けたり、高圧安
定化の応答性を高めるためのスピードアップコンデンサ
28を設けたものでもよい。また、各実施例の回路は、高
圧安定化の制御幅が広く、かつ、応答性が良いので、一
般的にはレギュレーションを改善するためのチョークコ
イルをフライバックトランス１の一次コイルに並列に接
続する必要は特にないが、もちろん、このチョークコイ
ルを一次コイル２に並列に接続してもよい。

【００５７】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器15，16の直列回路を二次コ
イル７の一端側に接続しているが、通常の高電圧発生回
路では二次コイル側にフォーカス電圧とスクリーン電圧
を取り出す抵抗回路が接続されるので、この抵抗回路を
利用して高圧出力電圧を検出するようにしてもよい。

【００５８】また、図５に示す第３の実施例ではダイオ
ード１２に並列に接続するスイッチ素子をトランジスタ
２４により構成したが、これをＭＯＳ ＦＥＴ等、他の
スイッチ素子を用いて構成することができる。

【００５９】さらに、上記第１〜第３の各実施例ではク
ランプ回路１４を２個のダイオード１２，１３により構
成したが、このクランプ回路１４はダンパー期間の終わ
りから次にスイッチオンまでの休止期間にかけて、共振
コンデンサ６の両端側の電圧を駆動電源３の電源電圧に
クランプできるものであればよく、ダイオード１２，１
３以外の回路素子を用いて構成してもよい。もちろん、
第１〜第３の各実施例におけるクランプ回路１４を省略
することも可能である。これらクランプ回路１４を省略
しても、ダイオード２６による顕著な効果が得られる。

【００６０】

【００６１】

【発明の効果】本発明はスイッチ素子としての１個のＭ
ＯＳ ＦＥＴのみのオン期間制御（オン期間のパルス幅
制御）により一次側で発生する電圧パルスの波高値の制
御、つまり二次側電圧の安定化制御ができるので、本発
明の回路を高圧発生用の電源回路として使用するとき、
高圧安定化回路の部品点数を少なく、かつ、回路構成を
非常に簡易にできる。その上、ダンパー期間の終わりか
ら次にＭＯＳ ＦＥＴがオンするまでの休止期間に発生
しようとする不要パルスをＭＯＳ ＦＥＴにダイオード
を直列に接続するだけで著しく小さくでき、このため、
部品点数を減らして不要パルス防止の回路構成を極めて
簡易にでき、回路コストの大幅な低減化が可能となる。

【００６２】また、本発明の回路は偏向の１周期毎に共
振コンデンサのチャージとディスチャージが行われる共
振型のため、高圧安定化の応答性が優れたものとなる。

【００６３】さらに、本発明の回路は、スイッチ素子と
してのＭＯＳ ＦＥＴの寄生容量の影響を直列に接続さ
れるダイオードによって減少させる構成であるから、Ｍ
ＯＳＦＥＴのオン期間をダンパー期間にオーバーラップ
させなければならないという制約がないので、ＭＯＳ
ＦＥＴのオンパルス幅を零からダンパー期間の終わりま
で広げることができ、電圧制御幅を従来に比べ格段に広
くすることができ、マルチスキャン用の高圧電源として
も最適なものとなる。その上、ＭＯＳ ＦＥＴのオン期
間制御をスイッチオンタイミングによって制御できると
いう効果も得られる。

【００６４】さらに、前記の如く、一次コイルに流れる
電流をオン・オフ制御するＭＯＳＦＥＴにダイオードを
直列に接続することで、そのＭＯＳ ＦＥＴの寄生容量
を見かけ上減らすことができ、これにより、ダンパー期
間の終わりから次にスイッチ素子がオンする休止期間に
発生しようとする不要パルスや振動成分ノイズを抑制す
ることができ、これに伴い、スイッチオン期間（オン期
間のパルス幅）を可変制御することにより、二次側出力
をリニアに可変制御できるという画期的な効果を得るこ
とができる。特に、その効果は高周波数の回路駆動にお
いて顕著となる。

【図面の簡単な説明】

【図１】本発明に係る高圧発生用共振型電源回路の第１
の実施例を示す回路図である。

【図２】同実施例の回路動作を示すタイムチャートであ
る。

【図３】本発明の第２の実施例を示す回路図である。

【図４】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。

【図５】本発明の第３の実施例を示す回路図である。

【図６】同実施例の回路によるフライバックパルスの波
形と前記第１および第２の各実施例のフライバックパル
スの波形との比較説明図である。

【図７】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。

【図８】振動成分ノイズを除去する各種回路例の説明図
である。

【図９】本発明の第４の実施例の回路図である。

【図10】各実施例において設けられるダイオードの効果
特性のグラフである。

【図11】自由振動による不要パルスおよび再ダンパー期
間の発生状態の説明図である。

【図12】本発明を着想するに至った共振型電源回路の基
本回路図である。

【図13】図12の回路の動作を示すタイムチャートであ
る。

【符号の説明】

１ フライバックトランス ２ 一次コイル ３ 駆動電源 ４ トランジスタ ５ ダンパーダイオード ６，６ａ，６ｂ 共振コンデンサ 11 ＭＯＳ ＦＥＴ 14 クランプ回路 26 ダイオード

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 フライバックトランスの一次コイルに駆
   動電源が接続され、また、一次コイル側には該一次コイ
   ルに流れる電流をオン・オフ制御するスイッチ素子とし
   てのＭＯＳ ＦＥＴと、このＭＯＳ ＦＥＴのオフ時に一
   次コイルとの直列共振によってフライバックパルスを発
   生する共振コンデンサと、前記ＭＯＳＦＥＴに流れる電
   流の向きと逆向き電流をダンパー期間内に一次コイルに
   流すダンパーダイオードとが接続されている他励発振型
   の高圧発生用共振型電源回路において、前記一次コイル
   に流れる電流をオン・オフ制御するスイッチ素子を前記
   １個のＭＯＳ ＦＥＴによって構成し、この１個のＭＯ
   Ｓ ＦＥＴのオン期間をパルス幅制御することによっ
   て、発生するフライバックパルスの波高値を制御する構
   成と成し、この一次コイルに流れる電流をオン・オフ制
   御するＭＯＳ ＦＥＴには一次コイル側からＭＯＳ ＦＥ
   Ｔに向かう方向を順方向としたダイオードが直列に接続
   され、前記フライバックパルスの発生後にダンパーダイ
   オードがオン動作となるダンパー期間の終わりから前記
   ＭＯＳ ＦＥＴのオン期間の始まりの間に休止期間を存
   在させ、この休止期間にＭＯＳ ＦＥＴの寄生容量の電
   荷が一次コイル側へ移動するのを前記ＭＯＳ ＦＥＴに
   直列に接続されたダイオードにより阻止して、ＭＯＳ
   ＦＥＴの寄生容量とフライバックトランスの一次コイル
   間の直列共振に起因して休止期間に発生する不要パルス
   を抑制したことを特徴とする高圧発生用共振型電源回
   路。