JP3858444B2 - 水平偏向回路 - Google Patents
水平偏向回路 Download PDFInfo
- Publication number
- JP3858444B2 JP3858444B2 JP11105198A JP11105198A JP3858444B2 JP 3858444 B2 JP3858444 B2 JP 3858444B2 JP 11105198 A JP11105198 A JP 11105198A JP 11105198 A JP11105198 A JP 11105198A JP 3858444 B2 JP3858444 B2 JP 3858444B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- horizontal deflection
- horizontal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の属する技術分野】
本発明は陰極線管(CRT)を用いたテレビジョンディスプレイ装置に用いられる水平偏向回路に関する。
【0002】
【従来の技術】
一般のテレビジョン受像機に使用されている水平偏向回路は、図4に示すように、ダイオード変調回路でピンクッション歪みを補正しながら水平偏向コイルに鋸歯状波電流を供給すると共に、CRTに供給する高電圧を発生するフライバックトランスを負荷とする回路構成をとっている。
【0003】
また一般に、水平出力用のスイッチング素子としてはトランジスタを使用しているので、図4に示すようなトランジスタを用いた水平偏向回路で水平偏向の基本動作説明をする。
【0004】
図4において、ベースに正極性の水平ドライブパルスが加わり水平出力トランジスタ31がオンすると、フライバックトランス36の1次巻線を介してコレクター電流が直線的に増加しながら流れ、水平偏向コイル34に正の偏向電流が流れる。つぎに、水平出力トランジスタ31がオフされると、コレクター電流は0となるが、フライバックトランス36の1次巻線と水平偏向コイル34の合成インダクタンスと共振コンデンサ33,43が共振しながら、水平偏向コイル34から共振コンデンサ33,43に充電電流が流れ込み、つぎにはそれを放電する放電電流が水平偏向コイル34に流れ込む。しかし、ダンパーダイオード32,42が水平偏向コイル34に接続されているために、この共振現象はこの段階で停止して、水平偏向コイル34からの逆方向電流は共振コンデンサ33,43には流れず、ダンパーダイオード32,42を流れる。
【0005】
上述の動作を数式的に下記に示す、ここで、水平偏向コイル34に流れる水平偏向電流Iの最大振幅(peak to peak値、以下PP値と記す)をIpp、水平偏向コイル34の両端にかかる電圧Vの最大電圧をVp、水平偏向コイル34のインダクタンスをL、水平帰線(以下、リトレースと記す)期間をTreとすると、
V=L(dI/dt)‥‥(1)
リトレースパルスが正弦波曲線で近似できる場合は
Vp=(π/2)LIpp/Tre‥‥(2)
となる。
【0006】
一方、使用するCRTと水平偏向コイル34が決定されると、その水平偏向コイル34で電子ビームを走査するために必要となる偏向磁界のエネルギーはCRTの形状や高圧条件等で一義的に決まってしまう。インダクタンスLに流れる電流Iの有する磁気的エネルギーは(1/2)LI2 であるから、LIpp2 はこの水平偏向コイル34の偏向能率を表すものとなる。この偏向能率をWとすると、
LIpp2 =W‥‥(3)
(2)、(3)式より
IppVp=(π/2)W/Tre‥‥(4)
(4)式において、W,Treを一定とすると、水平偏向電流Ippは水平偏向コイル34両端のリトレースパルス電圧Vpに反比例する。
【0007】
図4に示すような従来から使用されている水平偏向回路では、リトレース期間のVpはスイッチング素子の両端電圧より必ず小さくなるので、Vpはスイッチング素子の制約を受ける。従って、たとえばフリッカーフリーのテレビジョン受像機のように水平偏向周波数が通常の2倍となる場合、Treが1/2となるので、スイッチング素子の耐圧性能からみてVpを変えないとすれば、Ippは2倍になり、これによる回路の各素子における電力ロスが増加する。この対策により、各素子をはじめ、回路コストの上昇を余儀なくされる。
【0008】
また、広角偏向では画面上下部と中央のS字補正量の違いが無視できなくなり中間ピンクッション歪みが生じる。図4に示されるダイオード変調回路ではS字補正を垂直走査の周期でダイナミックに変化させ、中間ピンクッション歪みを補正することが可能である。
図4のS字補正コンデンサ35は共振コンデンサ43と水平偏向コイル34で構成される上側共振回路の電流I1と、共振コンデンサ33とパルスモジュレーションコイル38で構成される下側共振回路の電流I2が流れる。この共振回路電流はピンクッションひずみ補正回路によって垂直走査の周期で変化しており、S字補正コンデンサ35によるS字補正量も垂直走査の周期で変化させることができる。その結果、この中間ピンクッション歪みを補正することができる。
【0009】
次に水平偏向コイルの内部抵抗によって生じる水平リニアリティ歪みの補正方法について説明する。
水平リニアリティ歪みは水平の走査期間中に水平偏向コイルの両端電圧が、水平偏向電流と内部抵抗の乗算分だけ減少してしまうことによりおこる。従って、走査区間終了時の偏向電流振幅は走査区間開始時の偏向電流振幅よりも小さくなってしまうことになる。ほとんどのCRTを用いたテレビジョンディスプレイ装置には、水平リニアリティを補正するために水平リニアリティ補正コイルを使用している。この水平リニアリティ補正コイルを水平偏向コイルに直列に接続することにより、水平リニアリティを補正している。
【0010】
しかしながら、この水平リニアリティ補正量は水平リニアリティ補正コイルの特性により一意的に決まるものである。このため画面の上下部と中央部とでは、偏向電流量が違うことにより補正量も変わってくるため、画面左右のピンクッションアンバランスなどを生じる結果となる。
【0011】
従来技術ではこれを解決するために図4のように水平リニアリティ補正トランス37を使用している。偏向電流I1の増減に対してI2が逆に変化するのを利用し、水平リニアリティ補正コイルに巻き線を追加しI2による起磁力を加えたものである。これにより、偏向電流の変化に対して、水平リニアリティ補正コイルの飽和度を一定に保つ効果がある。
【0012】
一方、本出願人は先に、CRTを用いたテレビジョンディスプレイ装置に用いられる水平偏向回路として、図5に示す如く、スイッチング素子を2つ用い水平偏向コイルに2kV程度の電圧を印加でき、倍速で走査するようにしたテレビジョンディスプレイ装置の水平偏向電流を通常のテレビジョンディスプレイ装置並にすることで、消費電力の削減と大幅なコストダウンを可能とした水平偏向回路を提案した。
【0013】
この図5につき説明するに、この水平偏向回路は、水平出力のスイッチング素子11とダンパーダイオード12と共振コンデンサ13との並列回路と、スイッチング素子21とダンパーダイオード22と共振コンデンサ23との並列回路とを直列接続して、その接続点にフライバックトランス6の1次巻線を介して電源供給を行う。スイッチング素子11の他端は接地され、スイッチング素子21の他端に水平偏向コイル4を接続し、さらにこの水平偏向コイル4に直列にS字補正コンデンサ5を接続し、S字補正コンデンサ5の他端は接地する。
【0014】
このような水平偏向回路にスイッチング素子11,21の両端電圧を読みとるパルス読みとり回路17,27と、その電圧に基づき演算してスイッチング素子21のオン、オフを制御するスイッチング素子制御回路50を備えている。
【0015】
つぎに、この回路動作を図5,図6,図7を参照して説明する。
図5において、水平ドライブ信号が水平出力のスイッチング素子11に入力し、水平出力のスイッチング素子11をオンさせると同時に、スイッチング素子制御回路50も動作して、スイッチング素子21もオンさせ、両者とも導通状態となり、水平偏向コイル4に偏向電流が流れる。一方、スイッチング素子11はスイッチング素子21より先にオフするが、これによってリトレース期間(水平帰線期間)がはじまる。このリトレース区間中にスイッチング素子21をスイッチング素子制御回路50によりオンオフ制御させる。これら一連の動作を水平偏向期間を区切り、等価回路を用いて説明する。
【0016】
〈トレース区間a〉
トレース区間aはスイッチング素子11,21の両方が導通している状態で、等価回路は図7Aのようになり、従来から用いられているスイッチング素子1段の水平偏向回路と同じ形となる。この時は偏向電流、フライバックトランス電流は共に、それぞれS字補正コンデンサ5の両端電圧、電源電圧に応じた傾きで増加する。この時の偏向電流の波形を図6Dに示す。
【0017】
〈リトレース区間の初期〉
リトレース期間に入るには、水平ドライブ信号により、まずスイッチング素子11をオフする。この時、まだスイッチング素子21が導通しているので等価回路は図7Bのようになり、通常の水平偏向回路と同様である。この時フライバックトランス6や水平偏向コイル4に流れていた電流は共振コンデンサ13に流れ込み、共振コンデンサ13の両端に電圧を生じ、それによって電流は反転動作を開始する。すなわち、共振動作をはじめ、その電圧、電流波形が図6の区間bとなる。
【0018】
〈リトレース区間におけるスイッチング素子21のオフ期間〉
リトレース区間の後半、偏向電流が0に達した後、スイッチング素子21をオフしてもダンパーダイオード22があるために等価回路は図7Bのままでなんら変化も起きないが、リトレースの前半まだ偏向電流が0に達する前にスイッチング素子21をオフしたときの等価回路は図7Cのようになり、水平偏向コイル4に直列にもう一つの共振コンデンサ23が接続されたことになる。
【0019】
そして偏向電流が共振コンデンサ23にも流れ込むので共振コンデンサ23の両端にも電圧を生じるようになり、水平偏向コイル4の両端には、スイッチング素子11の両端のパルスより大きなパルス電圧をかけることができる(図6A参照)。
【0020】
ここで、スイッチング素子11の両端のリトレースパルス電圧のピーク値は主に電源電圧、リトレース時間及びトレース時間の比で決まるので、このパルス(図6B参照)をフライバックトランス6で昇圧して、CRTの電子銃に用いる高電圧とすることができる。
【0021】
〈リトレース区間後半〉
リトレース区間は共振コンデンサ13,23に流れ込んでいた電荷が全て流れ出て両端電圧が0となったときダンパーダイオードが自動的に導通して終了する(ダイオードは簡単のため理想的ダイオードとする)。
ここで、共振コンデンサ23に流れ込む電流は共振コンデンサ13に流れ込む電流より常に少ないので、共振コンデンサ23の方が早く電荷がなくなり、ダンパーダイオード22がダンパーダイオード12より先に導通する。このために、スイッチング素子21の両端に生じるパルスの方がスイッチング素子11の両端に生じるパルスよりパルス幅が細くなる(図6B,Cの区間c参照)。
【0022】
さらに、スイッチング素子21のオフタイミングを遅らせると、共振コンデンサ23に流れ込む電流はさらに少なくなるので、この時スイッチング素子21の両端のパルスは、パルス幅がさらに細くなり、パルス高も低いものとなる。つまりスイッチング素子21のオフタイミングの位相をコントロールすることにより、水平偏向コイル4の両端にかかるリトレースパルス電圧をコントロールすることができ、結果的に偏向電流の振幅を可変することができる。
【0023】
なお、図6の区間dは等価回路は区間bと同じものとなるので、説明は略す。
【0024】
〈トレース区間e〉
さて、こうしてダンパーダイオード22が導通してしまうと回路は図7Bの等価回路の形にもどり共振コンデンサ13の両端電圧が0となるまで通常の偏向回路と同様にリトレース動作を続け、リトレース終了と共に図7Aの等価回路の形にもどり、トレース区間eに入る。このトレース区間eにおいては、水平偏向コイル4からダンパーダイオード12,22の順方向に水平偏向電流が流れる(図6D参照)。そしてこの間に、スイッチング素子11,21を導通状態にしておき、つぎのトレース区間aに備える。
【0025】
以上、水平偏向電流は上述の偏向区間a,b,c,d,eを繰り返すことで、水平偏向コイル4は水平偏向磁界を形成する。
【0026】
つぎに、スイッチング素子のオフタイミングを制御することにより、水平偏向電流の振幅を可変して、ピンクッション歪みや水平の画サイズ調整を行う方法について、詳細な説明を行う。
【0027】
水平偏向電流の最大振幅(PP値)Ippはリトレース期間の水平偏向コイルの両端にかかるリトレースパルス電圧の積分値に比例する。ところが、このリトレースパルス電圧は1200〜2200ボルト位あるので、これを処理可能な低電圧に分圧して、この電圧と水平偏向の振幅を表す基準電圧とを比較し、その差分を積分した上で、この積分値が0となるように、スイッチング素子のドライブ信号にフィードバックをかけて、精度高く、水平偏向電流のIppを制御しようとするものである。この一例が図5に示すスイッチング素子制御回路50である。
【0028】
図5において、パルス読みとり回路17,27でスイッチング素子11,21両端にかかるリトレースパルス電圧をそれぞれ検出する。なお、この検出電圧は、コンデンサ分割等を用いて、リトレースパルス電圧を分圧したものである。この検出電圧をスイッチング素子制御回路50に入力し、演算増幅器等の引き算器51を用いて、スイッチング素子11のリトレースパルス電圧(分圧値)からスイッチング素子21のリトレースパルス電圧(分圧値)を引き算する。この差電圧と所定の水平振幅に対応する振幅コントロール電圧とを比較器52で比較する。この振幅コントロール電圧は通常、ピンクッション歪みを補正するためのパラボラ状の電圧が加算されている。
【0029】
そして、比較された電圧は積分器53で積分されて直流電圧となり、スイッチング素子21のドライブ信号の位相(オフのタイミング)調整の信号として位相調整器54に入力される。そして位相調整器54で形成されたタイミングパルスはドライブ波形発生器55において、スイッチング素子21をドライブするのに十分なドライブ信号を形成する。このようなフィードバックループにより、スイッチング素子21はオフタイミングを制御しつつ、偏向電流を出力する。
【0030】
以上は、オフタイミングの閉ループ制御系が安定動作の状態にある場合の動作であるが、回路構成によっては、電源投入時の立ち上がり時等の過渡期には、異なる動作をすることがあるので、注意を要する。
【0031】
図5に示す制御系において、スイッチング素子11のリトレースパルスの電圧波形(分圧値)からスイッチング素子21のリトレースパルスの電圧波形(分圧値)を差し引いた面積は、偏向電流の振幅に対して、線形に変化する。そして、電源の立ち上がり時は、その差し引きの面積がある大きさに達するまでスイッチング素子21の両端にリトレースパルスが生じないようにフィードバックループが動作する。すなわち、スイッチング素子11の両端のリトレースパルスがある所定の波高値に達するまではスイッチング素子21の両端にリトレースパルスは発生しないので、安定した立ち上がりとなる。
【0032】
上述図5の水平偏向回路によれば、水平出力用のスイッチング素子の耐圧を低くとることができる一方、水平偏向コイルにかかるリトレースパルス電圧を大きくとり、偏向電流を小さくして偏向系の電力ロスを低減できると共に、水平方向の画サイズ調整や歪み補正を容易に行うことができる。
【0033】
【発明が解決しようとする課題】
然しながらこの図5において、水平偏向コイル4に直列に接続されているS字補正コンデンサ5によってS字補正されるが、その補正量は変化しないため中間ピンクッション歪補正はされない。この水平偏向回路では上述のダイオード変調方式とは回路形態が異なるため、同様の方式で中間ピンクッション歪補正を行うことはできない。
【0034】
また同様に水平リニアリティ補正においても、図5の水平偏向回路では、ダイオード変調方式の水平偏向回路とは形態が異なるため、水平リニアリティ補正トランスが使用できず、画面左右のピンクッションアンバランスなどの問題が生ずることになる。
【0035】
また、水平リニアリティ補正コイル、または水平リニアリティ補正トランスを使用した場合、そのコイルにかかる両端電圧の分だけ水平偏向コイルにかかる両端電圧は減少する。そのため、電源の能力を効率よく生かすことができなくなり、消費電力の増大や、発熱の問題につながる。したがって、水平リニアリティ補正を、スイッチング素子を使って行うことができれば、消費電力的にも有利になるだけでなく、その補正特性の制御が容易になり、コストも下がる可能性がある。
【0036】
本発明は上述の点に鑑み、図5に示す如き、スイッチング素子を2つ用い、水平偏向コイルに2kV程度の電圧が印加でき、倍速で走査する水平偏向電流を通常の水平偏向電流並みとし、消費電力削減と大幅なコストダウンを可能とした水平偏向回路において、中間ピンクッション歪補正、水平リニアリティ補正等従来のダイオード変調方式の水平偏向回路と変わらぬ各種補正ができるようにすることを目的とする。
【0037】
【課題を解決するための手段】
本発明水平偏向回路は、水平ドライブ信号が供給されることによりオン・オフ制御される第1のスイッチング素子と第1のダンパーダイオードと第1の共振コンデンサをそれぞれ並列に接続する第1の並列回路であって、その一端が所定電位とされると共に、この第1の並列回路の他端に対してこの所定電位より高電位とされる直流電圧がコイルを介して供給される第1の並列回路と、第2のスイッチング素子と第2のダンパーダイオードと第2の共振コンデンサとをそれぞれ並列に接続する第2の並列回路であって、この第1の並列回路の他端に一端が接続されることでこの第1の並列回路に直列接続される第2の並列回路と、水平偏向ヨークとS字補正コンデンサとを直列接続すると共に、この第1の並列回路の一端とこの第2の並列回路の他端との間に接続される直列回路と、この第1のスイッチング素子がオンすると同時に第2のスイッチング素子をオン制御するスイッチング素子制御手段であって、この第1のスイッチング素子がオフすることで開始するリトレース期間中にこの第2のスイッチング素子をオフさせると共に、これら第1のスイッチング素子及び第2のスイッチング素子がオフしている期間におけるこの第1のスイッチング素子の両端電圧とこの第2のスイッチング素子にかかる両端電圧との比較に基づきこの第2のスイッチング素子のオフ開始時期を制御するスイッチング素子制御手段と、この水平偏向コイルとS字補正コンデンサとの間に直列に接続されたコンデンサとこの水平偏向コイルとの接続点に対して一端が接続される直列回路であって、直流阻止用コンデンサ及び第3のスイッチング素子からなる直列回路の他端を所定電位とすると共に、この直列回路における直流阻止用コンデンサ及び第3のスイッチング素子の接続点に対してチョークコイルを介してこの所定電位より高電位とされる直流電源を供給するとともに、この第3のスイッチング素子を水平走査期間中にはオフさせ、帰線期間中にはオンさせるようにされた水平リニアリティ補正回路とを具備するものである。
【0038】
斯る、本発明によれば水平偏向コイルに直列接続されたS字補正コンデンサを接地する回路構成をとることができるので、このS字補正コンデンサと接地間に所定の回路素子又は所定の回路を接続した各種の偏向系の補正を容易に行うことができる。
【0039】
この為、S字補正コンデンサと並列接続して、中間ピンクッション歪補正回路と水平リニアリティ補正回路とを組み込み、S字補正コンデンサの両端に補正用の電圧を重畳でき、水平偏向コイルの両端電圧を変化させることができ、各種の偏向系補正ができる。
【0040】
【発明の実施の形態】
以下、図1,図2及び図3を参照して、本発明水平偏向回路の実施の形態の例につき説明しよう。この図1において、図5に対応する部分には同一符号を付して示す。
【0041】
図1に示すように、本実施の形態例の水平偏向回路は、水平出力のスイッチング素子11とダンパーダイオード12と共振コンデンサ13との並列回路と、スイッチング素子21とダンパーダイオード22と共振コンデンサ23との並列回路とを直列接続して、その接続点にフライバックトランス6の1次巻線を介して電源供給を行う。スイッチング素子11の他端は接地され、スイッチング素子21の他端には水平偏向コイル4を接続し、さらにこの水平偏向コイル4に直列にS字補正コンデンサ5を接続し、S字補正コンデンサ5の他端は接地する。
【0042】
このような水平偏向回路にスイッチング素子11,21の両端電圧を読みとるパルス読みとり回路17,27と、その電圧に基づき演算してスイッチング素子21のオン、オフを制御するスイッチング素子制御回路50を備えている。
【0043】
つぎに、この回路動作を図1,図6,図7を参照して説明する。
図1において、水平ドライブ信号が水平出力のスイッチング素子11に入力し、水平出力のスイッチング素子11をオンさせると同時に、スイッチング素子制御回路50も動作して、スイッチング素子21もオンさせ、両者とも導通状態となり、水平偏向コイル4に偏向電流が流れる。一方、スイッチング素子11はスイッチング素子21より先にオフするが、これによってリトレース期間(水平帰線期間)がはじまる。このリトレース区間中にスイッチング素子21をスイッチング素子制御回路50によりオンオフ制御させる。これら一連の動作を水平偏向期間を区切り、等価回路を用いて説明する。
【0044】
〈トレース区間a〉
トレース区間aはスイッチング素子11,21の両方が導通している状態で、等価回路は図7Aのようになり、従来から用いられているスイッチング素子1段の水平偏向回路と同じ形となる。この時は偏向電流、フライバックトランス電流は共に、それぞれS字補正コンデンサ5の両端電圧、電源電圧に応じた傾きで増加する。この時の偏向電流の波形を図6Dに示す。
【0045】
〈リトレース区間の初期〉
リトレース期間に入るには、水平ドライブ信号により、まずスイッチング素子11をオフする。この時、まだスイッチング素子21が導通しているので等価回路は図7Bのようになり、通常の水平偏向回路と同様である。この時フライバックトランス6や水平偏向コイル4に流れていた電流は共振コンデンサ13に流れ込み、共振コンデンサ13の両端に電圧を生じ、それによって電流は反転動作を開始する。すなわち、共振動作をはじめ、その電圧、電流波形が図6の区間bとなる。
【0046】
〈リトレース区間におけるスイッチング素子21のオフ期間〉
リトレース区間の後半、偏向電流が0に達した後、スイッチング素子21をオフしてもダンパーダイオード22があるために等価回路は図7Bのままでなんら変化も起きないが、リトレースの前半まだ偏向電流が0に達する前にスイッチング素子21をオフしたときの等価回路は図7Cのようになり、水平偏向コイル4に直列にもう一つの共振コンデンサ23が接続されたことになる。
【0047】
そして偏向電流が共振コンデンサ23にも流れ込むので共振コンデンサ23の両端にも電圧を生じるようになり、水平偏向コイル4の両端には、スイッチング素子11の両端のパルスより大きなパルス電圧をかけることができる(図6A参照)。
【0048】
ここで、スイッチング素子11の両端のリトレースパルス電圧のピーク値は主に電源電圧、リトレース時間及びトレース時間の比で決まるので、このパルス(図6B参照)をフライバックトランス6で昇圧して、CRTの電子銃に用いる高電圧とすることができる。
【0049】
〈リトレース区間後半〉
リトレース区間は共振コンデンサ13,23に流れ込んでいた電荷が全て流れ出て両端電圧が0となったときダンパーダイオードが自動的に導通して終了する(ダイオードは簡単のため理想的ダイオードとする)。
ここで、共振コンデンサ23に流れ込む電流は共振コンデンサ13に流れ込む電流より常に少ないので、共振コンデンサ23の方が早く電荷がなくなり、ダンパーダイオード22がダンパーダイオード12より先に導通する。このために、スイッチング素子21の両端に生じるパルスの方がスイッチング素子11の両端に生じるパルスよりパルス幅が細くなる(図6B,Cの区間c参照)。
【0050】
さらに、スイッチング素子21のオフタイミングを遅らせると、共振コンデンサ23に流れ込む電流はさらに少なくなるので、この時スイッチング素子21の両端のパルスは、パルス幅がさらに細くなり、パルス高も低いものとなる。つまりスイッチング素子21のオフタイミングの位相をコントロールすることにより、水平偏向コイル4の両端にかかるリトレースパルス電圧をコントロールすることができ、結果的に偏向電流の振幅を可変することができる。
【0051】
なお、図6の区間dは等価回路は区間bと同じものとなるので、説明は略す。
【0052】
〈トレース区間e〉
さて、こうしてダンパーダイオード22が導通してしまうと回路は図7Bの等価回路の形にもどり共振コンデンサ13の両端電圧が0となるまで通常の偏向回路と同様にリトレース動作を続け、リトレース終了と共に図7Aの等価回路の形にもどり、トレース区間eに入る。このトレース区間eにおいては、水平偏向コイル4からダンパーダイオード12,22の順方向に水平偏向電流が流れる(図6D参照)。そしてこの間に、スイッチング素子11,21を導通状態にしておき、つぎのトレース区間aに備える。
【0053】
以上、水平偏向電流は上述の偏向区間a,b,c,d,eを繰り返すことで、水平偏向コイル4は水平偏向磁界を形成する。
【0054】
つぎに、スイッチング素子のオフタイミングを制御することにより、水平偏向電流の振幅を可変して、ピンクッション歪みや水平の画サイズ調整を行う方法について、詳細な説明を行う。
【0055】
水平偏向電流の最大振幅(PP値)Ippはリトレース期間の水平偏向ヨークの両端にかかるリトレースパルス電圧の積分値に比例する。ところが、このリトレースパルス電圧は1200〜2200ボルト位あるので、これを処理可能な低電圧に分圧して、この電圧と水平偏向の振幅を表す基準電圧とを比較し、その差分を積分した上で、この積分値が0となるように、スイッチング素子のドライブ信号にフィードバックをかけて、精度高く、水平偏向電流のIppを制御しようとするものである。この図1例に示すスイッチング素子制御回路50も、図5に示すものと同様に構成する。
【0056】
本例において、パルス読みとり回路17,27でスイッチング素子11,21両端にかかるリトレースパルス電圧をそれぞれ検出する。なお、この検出電圧は、コンデンサ分割等を用いて、リトレースパルス電圧を分圧したものである。この検出電圧をスイッチング素子制御回路50に入力し、演算増幅器等の引き算器51を用いて、スイッチング素子11のリトレースパルス電圧(分圧値)からスイッチング素子21のリトレースパルス電圧(分圧値)を引き算する。この差電圧と所定の水平振幅に対応する振幅コントロール電圧とを比較器52で比較する。この振幅コントロール電圧は通常、ピンクッション歪みを補正するためのパラボラ状の電圧が加算されている。
【0057】
そして、比較された電圧は積分器53で積分されて直流電圧となり、スイッチング素子21のドライブ信号の位相(オフのタイミング)調整の信号として位相調整器54に入力される。そして位相調整器54で形成されたタイミングパルスはドライブ波形発生器55において、スイッチング素子21をドライブするのに十分なドライブ信号を形成する。このようなフィードバックループにより、スイッチング素子21はオフタイミングを制御しつつ、偏向電流を出力する。
【0058】
以上は、オフタイミングの閉ループ制御系が安定動作の状態にある場合の動作であるが、回路構成によっては、電源投入時の立ち上がり時等の過渡期には、異なる動作をすることがあるので、注意を要する。
【0059】
図1に示す制御系において、スイッチング素子11のリトレースパルスの電圧波形(分圧値)からスイッチング素子21のリトレースパルスの電圧波形(分圧値)を差し引いた面積は、偏向電流の振幅に対して、線形に変化する。そして、電源の立ち上がり時は、その差し引きの面積がある大きさに達するまでスイッチング素子21の両端にリトレースパルスが生じないようにフィードバックループが動作する。すなわち、スイッチング素子11の両端のリトレースパルスがある所定の波高値に達するまではスイッチング素子21の両端にリトレースパルスは発生しないので、安定した立ち上がりとなる。
【0060】
本例においては、図1に示す如くこの水平偏向コイル4及びS字補正コンデンサ5の接続中点を中間ピンクッション歪補正回路60及び水平リニアリティ補正回路70の並列回路を介して接地する。
【0061】
この場合、図1のように水平偏向コイル4に直列にS字補正コンデンサ5を入れて共振させると、S字補正コンデンサ5の両端電圧は図3Bのようになる。この正弦波状電圧成分が重畳され、偏向電流は画面の中心部で増加し、周辺部で減少されるので、S字補正ができる。したがって、図3BのようなS字補正コンデンサ5の両端電圧を垂直走査周期でダイナミックに変化させれば中間ピンクッション歪を補正することが可能である。
【0062】
この中間ピンクッション歪補正回路60は例えば図2Aに示す如く、S字補正コンデンサ5に並列にコンデンサ62及びスイッチング素子61の直列回路を接続したものである。このスイッチング素子61を水平走査期間中の前半でオフすることにより、画面左右部と画面中央部ではS字補正コンデンサの容量を切り替えることができ、S字補正量を変化させることができる。つまり、画面左右部ではS字補正コンデンサ5とコンデンサ62の並列容量による補正となり、画面中央部ではS字補正コンデンサ5のみによる補正となる。
【0063】
このスイッチング素子61のスイッチングタイミングを変調することにより、中間ピンクッション歪みの補正される様子を図2B,C,Dを使って説明する。スイッチング素子61のスイッチング信号入力端子61aには、垂直走査周期でパルス幅変調されたドライブ信号を入力する。このとき、垂直方向の画面上下部ではスイッチングのオフタイミングを遅らせ、垂直方向の画面中央部ではスイッチングのオフタイミングを早めるようにする。そうすることにより、垂直方向の画面中央部での方が、スイッチングのオフされるタイミングが早いため、S字補正コンデンサ5のみによる補正の時間が長くなり、S字補正量は多くなる。逆に、垂直方向の画面上下部では補正量が少なくなり、垂直走査周期で補正量をダイナミックに変化させることができるので、中間ピンクッション歪みを補正することができる。
【0064】
また、水平リニアリティ補正回路70は例えば図3Aに示す如く水平偏向コイル4とS字補正コンデンサ5に直列に接続されたコンデンサ72との接続中点を直流阻止用のコンデンサ73及びスイッチング素子71の直列回路を介して接地すると共に、このコンデンサ73及びスイッチング素子71の接続中点をチョークコイル74を介して直流電源端子に接続されたものである。この水平リニアリティ補正回路70の動作は水平走査期間中にスイッチング素子71をオフさせ、帰線期間中にスイッチング素子をオンさせる。
【0065】
水平偏向電流は走査区間ではS字補正コンデンサ5を電源として流れているので、水平偏向電流の変化率とS字補正コンデンサ5の両端電圧は比例関係がある。このため偏向電流が走査区間の後半で減衰しているときは、S字補正コンデンサ5の両端電圧も走査区間の後半で減少する(図3Dの点線)。帰線期間中で図3Cに示す如きスイッチング信号によりスイッチング素子71をオンさせると、S字補正コンデンサ5から電流がスイッチング素子71を通って流れ、その両端電圧は減少する。それによってS字補正コンデンサ5の両端電圧が上昇するタイミングが遅れるため、走査期間の前半では両端電圧が減少し、後半では両端電圧が上昇する結果となる(図3Dの実線)。
【0066】
このスイッチング素子71のオン時間を長くすると、その分S字補正コンデンサ5から電流がスイッチング素子71を通って流れるため、S字補正コンデンサ5の両端電圧が上昇するタイミングはさらに遅くなり、補正量を多くすることができる。したがって、スイッチングのオン時間を垂直走査期間で変調することにより、水平リニアリティ補正量を、垂直走査周期で変化させることができる。
【0067】
なお、中間ピンクッション歪補正回路60と水平リニアリティ補正回路70は、上述例に限ることはない。S字補正コンデンサ5と並列接続するかたちで、種々の補正回路を組み込み、S字補正コンデンサの両端に補正用の電圧を重畳していくことができるので、各種の偏向系補正が容易に行うことができる。これは、図1の回路形態が、水平偏向コイルに直列接続されたS字補正コンデンサ5が接地する構成をとることができることに、大きく起因している。
【0068】
また、本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
【0069】
【発明の効果】
以上説明したように、本発明によれば、スイッチング素子を2つ用い、水平偏向コイルに2kV程度の電圧が印加でき、倍速走査の水平偏向電流をノーマル走査並にすることで、消費電力削減と大幅なコストダウンを可能とした水平偏向回路に、中間ピンクッション補正回路と水平リニアリティ補正回路を設け、従来のダイオード変調方式の水平偏向回路と変わらぬ各種補正をすることができる。
【0070】
また、本発明によれば、水平リニアリティ補正コイルを使用した場合に比べて、水平偏向コイルにかかる電圧を多く取ることができるため、消費電力が少なく発熱量も押さえることができ、また、リニアリティの補正特性をスイッチングで操作できるので、調整などが容易にできるようになるだけでなく、コイルを用いて補正を行う場合により、コストも安くなる利点がある。
【図面の簡単な説明】
【図1】本発明水平偏向回路の実施の形態の例を示す構成図である。
【図2】本発明の要部の例の説明に供する線図である。
【図3】本発明の要部の例の説明に供する線図である。
【図4】従来の水平偏向回路の例を示す構成図である。
【図5】水平偏向回路の例を示す構成図である。
【図6】本発明及び図5の説明に供する線図である。
【図7】本発明及び図5の説明に供する等価回路図である。
【符号の説明】
13,23,33,43‥‥共振コンデンサ、4,34‥‥水平偏向コイル、5,35,45‥‥S字補正コンデンサ、6,36‥‥フライバックトランス、11,21‥‥スイッチング素子、12,22,32,42‥‥ダンパーダイオード、17,27‥‥パルス読みとり回路、31‥‥水平出力トランジスタ、50‥‥スイッチング素子制御回路、51‥‥引き算器、52‥‥比較器、53‥‥積分器、54‥‥位相調整器、55‥‥ドライブ波形発生器、60‥‥中間ピンクッション歪補正回路、70‥‥水平リニアリティ補正回路
Claims (3)
- 水平ドライブ信号が供給されることによりオン・オフ制御される第1のスイッチング素子と第1のダンパーダイオードと第1の共振コンデンサをそれぞれ並列に接続する第1の並列回路であって、その一端が所定電位とされると共に、前記第1の並列回路の他端に対して前記所定電位より高電位とされる直流電圧がコイルを介して供給される第1の並列回路と、
第2のスイッチング素子と第2のダンパーダイオードと第2の共振コンデンサとをそれぞれ並列に接続する第2の並列回路であって、前記第1の並列回路の他端に一端が接続されることで前記第1の並列回路に直列接続される第2の並列回路と、
水平偏向ヨークとS字補正コンデンサとを直列接続すると共に、前記第1の並列回路の一端と前記第2の並列回路の他端との間に接続される直列回路と、
前記第1のスイッチング素子がオンすると同時に第2のスイッチング素子をオン制御するスイッチング素子制御手段であって、前記第1のスイッチング素子がオフすることで開始するリトレース期間中に前記第2のスイッチング素子をオフさせると共に、これら第1のスイッチング素子及び第2のスイッチング素子がオフしている期間における前記第1のスイッチング素子の両端電圧と前記第2のスイッチング素子にかかる両端電圧との比較に基づき前記第2のスイッチング素子のオフ開始時期を制御するスイッチング素子制御手段と 、
前記水平偏向コイルとS字補正コンデンサとの間に直列に接続されたコンデンサと前記水平偏向コイルとの接続点に対して一端が接続される直列回路であって、直流阻止用コンデンサ及び第3のスイッチング素子からなる直列回路の他端を所定電位とすると共に、この直列回路における直流阻止用コンデンサ及び第3のスイッチング素子の接続点に対してチョークコイルを介して前記所定電位より高電位とされる直流電源を供給するとともに、前記第3のスイッチング素子を水平走査期間中にはオフさせ、帰線期間中にはオンさせるようにされた水平リニアリティ補正回路と
を具備することを特徴とする水平偏向回路。 - 請求項1記載の水平偏向回路において、
前記第3のスイッチング素子をオンさせる時間を垂直走査期間で変えることにより、水平リニアリティ補正量を垂直走査周期で変化させることを特徴とする水平偏向回路。 - 請求項1記載の水平偏向回路において、
前記コイルは、フライバックトランスの1次巻線とされることを特徴とする水平偏向回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11105198A JP3858444B2 (ja) | 1998-04-21 | 1998-04-21 | 水平偏向回路 |
US09/446,311 US6222328B1 (en) | 1998-04-21 | 1999-04-21 | Horizontal deflection circuit |
PCT/JP1999/002117 WO1999055077A1 (fr) | 1998-04-21 | 1999-04-21 | Circuit de deviation horizontal |
KR1019997011997A KR20010013971A (ko) | 1998-04-21 | 1999-04-21 | 수평편향회로 |
EP99917078A EP0989742A4 (en) | 1998-04-21 | 1999-04-21 | HORIZONTAL DEFLECTION SWITCHING |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11105198A JP3858444B2 (ja) | 1998-04-21 | 1998-04-21 | 水平偏向回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11308478A JPH11308478A (ja) | 1999-11-05 |
JP3858444B2 true JP3858444B2 (ja) | 2006-12-13 |
Family
ID=14551175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11105198A Expired - Fee Related JP3858444B2 (ja) | 1998-04-21 | 1998-04-21 | 水平偏向回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3858444B2 (ja) |
-
1998
- 1998-04-21 JP JP11105198A patent/JP3858444B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11308478A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS635949B2 (ja) | ||
KR840001292B1 (ko) | 라스터 왜곡 교정 편향 회로 | |
JPH0681267B2 (ja) | 水平出力回路 | |
JP3858435B2 (ja) | 水平偏向回路 | |
US6124686A (en) | Horizontal deflection circuit | |
JP3858444B2 (ja) | 水平偏向回路 | |
KR20010013971A (ko) | 수평편향회로 | |
JP3832090B2 (ja) | 水平偏向回路 | |
JP4565790B2 (ja) | ダイナミックs補正 | |
JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
KR20010022025A (ko) | 수평편향회로 | |
JP3459834B2 (ja) | 切換式垂直偏向システム | |
JP2993361B2 (ja) | 水平偏向高圧発生回路 | |
JPS61100076A (ja) | 水平出力回路 | |
JP2819977B2 (ja) | 受像機の電源回路 | |
JPH0749890Y2 (ja) | 水平励振回路 | |
JP3230717B2 (ja) | 水平偏向高圧発生回路 | |
JP2003125229A (ja) | 水平偏向回路 | |
JPH0799620A (ja) | 高圧安定化回路 | |
JPH11308476A (ja) | 水平偏向回路 | |
JPH0591360A (ja) | 偏向電流発生回路 | |
JPH1013705A (ja) | 水平偏向出力回路用電源回路 | |
JP2000175068A (ja) | 偏向歪み補正装置 | |
JP2000312299A (ja) | 水平直線性補正回路 | |
JPH07254996A (ja) | 水平偏向回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
LAPS | Cancellation because of no payment of annual fees |