JP3832090B2 - 水平偏向回路 - Google Patents

水平偏向回路 Download PDF

Info

Publication number
JP3832090B2
JP3832090B2 JP12506598A JP12506598A JP3832090B2 JP 3832090 B2 JP3832090 B2 JP 3832090B2 JP 12506598 A JP12506598 A JP 12506598A JP 12506598 A JP12506598 A JP 12506598A JP 3832090 B2 JP3832090 B2 JP 3832090B2
Authority
JP
Japan
Prior art keywords
switching element
horizontal
horizontal deflection
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12506598A
Other languages
English (en)
Other versions
JPH11317884A (ja
Inventor
健 菊地
純三 渡部
秀考 本地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12506598A priority Critical patent/JP3832090B2/ja
Priority to KR19997012087A priority patent/KR20010014054A/ko
Priority to EP99917229A priority patent/EP0998133A4/en
Priority to US09/462,390 priority patent/US6326743B1/en
Priority to PCT/JP1999/002378 priority patent/WO1999057888A1/ja
Publication of JPH11317884A publication Critical patent/JPH11317884A/ja
Application granted granted Critical
Publication of JP3832090B2 publication Critical patent/JP3832090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は陰極線管(CRT)を用いたテレビジョンディスプレイ装置等に用いて好適な水平偏向回路に関する。
【0002】
【従来の技術】
一般に、陰極線管(CRT)を使用したテレビジョン受像機に用いられる水平偏向回路は図7に示す如きもので、スイッチング素子を構成する水平出力npn形トランジスタ1のコレクタ−エミッタ間に並列にダンパーダイオード2、共振コンデンサ3を接続すると共にこの水平出力トランジスタ1のコレクタ−エミッタ間に並列に水平偏向コイル4及びS字補正コンデンサ5の直列回路を接続し、この水平出力トランジスタ1のコレクタをフライバックトランス6の1次巻線を介して直流電源7の正極に接続し、この水平出力トランジスタ1のエミッタを直流電源7の負極に接続したものである。
【0003】
この、図7に示す如き、水平偏向回路は水平走査区間では、水平出力トランジスタ1又はダンパーダイオード2が導通状態となっているので、その等価回路は図8に示す如くなる。この図8より明らかな如く、水平走査区間では水平偏向電流はS字補正コンデンサ5と水平偏向コイル4との直列共振によって維持されている。
【0004】
しかし、このときの水平偏向コイル4、水平出力トランジスタ1、ダンパーダイオード2等の回路素子は電力を消費するので水平偏向電流はその振幅を水平走査区間のうちに僅かずつ減少して、水平走査区間の終了時の水平偏向電流振幅は水平走査区間開始時の水平偏向電流振幅よりも小さな値となってしまう。
【0005】
また水平偏向コイル4には内部抵抗が存在するため、水平偏向コイル4の両端電圧は、この水平偏向電流とこの内部抵抗との乗算分だけ減少する。このため、水平偏向電流が増加するに従って電流の変化分は小さくなってしまう。
【0006】
一般に画像表示装置は画面に向かって左側から右側に水平走査しているので、これをCRT管面の画像で見ると、画像の右側が縮んで見えるので「右縮み」といわれている。
【0007】
この右縮みを補正するために、多くのテレビジョン受像機、コンピュータディスプレイ等では水平リニアリティコイル(又はトランス)と呼ばれる過飽和リアクタを用いている。この水平リニアリティコイル(又はトランス)はそのコアが磁石となされており、しかも使用する電流範囲でコアの磁性体が飽和するように作られている。
【0008】
この為、この水平リニアリティコイル(又はトランス)は電流を流す方向によりインダクタンスが異なるという性質を持つ。この水平リニアリティコイル(又はトランス)を水平偏向コイル4に直列に、水平走査の開始時に最もインダクタンスが大きくなるように接続すると、水平走査の前半には見かけ上水平偏向コイル4のインピーダンスが大きく、これによって水平偏向電流を制限し、水平走査の後半では水平偏向電流は水平偏向回路の電力消費によってその電力を減らしているが、この水平リニアリティコイル(又はトランス)のインダクタンスが減少しているので水平偏向コイル4の見かけ上のインピーダンスが小さくなっておりこの電流振幅を維持することができる。
【0009】
【発明が解決しようとする課題】
斯る水平リニアリティコイル(又はトランス)による補正では、その効果がこの水平リニアリティコイル(又はトランス)に用いる磁性体の材質と磁石の強さで決まっており、その電流とインダクタンスの関係が多かれ少なかれ急峻に変化する性質があり、補正効果もそれに従ってリニアリティが急激に変化する部分を持つ傾向にあり、理想的な補正効果が得られにくい不都合があった。
【0010】
なおかつ、画面の上下部と中央部とでは偏向電流量が違うことにより補正量も変わってくるため、画面左右のピンクッションアンバランス等が生じる結果なっている。
【0011】
この水平リニアリティコイル(又はトランス)による補正では、補正量を垂直走査周期で変化させピンクッションアンバランス等の問題を解決しているが、補正特性を調整することはできない。
【0012】
従って、この水平リニアリティコイル(又はトランス)を使用して補正するものにおいては、受像管、水平偏向コイル4のばらつきなどにより水平偏向の中心と画面の中心位置が合わないときは、理想的な補正特性が得られないため、これを合わせるために新たに水平センタリング回路が必要となっていた。
【0013】
更に、水平リニアリティコイル(又はトランス)は水平偏向コイル4に直列に接続して用いるので、その分、この水平偏向コイル4のインピーダンスを小さく設定せざるをえず水平偏向電流の振幅が大きくなってしまうという不都合があった。
【0014】
本発明は斯る点に鑑み、水平リニアリティの補正量を調整できるようにすると共に水平偏向電流振幅を小さく抑えることができるようにすることを目的とする。
【0015】
【課題を解決するための手段】
本発明水平偏向回路は、水平偏向コイルに直列に接続されるS字補正コンデンサの両端間にスイッチング素子を設け、このスイッチング素子を水平帰線期間中にオンしてこのS字補正コンデンサの充電電荷を放電するようにすると共にこのスイッチング素子のオン時間を制御して、水平周期のリニアリティ補正を行うようにしたものである。
【0016】
斯る本発明によればスイッチング素子のオン時間を制御して、水平リニアリティの補正量を可変することができるので、水平偏向電流の振幅が変わっても適正な水平リニアリティの補正量を容易に得ることができる。
【0017】
また本発明によれば、この水平リニアリティ補正のために、この水平偏向コイルに直列に挿入する部品はなく、余分な電圧降下を生じないので、水平偏向コイルのインピーダンスを大きく設定し、水平偏向電流振幅を小さく抑えることができる。
【0018】
【発明の実施の形態】
以下、図1、図2を参照して本発明水平偏向回路の実施の形態の例につき説明しよう。この図1において図7に対応する部分には同一符号を付して示す。
【0019】
図1例はスイッチング素子を構成する水平出力npn形トランジスタ1のコレクタ−エミッタ間に並列にダンパーダイオード2、共振コンデンサ3を接続すると共にこの水平出力トランジスタ1のコレクタ−エミッタ間に並列に水平偏向コイル4及びS字補正コンデンサ5の直列回路を接続し、この水平出力トランジスタ1のコレクタをフライバックトランス6の1次巻線を介して正の直流電圧が供給される直流電源端子7aに接続すると共にこの水平出力トランジスタ1のエミッタを接地する。
【0020】
本例においては、偏向コイル4及びS字補正コンデンサ5の接続点を直流阻止用のコンデンサ10とダイオード及びトランジスタより成る複合素子のスイッチング素子11との直列回路を介して接地する。即ちS字補正コンデンサ5に並列にスイッチング素子11を接続する。
【0021】
またこのコンデンサ10及びスイッチング素子11の接続中点を高周波阻止用のチョークコイル12を介して直流電源端子7aに接続する。
【0022】
本例においては、このスイッチング素子11を図2Aに示す如く水平走査の帰線期間中にオンする如くすると共にこのオン時間を可変(スイッチングパルスのパルス幅変調)できる如くする。
【0023】
この図1例の水平偏向回路は従来の図7例同様の水平偏向動作を行う。この場合、S字補正コンデンサ5の両端電圧は図2Cに示す如く直流電源端子7aに供給される直流電圧Eを中心とした正弦波形状となる。
【0024】
また、このスイッチング素子11とコンデンサ10との接続点の電圧は、このコンデンサ10により直流成分が阻止されるが、直流電源端子7aよりの直流成分がチョークコイル12を介して重畳されるため、図2Cに示す如く直流電源端子7aに供給される直流電圧Eを中心とした正弦波形状となる。
【0025】
次に本例による水平リニアリティ補正回路の動作につき説明する。このスイッチング阻止11の制御端子11aに図2Aに示す如く水平走査の水平走査期間中はこのスイッチング素子11をオフとし、帰線期間中にこのスイッチング素子11をオンさせるスイッチング信号を供給する。
【0026】
水平偏向電流は水平走査期間ではS字補正コンデンサ5を電源として流れているので、水平偏向電流の変化率とS字補正コンデンサ5の両端電圧とは比例関係にある。
【0027】
このため水平偏向電流が水平走査期間の後半で減衰しているときは、S字補正コンデンサ5の両端電圧も、この水平走査期間の後半で減少する(図2Bの点線参照)。
【0028】
帰線期間中で、このスイッチング素子11をオンさせると、このS字補正コンデンサ5から電流がこのスイッチング素子11を通って流れ、このS字補正コンデンサ5の両端電圧が減少する。これによってこのS字補正コンデンサ5の両端電圧が上昇するタイミングが遅れるため、水平走査期間の前半では、このS字補正コンデンサ5の両端電圧が減少し、この水平走査期間の後半ではこのS字補正コンデンサ5の両端電圧が上昇する結果となる(図2Bの実線参照)。
【0029】
このスイッチング素子11のオン時間を長くすると、その分このS字補正コンデンサ5から電流がスイッチング素子11を通って流れるため、このS字補正コンデンサ5の両端電圧が上昇するタイミングは更に遅くなり、補正量を多くすることができる。
【0030】
従って、スイッチング素子11のオン時間を垂直走査周期で変調することにより、水平リニアリティの補正量を垂直走査周期で変化させることができ、これにより左右ピンクッションアンバランス等を補正できる。
【0031】
この場合、このスイッチング素子11のオン時間は水平帰線期間中であるので、水平走査期間中に大きな補正量の変化はなく、従来の水平リニアリティコイルを使用したものでは避けにくかった補正量の急激な変化は起こりにくい。
【0032】
また本例によれば、この水平リニアリティ補正のために、この水平偏向コイル4に直列に挿入する部品はなく、余分な電圧降下を生じないので、水平偏向コイル4のインピーダンスを大きく設定し、水平偏向電流を小さく抑えることができる。
【0033】
また従来の水平リニアリティコイルを使用したものでは、水平センタリング回路が必要だったが、本例では補正特性をスイッチング素子11のオン時間により容易に制御できるので、ビデオ信号の位相とこのスイッチング素子11のオン時間を変えることによって、画面の中心位置を合わせることができるので、この水平センタリング回路を省略することができる。
【0034】
また、図3は本発明の実施の形態の他の例を示す。図3例につき説明するに図1例に対応する部分には同一符号を付して示す。
【0035】
図3の水平偏向回路は、水平出力のスイッチング素子31とダンパーダイオード32と共振コンデンサ33との並列回路と、スイッチング素子21とダンパーダイオード22と共振コンデンサ23との並列回路とを直列接続して、その接続点にフライバックトランス6の1次巻線を介して電源供給を行う。スイッチング素子31の他端は接地され、スイッチング素子21の他端には水平偏向コイル4を接続し、さらにこの水平偏向コイル4に直列にS字補正コンデンサ5を接続し、S字補正コンデンサ5の他端は接地する。
【0036】
このような水平偏向回路にスイッチング素子31,21の両端電圧を読みとるパルス読みとり回路37,27と、その電圧に基づき演算してスイッチング素子21のオン、オフを制御するスイッチング素子制御回路50を備えている。
【0037】
つぎに、この回路動作を図3,図4,図5を参照して説明する。
図3において、水平ドライブ信号が水平出力のスイッチング素子31に入力し、水平出力のスイッチング素子31をオンさせると同時に、スイッチング素子制御回路50も動作して、スイッチング素子21もオンさせ、両者とも導通状態となり、水平偏向コイル4に偏向電流が流れる。一方、スイッチング素子31はスイッチング素子21より先にオフするが、これによってリトレース期間(水平帰線期間)がはじまる。このリトレース区間中にスイッチング素子21をスイッチング素子制御回路50によりオンオフ制御させる。これら一連の動作を水平偏向期間を区切り、等価回路を用いて説明する。
【0038】
〈トレース区間a〉
トレース区間aはスイッチング素子31,21の両方が導通している状態で、等価回路は図5Aのようになり、従来から用いられているスイッチング素子1段の水平偏向回路と同じ形となる。この時は偏向電流、フライバックトランス電流は共に、それぞれS字補正コンデンサ5の両端電圧、電源電圧に応じた傾きで増加する。この時の偏向電流の波形を図4Dに示す。
【0039】
〈リトレース区間の初期〉
リトレース期間に入るには、水平ドライブ信号により、まずスイッチング素子31をオフする。この時、まだスイッチング素子21が導通しているので等価回路は図5Bのようになり、共振コンデンサが2つあるだけでこれも通常の水平偏向回路と同様である。この時フライバックトランス6や水平偏向コイル4に流れていた電流は共振コンデンサ33に流れ込み、共振コンデンサ33の両端に電圧を生じ、それによって電流は反転動作を開始する。すなわち、共振動作をはじめ、その電圧、電流波形が図4の区間bとなる。
【0040】
〈リトレース区間におけるスイッチング素子21のオフ期間〉
リトレース区間の後半、偏向電流が0に達した後、スイッチング素子21をオフしてもダンパーダイオード22があるために等価回路は図5Bのままでなんら変化も起きないが、リトレースの前半まだ偏向電流が0に達する前にスイッチング素子21をオフしたときの等価回路は図5Cのようになり、水平偏向コイル4に直列にもう一つの共振コンデンサ23が接続されたことになる。
【0041】
そして偏向電流が共振コンデンサ23にも流れ込むので共振コンデンサ23の両端にも電圧を生じるようになり、水平偏向コイル4の両端には、スイッチング素子31の両端のパルスより大きなパルス電圧をかけることができる(図4A参照)。
【0042】
ここで、スイッチング素子11の両端のリトレースパルス電圧のピーク値は電源電圧、リトレース時間及びトレース時間の比で一義的に決まり、一定となるので、このパルス(図4B参照)をフライバックトランス6で昇圧して、CRTの電子銃に用いる高電圧とすることができる。
【0043】
〈リトレース区間後半〉
リトレース区間は共振コンデンサ33,23に流れ込んでいた電荷が全て流れ出て両端電圧が0となったときダンパーダイオードが自動的に導通して終了する(ダイオードは簡単のため理想的ダイオードとする)。
ここで、共振コンデンサ23に流れ込む電流は共振コンデンサ33に流れ込む電流より常に少ないので、共振コンデンサ23の方が早く電荷がなくなり、ダンパーダイオード22がダンパーダイオード32より先に導通する。このために、スイッチング素子21の両端に生じるパルスの方がスイッチング素子31の両端に生じるパルスよりパルス幅が細くなる(図4B,Cの区間c参照)。
【0044】
さらに、スイッチング素子21のオフタイミングを遅らせると、共振コンデンサ23に流れ込む電流はさらに少なくなるので、この時スイッチング素子21の両端のパルスは、パルス幅がさらに細くなり、パルス高も低いものとなる。つまりスイッチング素子21のオフタイミングの位相をコントロールすることにより、水平偏向コイル4の両端にかかるリトレースパルス電圧をコントロールすることができ、結果的に偏向電流の振幅を可変することができる。
【0045】
なお、図4の区間dは等価回路は区間bと同じものとなるので、説明は略す。
【0046】
〈トレース区間e〉
さて、こうしてダンパーダイオード22が導通してしまうと回路は図5Bの等価回路の形にもどり共振コンデンサ33の両端電圧が0となるまで通常の偏向回路と同様にリトレース動作を続け、リトレース終了と共に図5Aの等価回路の形にもどり、トレース区間eに入る。このトレース区間eにおいては、水平偏向コイル4からダンパーダイオード32,22の順方向に水平偏向電流が流れる(図4D参照)。そしてこの間に、スイッチング素子31,21を導通状態にしておき、つぎのトレース区間aに備える。
【0047】
以上、水平偏向電流は上述の偏向区間a,b,c,d,eを繰り返すことで、水平偏向コイル4は水平偏向磁界を形成する。
【0048】
つぎに、スイッチング素子のオフタイミングを制御することにより、水平偏向電流の振幅を可変して、ピンクッション歪みや水平の画サイズ調整を行う方法について、詳細な説明を行う。
【0049】
水平偏向電流の最大振幅(PP値)Ippはリトレース期間の水平偏向コイルの両端にかかるリトレースパルス電圧の積分値に比例する。ところが、このリトレースパルス電圧は1200〜2200ボルト位あるので、これを処理可能な低電圧に分圧して、この電圧と水平偏向の振幅を表す基準電圧とを比較し、その差分を積分した上で、この積分値が0となるように、スイッチング素子のドライブ信号にフィードバックをかけて、精度高く、水平偏向電流のIppを制御しようとするものである。この図3例に示すスイッチング素子制御回路50が一例である。
【0050】
本例において、パルス読みとり回路37,27でスイッチング素子31,21両端にかかるリトレースパルス電圧をそれぞれ検出する。なお、この検出電圧は、コンデンサ分割等を用いて、リトレースパルス電圧を分圧したものである。この検出電圧をスイッチング素子制御回路50に入力し、演算増幅器等の引き算器51を用いて、スイッチング素子31のリトレースパルス電圧(分圧値)からスイッチング素子21のリトレースパルス電圧(分圧値)を引き算する。この差電圧と所定の水平振幅に対応する振幅コントロール電圧とを比較器52で比較する。この振幅コントロール電圧は通常、ピンクッション歪みを補正するためのパラボラ状の電圧が加算されている。
【0051】
そして、比較された電圧は積分器53で積分されて直流電圧となり、スイッチング素子21のドライブ信号の位相(オフのタイミング)調整の信号として位相調整器54に入力される。そして位相調整器54で形成されたタイミングパルスはドライブ波形発生器55において、スイッチング素子21をドライブするのに十分なドライブ信号を形成する。このようなフィードバックループにより、スイッチング素子21はオフタイミングを制御しつつ、偏向電流を出力する。
【0052】
以上は、オフタイミングの閉ループ制御系が安定動作の状態にある場合の動作であるが、回路構成によっては、電源投入時の立ち上がり時等の過渡期には、異なる動作をすることがあるので、注意を要する。
【0053】
図3に示す制御系において、スイッチング素子31のリトレースパルスの電圧波形(分圧値)からスイッチング素子21のリトレースパルスの電圧波形(分圧値)を差し引いた面積は、偏向電流の振幅に対して、線形に変化する。そして、電源の立ち上がり時は、その差し引きの面積がある大きさに達するまでスイッチング素子21の両端にリトレースパルスが生じないようにフィードバックループが動作する。すなわち、スイッチング素子31の両端のリトレースパルスがある所定の波高値に達するまではスイッチング素子21の両端にリトレースパルスは発生しないので、安定した立ち上がりとなる。
【0054】
図3例の水平リニアリティ補正回路は水平偏向コイル4とS字補正コンデンサ5との接続中点を直流阻止用のコンデンサ10及びスイッチング素子11の直列回路を介して接地すると共に、このコンデンサ10及びスイッチング素子11の接続中点をチョークコイル12を介して直流電源端子7aに接続されたものである。この水平リニアリティ補正回路の動作は水平走査期間中にスイッチング素子11をオフさせ、帰線期間中にスイッチング素子11をオンさせる。
【0055】
水平偏向電流は走査区間ではS字補正コンデンサ5を電源として流れているので、水平偏向電流の変化率とS字補正コンデンサ5の両端電圧は比例関係がある。このため偏向電流が走査区間の後半で減衰しているときは、S字補正コンデンサ5の両端電圧も走査区間の後半で減少する(図2Bの点線)。帰線期間中で図2Aに示す如きスイッチング信号によりスイッチング素子11をオンさせると、S字補正コンデンサ5から電流がスイッチング素子11を通って流れ、その両端電圧は減少する。それによってS字補正コンデンサ5の両端電圧が上昇するタイミングが遅れるため、走査期間の前半では両端電圧が減少し、後半では両端電圧が上昇する結果となる(図2Bの実線)。
【0056】
このスイッチング素子11のオン時間を長くすると、その分S字補正コンデンサ5から電流がスイッチング素子11を通って流れるため、S字補正コンデンサ5の両端電圧が上昇するタイミングはさらに遅くなり、補正量を多くすることができる。したがって、スイッチングのオン時間を垂直走査期間で変調することにより、水平リニアリティ補正量を、垂直走査周期で変化させることができる。
【0057】
また、図3例によれば、スイッチング素子31,21を2つ用い、水平偏向コイル4に2kV程度の電圧が印加でき、倍速走査の水平偏向電流をノーマル走査並にすることで、消費電力削減と大幅なコストダウンを可能とした水平偏向回路を得ることができる。
【0058】
尚、本発明による水平リニアリティ補正回路は上述例に限らず種々の変形が考えられる。例えば図6に示す如く、図1,図3例の直流阻止用コンデンサ10を水平偏向コイル4に直列に接続するようにしても良い。
【0059】
また、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
【0060】
【発明の効果】
本発明によれば、スイッチング素子のオン時間を制御して、水平リニアリティの補正量を可変することができるので、水平偏向電流の振幅が変わっても適正な水平リニアリティの補正量を容易に得ることができる。
【0061】
また本発明によれば、この水平リニアリティ補正のために、この水平偏向コイルに直列に挿入する部品はなく、余分な電圧降下を生じないので、水平偏向コイルのインピーダンスを大きく設定し、水平偏向電流を小さく抑えることができ、消費電力的、あるいはコスト的に有利である。
【0062】
また本発明によれば水平センタリング回路を省略できるのでコスト的に有利となる。
また本発明によれば水平リニアリティの補正量の急峻な変化が従来に比し起こりにくい。
【0063】
また請求項2の発明によれば、スイッチング素子を2つ用い、水平偏向コイルに2kV程度の電圧が印加でき、倍速の水平走査の水平偏向電流を通常の水平走査並みにすることで、消費電力の削減と大幅なコストダウンを可能とした水平偏向回路にこの水平リニアリティ補正回路を取り込んでいるので、消費電力、コスト、補正特性の面でより大きな効果がある。
【図面の簡単な説明】
【図1】本発明水平偏向回路の実施の形態の例を示す構成図である。
【図2】本発明の説明に供する線図である。
【図3】本発明の実施の形態の他の例を示す構成図である。
【図4】図3の説明に供する線図である。
【図5】図3の説明に供する等価回路図である。
【図6】本発明の要部の他の例を示す接続図である。
【図7】従来の水平偏向回路の例を示す構成図である。
【図8】図7の説明に供する等価回路図である。
【符号の説明】
1,11,21,31‥‥スイッチング素子、2,22,32‥‥ダンパーダイオード、3,23,33‥‥共振コンデンサ、4‥‥水平偏向コイル、5‥‥S字補正コンデンサ、6‥‥フライバックトランス、7‥‥直流電源、7a‥‥直流電源端子、10‥‥コンデンサ、12‥‥チョークコイル、27,37‥‥パルス読みとり回路、50‥‥スイッチング素子制御回路

Claims (2)

  1. 水平偏向コイルに直列に接続されるS字補正コンデンサの両端間にスイッチング素子を設け、該スイッチング素子を水平帰線期間中にオンして前記S字補正コンデンサの充電電荷を放電するようにすると共に前記スイッチング素子のオン時間を制御して水平周期のリニアリティ補正を行うようにしたことを特徴とする水平偏向回路。
  2. 第1のスイッチング素子と第1のダンパーダイオードと第1の共振コンデンサとを並列接続した第1の並列回路の一端を接地し、
    前記第1の並列回路の他端を第2のスイッチング素子と第2のダンパーダイオードと第2の共振コンデンサとを並列接続した第2の並列回路の一端に接続すると共に前記第1の並列回路の他端をフライバックトランスの1次巻線を介して直流電源端子に接続し、
    前記第2の並列回路の他端を水平偏向コイル及びS字補正コンデンサの直列回路を介して接地し、
    前記第1のスイッチング素子を水平ドライブ信号でスイッチングすると共に前記第2のスイッチング素子のオフ開始時期及びオフ期間を制御するスイッチング素子制御手段を設けた水平偏向回路において、
    前記S字補正コンデンサの両端間にスイッチング素子を設け、前記スイッチング素子を水平帰線期間中にオンして前記S字補正コンデンサの充電電荷を放電するようにすると共に前記スイッチング素子のオン時間を制御して、水平周期のリニアリティ補正を行うようにしたことを特徴とする水平偏向回路。
JP12506598A 1998-05-07 1998-05-07 水平偏向回路 Expired - Fee Related JP3832090B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12506598A JP3832090B2 (ja) 1998-05-07 1998-05-07 水平偏向回路
KR19997012087A KR20010014054A (ko) 1998-05-07 1999-05-07 수평편향회로
EP99917229A EP0998133A4 (en) 1998-05-07 1999-05-07 CIRCUIT FOR HORIZONTAL DEFLECTION
US09/462,390 US6326743B1 (en) 1998-05-07 1999-05-07 Horizontal linearity correcting circuit
PCT/JP1999/002378 WO1999057888A1 (fr) 1998-05-07 1999-05-07 Circuit de deviation horizontale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12506598A JP3832090B2 (ja) 1998-05-07 1998-05-07 水平偏向回路

Publications (2)

Publication Number Publication Date
JPH11317884A JPH11317884A (ja) 1999-11-16
JP3832090B2 true JP3832090B2 (ja) 2006-10-11

Family

ID=14900960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12506598A Expired - Fee Related JP3832090B2 (ja) 1998-05-07 1998-05-07 水平偏向回路

Country Status (5)

Country Link
US (1) US6326743B1 (ja)
EP (1) EP0998133A4 (ja)
JP (1) JP3832090B2 (ja)
KR (1) KR20010014054A (ja)
WO (1) WO1999057888A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124686A (en) * 1997-08-18 2000-09-26 Sony Corporation Horizontal deflection circuit
JP3833843B2 (ja) * 1999-04-06 2006-10-18 Necディスプレイソリューションズ株式会社 画像補正方法及び画像補正装置並びに陰極線管ディスプレイ装置
JPWO2016132483A1 (ja) * 2015-02-18 2017-11-24 学校法人福岡大学 ヒトキマーゼ阻害剤及びヒトキマーゼの活性が関与する疾患の予防治療用薬剤

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419324A (en) * 1977-07-14 1979-02-14 Sony Corp Current control circuit
JPS54127217A (en) 1978-03-27 1979-10-03 Sony Corp Load driver circuit
NL8101721A (nl) * 1981-04-08 1982-11-01 Philips Nv Schakeling voor het opwekken van een zaagtandvormige stroom.
US4533855A (en) * 1983-12-16 1985-08-06 Rca Corporation Switched capacitor S-correction circuit
US4634938A (en) 1984-12-13 1987-01-06 Rca Corporation Linearity corrected deflection circuit
JPH0646786B2 (ja) * 1985-04-19 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機の水平偏向回路
JPS62186557U (ja) * 1985-12-27 1987-11-27
US4786612A (en) 1986-02-03 1988-11-22 Intel Corporation Plasma enhanced chemical vapor deposited vertical silicon nitride resistor
JPS6423685A (en) * 1987-07-20 1989-01-26 Sony Corp Horizontal deflecting output circuit
JP2643371B2 (ja) * 1988-10-17 1997-08-20 ソニー株式会社 水平偏向出力回路
JPH0591361A (ja) * 1991-09-10 1993-04-09 Sony Corp 偏向回路
JPH0583578A (ja) * 1991-09-20 1993-04-02 Sony Corp 偏向電流発生回路
JP3068710B2 (ja) * 1992-05-08 2000-07-24 株式会社日立製作所 水平偏向回路
US5349274A (en) * 1992-05-25 1994-09-20 Sony Corporation Bi-directional scan circuit
US5742152A (en) * 1994-05-12 1998-04-21 Chuntex Eletronic Co., Ltd. Continuously rectifiable linearity coil circuit
JPH07326302A (ja) * 1994-05-30 1995-12-12 Mitsubishi Electric Corp ディスプレイモニタ装置のs字補正コンデンサ切替装置
JPH09191413A (ja) * 1996-01-09 1997-07-22 Toshiba Corp 水平偏向回路
JPH09331466A (ja) * 1996-06-11 1997-12-22 Sony Corp 水平直線性補正回路
EP0823812B1 (en) * 1996-08-07 2002-04-10 Victor Company Of Japan, Ltd. Horizontal S-shape correction circuit
JP3858435B2 (ja) * 1997-08-18 2006-12-13 ソニー株式会社 水平偏向回路
EP0989742A4 (en) * 1998-04-21 2007-05-02 Sony Corp HORIZONTAL DEFLECTION SWITCHING

Also Published As

Publication number Publication date
EP0998133A4 (en) 2007-01-17
US6326743B1 (en) 2001-12-04
WO1999057888A1 (fr) 1999-11-11
EP0998133A1 (en) 2000-05-03
JPH11317884A (ja) 1999-11-16
KR20010014054A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
US5469029A (en) Deflection apparatus for raster scanned CRT displays
JP2938451B2 (ja) 偏向装置
US5399945A (en) Raster distortion correction circuit
KR840001292B1 (ko) 라스터 왜곡 교정 편향 회로
JP3832090B2 (ja) 水平偏向回路
JPS5946463B2 (ja) スイツチ回路駆動用増幅器
US5466993A (en) Deflection apparatus for raster scanned CRT displays
US4607195A (en) Picture display device comprising a power supply circuit and a line deflection circuit
JP3795427B2 (ja) ラスタ歪み補正付き偏向装置
US4906903A (en) Horizontal output circuit for television receiver
EP0989742A1 (en) Horizontal deflection circuit
JP3858435B2 (ja) 水平偏向回路
JP3858444B2 (ja) 水平偏向回路
US5087863A (en) Feedback arrangement in a deflection circuit
JP2829943B2 (ja) 水平偏向高圧発生回路
JP2847751B2 (ja) ダイオード変調補正回路におけるフライバックパルス幅切換回路
EP0114430B1 (en) Picture display device comprising a power supply circuit and a line deflection circuit
JPH0510454Y2 (ja)
JP2001157078A (ja) 水平偏向回路
JPH0749890Y2 (ja) 水平励振回路
JPH11308476A (ja) 水平偏向回路
JP2000175068A (ja) 偏向歪み補正装置
JPH07254996A (ja) 水平偏向回路
JP2000278548A (ja) 水平偏向回路
JP2000312299A (ja) 水平直線性補正回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060710

LAPS Cancellation because of no payment of annual fees