KR19990030093A - 공진형 전원 회로 - Google Patents

Abstract

본 발명은 공진형 전원 회로에 관한 것으로서, 회로의 효율을 저하시키지 않고, 불필요한 펄스의 발생을 방지하는 것을 목적으로 한다.

플라이백 트랜스(1)의 일차 코일(2)의 일단에 구동 전원(3)이 접속되고, 타단에는 주 스위치 소자로 하는 MOSFET(4)가 접속되며, MOSFET(4)에 병렬로 댐퍼(damper) 다이오드(5)와, 공진 콘덴서(6) 및 보조 스위치 소자로 하는 MOSFET(7)의 직렬 회로가 접속되어 있다. MOSFET(4)가 턴오프된 후 일차 코일(2)과 공진 콘덴서(6) 사이에서 전류가 왕복하고, 댐퍼 다이오드(5)가 온·오프하고 나서, 일차 코일(2)로부터 공진 콘덴서(6)에 전류가 흐르도록 하는 회로는 MOSFET(7)으로 차단되기 때문에, 불필요한 펄스는 발생하지 않는다. 또한 MOSFET(4)는 턴 오프시에 공진 코일의 제로 볼트가 인가되기 때문에, 스위칭 손실이 없고 회로의 효율이 향상된다.

Description

공진형 전원 회로

본 발명은 공진형 전원 회로에 관한 것으로서, 특히 텔레비전 수상기라든지 컴퓨터용 디스플레이에 사용되는 음극선관에 그 애노드용의 고전압을 공급하는 공진형 전원 회로에 관한 것이다.

공진형 전원 회로는 수평 편향 회로에서 출력되는 수평 동기 신호에 따라 공진 회로를 구동하고, 공진 회로에서 얻어진 전압 펄스를 플라이백 트랜스로 승압하며 이것을 정류함으로써 고전압을 출력한다. 공진 회로는 일단에 구동 전원이 접속된 플라이백 트랜스의 일차 코일과 이 일차 코일의 타단에 직렬로 접속된 공진 콘덴서로 이루어지고, 그 공진 콘덴서와 병렬로 트랜지스터에 의한 스위치 소자 및 이 스위치 소자의 전류 방향과는 역방향으로 댐퍼 다이오드가 접속되며, 스위치 소자는 수평 동기 신호를 기초로 하여 온·오프 제어되는 구성으로 되어 있다.

이러한 공진형 전원 회로는 일반적으로 그 고압의 출력 전압을 안정화하는 것이 행하여지고 있고, 그 방식으로서 플라이백 트랜스의 이차 측의 출력 전압을 피드백시키고, 이차 측의 출력 전압의 변동에 따라 스위치 소자의 온 기간의 폭을 제어함으로써 플라이백 트랜스의 일차 측에 발생되는 전압 펄스의 파고치를 제어하는 것이 알려져 있다.

그런데, 종래의 공진형 전원 회로는 공진 회로에 의해서 플라이백 트랜스의 일차 코일에 발생되는 펄스의 안에서 불필요한 펄스가 발생한다는 것이 알려져 있다. 즉, 스위치 소자를 온으로 하고, 일차 코일에 전자 에너지가 축적된 후, 스위치 소자를 오프 함으로써, 일차 코일에 축적된 전자 에너지가 공진 콘덴서의 정전 에너지로 변환되고, 이 때에 플라이백 트랜스의 일차 코일과 공진 콘덴서와의 접속부에 고전압의 플라이백 펄스가 발생된다. 전자 에너지가 전부 정전 에너지로 변환될 때 플라이백 펄스는 피크를 가지고, 그 후 공진 콘덴서의 정전 에너지는 일차 코일의 전자 에너지로 역변환되어 플라이백 펄스의 전압은 서서히 낮아진다. 에너지의 역변환에 의해 일차 코일과 공진 콘덴서와의 접속부의 전압이 낮아져 제로가 되면, 댐퍼 다이오드가 온 되고, 일차 코일에는 역전류가 흐르게 되며, 또한 그 접속부의 전압이 구동 전원의 전압까지 회복됨으로써 댐퍼 다이오드는 오프가 되고, 스위치 소자가 온이 되기 전의 상태가 된다. 그러나, 이 댐퍼 다이오드가 오프가 될 때, 스위치 소자는 이미 오프이기 때문에, 이번에는 구동 전원으로부터 일차 코일 및 공진 콘덴서를 통하여 그라운드에 흐르는 경로가 설정되고, 스위치 소자가 온 할 때와 같은 동작을 하여 이 때 불필요한 펄스가 발생된다.

이 불필요한 펄스의 발생에 대하여, 예컨대 일본 특허 제2531008호 공보에서는 댐퍼 다이오드가 오프로 되고나서 스위치 소자가 온이 될 때까지의 사이에 공진 콘덴서의 양단을 구동 전원의 전압에 클램프하는 회로를 부가하고, 댐퍼 다이오드의 오프 다음은 공진 콘덴서에 전류가 흐르지 않도록 하여 불필요한 펄스가 발생하지 않도록 하고 있다.

그러나, 일본 특허 제2531008호 공보에 기재한 공진형 전원 회로에서는 클램프 회로를 두개의 다이오드로 구성하고 있기 때문에, 그 다이오드의 순방향 손실 때문에 회로의 효율이 저하되고, 또한 스위치 소자가 오프한 때로부터 공진 콘덴서 및 일차 코일에 직접 전류가 흐르기 때문에, 공진 콘덴서의 양단의 전압이 제로 볼트여도 구동 전원의 전원 전압이 스위치 소자에 인가되고, 스위치 소자의 턴오프시의 제로 볼트 스위칭을 할 수 없고, 스위칭 손실이 커져 회로의 효율이 낮아지는 문제점이 있었다.

본 발명은 이러한 점을 감안하여 행하여진 것으로서 회로의 효율 저하가 없는 공진형 전원 회로를 제공하는 것을 목적으로 한다.

도 1은 본 발명에 의한 공진형 전원 회로의 구성을 도시하는 회로도.

도 2는 공진형 전원 회로의 동작을 도시하는 타임차트.

도 3은 주 스위치 소자의 스위칭 동작을 나타내는 도면.

도 4는 공진형 전원 회로의 제2 실시 형태를 나타내는 회로도.

도 5는 공진형 전원 회로의 제3 실시 형태를 나타내는 도면으로서, 도 5의 (a)는 공진형 전원 회로의 회로도를 나타내고, 도 5의 (b)는 보조 스위치 소자를 제어하는 신호 설명도.

〈도면의 주요부분에 대한 부호의 설명〉

1: 플라이백 트랜스

2: 일차 코일

3: 구동 전원

4: MOSFET(주 스위치 소자)

5: 댐퍼 다이오드

6: 공진 콘덴서

7: MOSFET(보조 스위치 소자)

8,16: 제어 회로

9: 버퍼 회로

10: 수평 동기 신호 입력 단자

11: 이차 코일

12,15: 다이오드

13,14: 분압 저항기

본 발명에서는 상기 문제를 해결하기 위해서 트랜스와, 일단에 구동 전원이 접속된 상기 트랜스의 일차 코일의 타단과 그라운드와의 사이에 접속되어 상기 구동 전원으로부터 상기 일차 코일을 통해 공급되는 전류를 온·오프하는 주 스위치 소자와, 상기 주 스위치 소자에 병렬로 접속되어 상기 주 스위치 소자가 오프일 때에 상기 일차 코일과 동시에 직렬 공진 회로를 구성하는 공진 콘덴서와, 상기 주 스위치 소자의 온 전류의 방향과는 역방향으로 상기 공진 콘덴서와 병렬로 접속된 댐퍼 다이오드와, 상기 트랜스의 이차 코일의 출력 전압에 따라서 상기 주 스위치 소자의 온 기간을 제어하는 제어 회로를 구비한 공진형 전원 회로에서 상기 공진 콘덴서에 직렬로 접속되어 적어도 상기 주 스위치 소자가 오프하고 나서 상기 공진 콘덴서와 상기 일차 코일과의 접속부에 나타나는 전압이 최대가 될 때까지의 기간 동안 온하는 보조 스위치 소자를 구비한 것을 특징으로 하는 공진형 전원 회로가 제공된다.

이러한 공진형 전원 회로에 의하면, 주 스위치 소자가 온 상태로부터 오프하여 일차 코일로부터 그라운드에의 경로가 차단되면, 이 때 보조 스위치 소자는 온되어 있기 때문에 일차 코일로부터 공진 콘덴서에 전류가 흐르고, 일차 코일과 공진 콘덴서와의 접속부에 고전압의 펄스가 발생한다. 보조 스위치 소자는 발생된 펄스의 파고치가 최대가 된 후 오프 된다. 고전압의 펄스가 서서히 낮아져 제로 볼트가 되면, 이번은 댐퍼 다이오드가 온이 되고, 그라운드에서 댐퍼 다이오드를 통하여 일차 코일에 전류가 도통하여 일차 코일의 전류가 감소하고, 그 전류가 제로가 되고, 댐퍼 다이오드는 오프가 된다. 계속해서, 구동 전원으로부터 공진 콘덴서에 전류가 흐르려고 하지만, 이 때 보조 스위치 소자는 이미 오프로 되어 있기 때문에, 공진 콘덴서에 전류가 흐르는 일은 없다. 이로써 댐퍼 다이오드의 오프 후에 공진 콘덴서에 전류가 흐르는 일은 없기 때문에, 일차 코일에 불필요한 펄스가 발생하는 일은 없다.

이하, 본 발명의 실시 형태를 도면을 참조하여 상세히 설명한다.

도 1은 본 발명에 의한 공진형 전원 회로의 구성을 도시하는 회로도이다. 도 1에 있어서, 플라이백 트랜스(1)가 있고, 이것의 일차 코일(2)의 예컨대 감김이 시작되는 일단에 구동 전원(3)이 접속되고, 일차 코일(2)의 타단에는 주 스위치 소자로 하는 MOS(Metal 0xide Semiconductor)형 전계 효과 트랜지스터(이하, MOSFET라고 함)(4)의 드레인 단자가 접속되어 있다. MOSFET(4)의 소스 단자는 그라운드에 접속되어 있다. 이 MOSFET(4)에는 이것과 병렬로 댐퍼 다이오드(5)가 접속되고, 즉, 댐퍼 다이오드(5)의 캐소드는 MOSFET(4)의 드레인 단자에 접속되고, 댐퍼 다이오드(5)의 애노드는 MOSFET(4)의 소스 단자에 접속되어 있다. 또한 댐퍼 다이오드(5)는 MOSFET(4) 자체가 역방향 특성의 다이오드 특성을 가지고 있기 때문에, MOSFET(4)에 댐퍼 다이오드(5)의 기능을 갖게 할 수도 있다. 또한 MOSFET(4)에는 이것과 병렬로 공진 콘덴서(6) 및 보조 스위치 소자로 하는 MOSFET(7)의 직렬 회로가 접속되어 있다. 공진 콘덴서(6)는 MOSFET(4)의 오프 시에 일차 코일(2)의 직렬 공진에 의해서 전압 펄스를 발생시킨다. 또한 MOSFET(7)은 역방향을 향한 기생의 다이오드기능을 가지고 있고, 동작시 그 기생 다이오드를 사용하고 있으므로 보조 스위치 소자로서 양극형 트랜지스터를 이용하는 경우에는, 그것에 병렬로 애노드를 그라운드에 접지시키도록하여 접속한 다이오드가 추가된다.

MOSFET(4)의 게이트 단자는 제어 회로(8)에 접속되고, MOSFET(7)의 게이트 단자는 버퍼 회로(9)에 접속된다. 제어 회로(8) 및 버퍼 회로(9)의 입력은 수평 동기 신호 입력 단자(10)에 접속된다.

플라이백 트랜스(1)의 이차 코일(11)의 고압단은 다이오드(12)를 통해 음극선관(CRT)에 접속된다. 다이오드(12)의 캐소드 측과 그라운드와의 사이에는 직렬 접속된 분압 저항기(13, 14)가 접속되어 있고, 그것들의 공통 접속부는 제어 회로(8)의 제어 입력에 접속되어 있다. 이 제어 회로(8)는 고압출력 전압의 분압 신호를 수신하고, 고압 출력 전압의 변화량에 따라서 MOSFET(4)의 온 기간을 변화시키고, 고압 출력의 전압을 일정하게 하도록 제어하는 것이다.

다음에, 이상과 같이 구성된 공진형 전원 회로의 동작을 타임차트를 사용하여 설명한다.

도 2는 공진형 전원 회로의 동작을 도시하는 타임차트이다. 도 2에서, (a)는 제어 회로(8) 및 버퍼 회로(9)에 입력되는 수평 동기 신호를 나타내고, (b)는 MOSFET(4)의 게이트 단자에 공급되는 MOSFET 구동 전압을 나타내며, (c)는 일차 코일(2)에 흐르는 전류의 변화를 나타내고, (d)는 공진 콘덴서에 대하여 충전 방전되는 전류의 변화를 나타내며, (e)는 일차 코일(2)과 공진 콘덴서의 공통 접속부인 A 점의 전위의 변화를 나타내고, (f)는 MOSFET(7)의 온 기간을 나타내고 있다. 또한 수평 동기 신호는 수평 주사선의 귀선 기간과 거의 같은 온 기간을 가지고, MOSFET(7)는 이 수평 동기 신호에 동기하고 있다.

우선 시각 t0에 있어서, MOSFET(4)가 온 하면, 구동 전원(3) 측에서 일차 코일(2)을 통과하고, 또한 MOSFET(4)를 통하여 그라운드에 전류가 흐르는 경로가 확립된다. 이 때의 일차 코일(2)의 전류는 도 2의 (c)에 도시된 바와 같이 시간과 동시에 증가한다.

다음에, 시각 t1의 수평 동기 신호의 상승 타이밍에서 MOSFET(4)가 오프하고, 동시에 MOSFET(7)가 온 한다. 그렇게 하면, 일차 코일(2)과 공진 콘덴서(6)의 LC 직렬 공진이 개시되고, 일차 코일(2)로부터 공진 콘덴서(6), 그리고 MOSFET(7)를 통과하는 전류, 즉 도 2의 (d)에 도시하는 공진 콘덴서 전류가 흐르고, 일차 코일(2)과 공진 콘덴서(6)와의 접속부인 A 점에는 도 2의 (e)에 도시된 바와 같이 고전압의 플라이백 펄스 P가 발생한다.

그리고, 플라이백 펄스 P가 최대가 된 시각 t2의 시점에서, MOSFET(7) 내의 기생의 다이오드 기능으로부터 공진 콘덴서(6), 그리고 일차 코일(2)을 통과하여 구동 전원(3)에 이르는 경로로 역전류가 흐른다.

MOSFET(7)는 시각 t3의 수평 동기 신호의 하강 타이밍에서 오프한다.

그리고 시각 t4의 시점에서, 공진 콘덴서(6)의 전압은 거의 제로 볼트가 되고, 그 후는 댐퍼 다이오드(5)가 온하고, 그라운드 측에서 댐퍼 다이오드(5)를 통과하여 일차 코일(2)에 전류가 흐르고, 구동 전원(3)에 회생된다. 이 전류는 서서히 감소하고, 제로가 된 시점에서 이 플라이백 펄스 발생의 동작은 종료한다. 이 때, MOSFET(4)가 오프하고 있기 때문에, 구동 전원(3)으로부터 공진 콘덴서(6)에 전류가 흐르려고 하지만, 공진 콘덴서(6)에 직렬로 접속된 MOSFET(7)도 이미 오프하고 있기 때문에, 일차 코일(2)로부터 공진 콘덴서(6) 측에 전류가 흐르는 일은 없다. 따라서, CRT 화면의 노이즈의 원인이 되는 불필요한 플라이백 펄스가 발생하는 일이 없다. 또한 이 때, LC 직렬 공진 동작이 종료하고 있기 때문에, 일차 코일(2)에는 전류가 흐르지 않으므로, MOSFET(4)의 온 기간의 제어로 안정된 고압 출력 전압을 제어할 수 있다.

이와 같이, 불필요한 플라이백 펄스의 발생에 대하여, 클램프 회로를 구비한 종래의 회로에서는 다이오드를 2개 필요로 하고 있지만, 본 발명에서는 하나의 MOSFET(7)만으로 실현하여, 공진형 전원 회로의 부품수를 감소시킨다.

또한 보조 스위치 소자인 MOSFET(7)의 온 기간은 수평 동기 신호에 동기시키고 있지만, 온 기간의 상승은 공진 콘덴서(6) 및 MOSFET(7)의 직렬 회로의 전단을 단락하고 있어 MOSFET(7)의 온·오프 제어에 관계되지 않은 MOSFET(4)가 온하고 있을 때부터라도 가능하다. MOSFET(7)의 온 기간의 하강은 공진 콘덴서(6)의 전류가 제로가 되는 시점 t2 이후이고 댐퍼 다이오드(5)가 오프하는 시점 t5 이내이면 어디라도 좋고, 댐퍼 다이오드(5)가 오프하는 시점 t5에서는 확실히 오프되어 있지 않으면 안된다. 따라서, MOSFET(7)의 온·오프 제어는 특별히 수평 동기 신호를 이용하지않아도 행할 수 있다.

도 3은 주 스위치 소자의 스위칭 동작을 나타내는 도면이다. 도면에 있어서, MOSFET(4)의 드레인 전류를 I_D, 드레인 전압을 V_D로 나타내었다. MOSFET(4)가 오프가 되는 시각 t1의 직전에서는, MOSFET(4) 자신이 공진 콘덴서(6)를 단락 상태로 하고 있다. 이 상태로부터 MOSFET(4)가 오프가 되면, MOSFET(4)에는 공진 콘덴서(6)의 제로 볼트의 단자 전압이 인가되게 되고, MOSFET(4)는 제로 볼트 스위칭하게된다. 이 때문에, MOSFET(4)는 오프시의 스위칭 손실을 감소할 수 있고, 회로의 효율을 향상시키고 있다.

이에 대하여, 클램프 회로를 구비한 종래의 회로에서는 주 스위치 소자가 오프했을 때부터 공진 콘덴서와 일차 코일에 직접 전류가 흐르기 때문에, 공진 콘덴서의 단자 전압은 제로 볼트라도, 구동 전압의 전원 전압 Vcc가 주 스위치 소자에 인가된다. 이 때문에, 도 3에 점선으로 도시한 바와 같이, 주 스위치 소자가 오프할 때는 주 스위치 소자에 구동 전압의 전원 전압이 바이어스된 상태에 있기 때문에, 주 스위치 소자의 제로 볼트 스위칭을 할 수 없고, 스위칭 손실이 있었다.

도 4는 공진형 전원 회로의 제2 실시 형태를 도시한 회로도이다. 이 도 4에 있어서, 도 1에 도시한 요소와 같은 구성 요소에 관해서는 같은 부호를 붙이고 그 상세한 설명도 생략한다. 공진형 전원 회로의 제2 실시 형태에서는 MOSFET(4)의 드레인 단자 측에 직렬로 순방향의 다이오드(15)를 삽입하고 있다. 물론 이 다이오드(15)는 MOSFET(4)의 소스 단자 측에 삽입하여도 좋다.

MOSFET(4)는 기생 용량을 가지기 때문에, 오프한 후에도 이 기생 용량을 통해서 공진 전류가 흐르고, 경우에 따라서는 불필요한 노이즈 및 안정된 고압 출력 전압의 제어가 불가능하다. 도 4에 도시한 바와 같이, 다이오드(15)를 MOSFET(4)와 직렬로 삽입함으로써 MOSFET(4)가 오프한 후에 그 기생 용량을 통하여 흐르려고 하는 전류는 다이오드(15)에 의해서 저지할 수 있다. 따라서, 다이오드(15)는 회로 용량을 감소시키고, 공진 전류를 억제하는 작용을 하게 된다.

도 5는 공진형 전원 회로의 제3 실시의 형태를 도시하는 도면으로서 도 5의 (a)는 공진형 전원 회로의 회로도를 나타내고, 도 5의 (b)는 보조 스위치 소자를 제어하는 신호에 대한 설명도이다. 이 도 5에 있어서, 도 1에 도시한 요소와 같은 구성 요소에 관해서는 같은 부호를 붙이고 그 상세한 설명도 생략한다.

이 공진형 전원 회로의 제3 실시의 형태에서는, 도 5의 (a)에 나타낸 바와 같이, 제어 회로(16)가 MOSFET(7)의 게이트 단자에 접속되어 있다. 이 제어 회로(16)는 MOSFET(4)용의 제어 회로의 출력 신호와 수평 동기 신호 입력 단자(10)가 수신하는 수평 동기 신호를 입력하도록 접속되어 있다.

제어 회로(16)는 도 5의 (b)에 도시한 바와 같이, MOSFET(7)의 온 기간을 수평 동기 신호의 온 기간에 MOSFET(4)의 온 기간을 단순히 더한 기간으로 하고 있다. MOSFET(4)가 오프일 때에는 반드시 MOSFET(7)가 온되어 있지 않으면 안되지만, MOSFET(4)을 온으로 하면서 동시에 MOSFET(7)를 온으로 함으로써 MOSFET(4)가 오프일 때에 MOSFET(7)이 지연되어 온되는 일은 없다.

이상 설명한 바와 같이, 본 발명에서는 플라이백 트랜스의 일차 코일과의 직렬 공진에 의해서 플라이백 펄스를 발생하는 공진 콘덴서에 직렬로 보조 스위치 소자를 접속하도록 구성하였다. 이로써, 순방향 손실이 발생하는 다이오드는 사용하지 않고 있기 때문에, 공진 콘덴서 전류에 대한 전압 강하가 적고 회로의 효율을 높일 수 있다. 또한 주 스위치 소자의 턴오프시에는 공진 콘덴서는 반드시 제로 볼트로부터 충전되기 때문에, 제로 볼트 스위칭이 가능하게 되어 회로의 효율을 높일 수 있다.

또한 플라이백 트랜스에서의 불필요한 펄스의 발생 방지를 위하여, 1개의 보조 스위치 소자를 추가하면 되므로 부품수가 적고 비용 감소에 기여할 수 있다.

또한 보조 스위치 소자의 온·오프 제어에 수평 동기 신호를 이용할 수 있고, 보조 스위치 소자에 특별한 드라이브 회로는 불필요하기 때문에, 비용 상승이 되지 않는다.

Claims (4)

1. 트랜스와, 일단에 구동 전원이 접속된 상기 트랜스의 일차 코일의 타단과 그라운드와의 사이에 접속되어 상기 구동 전원으로부터 상기 일차 코일을 통해 공급되는 전류를 온·오프하는 주 스위치 소자와, 상기 주 스위치 소자에 병렬로 접속되어 상기 주 스위치 소자가 오프일 때에 상기 일차 코일과 공동으로 직렬 공진 회로를 구성하는 공진 콘덴서와, 상기 주 스위치 소자의 온 전류의 방향과는 역방향으로 상기 공진 콘덴서와 병렬로 접속된 댐퍼 다이오드와, 상기 트랜스의 이차 코일의 출력 전압에 따라서 상기 주 스위치 소자의 온 기간을 제어하는 제어 회로를 구비한 공진형 전원 회로에 있어서,

   상기 공진 콘덴서에 직렬로 접속되어 적어도 상기 주 스위치 소자가 오프한 후 상기 공진 콘덴서와 상기 일차 코일의 접속부에 나타나는 전압이 최대로 될 때까지의 기간 동안 온하는 보조 스위치 소자를 구비한 것을 특징으로 하는 공진형 전원 회로.
2. 제1항에 있어서, 상기 보조 스위치 소자는 수평 동기 신호에 동기하여 온·오프 제어되는 것을 특징으로 하는 공진형 전원 회로.
3. 제1항에 있어서, 상기 보조 스위치 소자를 상기 주 스위치 소자의 제어 신호의 상승시에 온하고, 수평 동기 신호의 하강시에 오프하는 보조 스위치 소자용 제어 회로를 추가로 구비한 것을 특징으로 하는 공진형 전원 회로.
4. 제1항에 있어서, 상기 주 스위치 소자에 직렬로 접속된 다이오드를 추가로 구비한 것을 특징으로 하는 공진형 전원 회로.