KR100309663B1

KR100309663B1 - 텔레비젼세트용수평편향회로

Info

Publication number: KR100309663B1
Application number: KR1019940000691A
Authority: KR
Inventors: 사하라히로시; 오사와이사오
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 1993-01-18
Filing date: 1994-01-17
Publication date: 2001-12-15
Also published as: ITRM940022A1; IT1271839B; US5485062A; KR940019124A; ITRM940022A0

Abstract

텔레비젼 수신기용 수평 편향 회로에 있어서, 수평 발진 회로의 출력 신호가 구동 회로에 공급되고, 구동 회로에 내포된 트랜지스터의 출력이 MOSFET의 게이트에 인가된다. 한 방향으로 흐르는 전류가 수평 주사 기간 중의 일부에 MOSFET에 공급되고, 다른 방향으로 흐르는 전류가 수평 주사 기간의 나머지에서 MOSFET에 공급되어 톱니파 전류가 수평 편향 코일을 통해 흐른다.

Description

텔레비젼 세트용 수평 편향 회로

제1a도 및 제1b도는 각각 평면 CRT의 측면도 및 정면도.

제2도는 분리형 고전압 회로의 회로도.

제3a도, 제3b도, 제3c도, 제3d도 및 제3e도는 각각 제2도의 고전압 회로에 나타나는 구동 펄스 신호, 콜렉터 전류, 댐핑 전류, 저전압 코일 전류 및 콜렉터 전압(공진 펄스 전압)의 파형을 나타내는 도면.

제4도는 종래의 회귀 변압기의 개략적인 단면도.

제5도는 평면 CRT를 구동하기 위한 구동 회로의 회로도.

제6도는 CRT 또는 종래의 평면 CRT를 갖추고 있는 텔레비젼 수신기에 내포된 종래의 수평 편향 회로의 블럭도.

제7도는 수평 출력 회로의 회로도.

제8a도, 제8b도, 제8c도, 제8d도 및 제8e도는 각각 제7도의 수평 출력 회로에 나타나는 수평 구동 펄스 신호, 콜렉터 전류, 편향 전류, 댐핑 전류 및 콜렉터 전압의 파형을 나타내는 도면.

제9도는 평면 CRT의 수평 편향 회로 및 고전압 회로의 회로도.

제10도는 본 발명에 따른 제1 실시예에서의 수평 편향 회로의 회로도.

제11도는 MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)의 특성을 나타내는 그래프.

제12a도, 제12b도, 제12c도, 제12d도, 제12e도, 제12f도 및 제12g도는 각각 제10도의 수평 편향 회로에 나타나는 발진 출력, 예비 구동 출력, 수평 구동 펄스 신호, 드레인 전류, 드레인 전압, 공진 캐패시터 전류 및 편향 전류의 파형을 나타내는 도면.

제13도는 본 발명에 따른 수평 구동 회로의 회로도.

제14도는 본 발명에 따른 제2 실시예의 수평 편향 회로의 회로도.

제15도는 본 발명에 따른 제3 실시예의 수평 편향 회로의 회로도.

제16도는 본 발명에 따른 제4 실시예의 수평 편향 회로의 회로도.

제17도는 본 발명에 따른 제5 실시예의 수평 편향 회로의 회로도.

제18도는 본 발명에 따른 제6 실시예의 수평 편향 회로의 회로도.

제19도는 본 발명에 따른 제7 실시예의 분리형 수평 편향 회로의 회로도.

제20도는 제19도의 수평 편향 회로의 변형 부분의 회로도.

제21도는 제19도의 수평 편향 회로와 결합하여 사용되는 고전압 회로의 회로도.

제22도는 회귀 변압기의 개략적인 단면도.

제23도는 제22도의 회귀 변압기의 개략적인 부분단면도.

<도면의 주요부분에 대한 부호의 설명>

1 : 평면 CRT 1a : 넥부

1b : 퍼넬부 1c : 스크린 패널

1d : 전방 패널 1e : 형광 스크린

11 : 수평 발진 회로 14 : 캐패시터

21 : 회귀 변압기 (FBT) 21a : 일차 코일 (저전압 코일)

21b : 이차 코일(고전압 코일) 26 : 고전압 정류기 회로

37 : 키스톤 왜곡 교정 회로 47 : 차폐 케이스

48 : 절연 실리콘 수지 63 : 수평 구동 회로

64 : 수평 출력 회로

본 발명은 텔레비젼 수신기용 수평 편향 회로에 관한 것으로, 더 상세하게는 음극선관(이하, "CRT"라 함)용 수평 편향 회로에 관한 것이다.

전자총, 및 전자총의 중심 축에 대해 비교적 작은 각으로 경사진 형광 스크린을 갖고 있는 평면 CRT가, 예를 들어 일본 특허 공개 제59-175547호에 기술되어 있다. 이 평면 CRT는 평면 CRT의 수평 편향 코일에 톱니파 전류를 공급하는 수평 편향 회로를 갖추고 있다. 종래의 수평 편향 회로에서, 수평 구동 회로는 트랜지스터의 베이스에 수평 구동 펄스를 인가한다. 트랜지스터의 베이스에 양의 펄스를 인가하면, 트랜지스터는 턴 온되고, 결과적으로 시간에 따라 증가하는 전류가 편향 코일에 공급된다.

음의 펄스가 트랜지스터의 베이스에 인가되면, 트랜지스터는 턴 오프된다. 그러나, 공진 캐패시터는 편향 코일에 전류를 공급한다. 그 후에, 편향 코일에 공급된 전류는 댐핑 다이오드(damping diode)를 통해 흐른다. 그러나, 댐핑 다이오드에서의 전력 손실이 문제가 된다. 댐핑 다이오드가 생략된다면, 전류는 트랜지스터의 베이스-콜렉터 다이오드 접합부를 통해 흐른다. 그러나, 댐핑 다이오드의 생략은 전력 손실 및 주사의 선형성의 측면에서 수평 편향 회로에 불리하다.

따라서, 본 발명의 제1 목적은 개선된 텔레비젼 수신기용 수평 편향 회로를 제공하는 것이다.

본 발명의 제2 목적은 비교적 작은 전력 손실을 수반하는 텔레비젼 수신기용 수평 편향 회로를 제공하는 것이다.

본 발명의 제3 목적은 텔레비젼 수신기가 고화질의 화상을 디스플레이할 수 있도록 하는 텔레비젼 수신기용 수평 편향 회로를 제공하는 것이다.

본 발명의 상술한 목적 또는 그 이외의 목적, 특징 및 이점은 첨부된 도면을 참조하여 이하에 기술할 상세한 설명에 의해 더 명백해질 것이다.

제1도를 참조하면, 평면(flat) CRT(1)는 내부에 전자총(도시되지 않음)을 갖추고 있는 넥부(neck section; 1a), 퍼넬부(funnel section; 1b), 투명 유리로 형성된 스크린 패널(1c), 투명 유리로 형성된 전방 패널(1d) 및 스크린 패널(1c) 상에 형성된 형광 스크린(1e)을 갖는다. 형광 스크린(1e)은 전자총의 중심 축에 대해 비교적 작은 각으로 경사져 있다. 형광 스크린(1e) 상에 디스플레이되는 화상은 전방 패널(1d)의 측면으로부터 전자총의 중심축에 대해 거의 수직인 방향으로 보여진다.

이러한 평면 CRT에서는 평면 CRT의 구조로 인하여 키스톤 왜곡(keystone distortion)이 반드시 발생한다. 형광 스크린(1e)은 상부로부터 하부로 주사하는 수평 편향으로 주사된다. 전자 빔이 형광 스크린(1e)의 상부를 주사하는 경우에 편향되는 상부 편향각 θ₁및 전자 빔이 형광 스크린(1e)의 하부를 주사하는 경우에 편향되는 하부 편향각 θ₂가 서로 상이하기 때문에, 편향 전력(편향 전류)이 고정된 경우, 주사 진폭은 형광 스크린(1e)의 상부로부터의 거리에 따라 감소하여, 키스톤 왜곡을 발생시킨다.

키스톤 왜곡을 교정하기 위해서는 형광 스크린(1e)이 상부로부터 하부로 주사될 때 수평 편향 전류가 서서히 감소되어야만 한다. 수평 편향 회로에 대한 공급전압과 수평 편향 전류 I_pp사이의 관계는 다음과 같이 표현된다:

e₀= L_y(I_pp/T_s) = KI_pp, K = L_y/T_s

여기에서, e₀는 공급 전압이고, I_pp는 수평 편향 전류이며, L_y는 수평 편향 코일 HDY의 인덕턴스이다. 상술한 표현으로부터 명백한 바와 같이, 공급 전압 e₀는 수평 편향 전류 I_pp를 동적으로 증가시키기 위하여 동적으로 변해야만 한다. 일반적으로, 공급 전압은 톱니파 신호로 공급 전압을 변조하는, 소위 전원 공급 변조 시스템에 의해 변조된다.

CRT는 수평 편향 회로 및 고전압 회로를 각각 독립적으로 포함하는 분리형 회로나 수평 편향 회로와 고전압 회로를 일체형으로 포함하는 종래 형태의 회로 중하나를 갖추고 있다. 종래 형태의 회로는 핀쿠션 왜곡(pincushion distortion)이나 키스톤 왜곡과 같은 화상의 왜곡이 중요하지 않은 CRT용으로 적합하다. 종래 형태의 회로는 왜곡의 교정이 고전압 회로에 크게 영향을 미치기 때문에, 화상의 왜곡이 중요한 CRT용으로는 부적합하다. 상술한 바와 같이, 화상의 키스톤 왜곡이 평면 CRT에서 중요하기 때문에, 평면 CRT에는 분리형 회로가 사용된다.

분리형 회로에 포함된 고전압 회로를 도시하는 제2도를 참조하면, 고 전압 구동 회로(도시하지 않음)에 의해 제공되는 구동 펄스 신호는 고전압 출력 트랜지스터(81)의 베이스에 인가된다. 트랜지스터(81)의 에미터는 접지에 접속되고, 댐핑 다이오드(82)와 공진 캐패시터(83)의 병렬 회로는 트랜지스터(81)의 콜렉터 및 접지 양단에 접속된다. 트랜지스터(81)의 콜렉터는 회귀 변압기(flyback transformer; 84)(이후 "FBT"라 칭함), 즉 고전압 발생 변압기의 저전압 코일(84a; 일차 코일)을 통해 dc 전압 +V_cc가 인가되는 전원 단자(85)에 접속된다. FBT(84)의 고전압 코일(84b; 이차 코일)의 한 단부는 고전압 정류기 회로(86)에 접속된다. 고전압 정류기 회로(86)는 고전압 코일(84b)의 한 단부에 나타나는 증가된 펄스 전압을 정류하고, 정류된 고전압 HV는 출력 단자(87)에 인가된다. FBT(84)의 고전압 코일(84b)의 다른 단부는 저전압 코일(84a)의 한 단부에 접속된다.

제3a도 내지 제3e도는 트랜지스터(81)의 베이스에 인가되는 1개의 수평 주사 기간에 대한 구동 펄스 신호, 콜렉터 전류 i_cp, 댐핑 전류 i_d, 저전압 코일(14a)을 통해 흐르는 전류 i_L1, 및 콜렉터 전압 V_cp를 각각 도시한다. 제3a도 내지 제3e도에 있어서, t_r은 블랭킹 간격이고, t_s는 주사 간격이다.

콜렉터 전류 i_cp의 최대치는 식(1)에 의해 계산된다:

V_cc= L₁ㆍdi/dt = L₁ㆍ i_cpm/(t_s/2)

∴ i_cpm= (t_s/2)(V_cc/L₁) ... (1)

여기에서, L₁은 FBT(84)의 저전압 코일(84a)의 인덕턴스이고, i_cpm은 콜렉터 전류 i_cp의 최대치이다. 따라서, 블랭킹 간격 t_r에서 저전압 코일(84a)을 통해 흐르는 전류 i_L는 다음과 같다:

i_L= i_cpmㆍcos ω₀t ... (2)

여기에서, ω₀는 저전압 코일(84a) 및 공진 캐패시터(83)의 공진 각 주파수이다. 다음에, 공진 각 주파수 ω₀는 다음과 같이 표현된다:

여기에서, L₁은 저전압 코일(84a)의 인덕턴스이고. C₁은 공진 캐패시터(83)의 캐패시턴스이며, f₀는 공진 주파수이다. 공진 주파수 f₀의 역수의 1/2은 블랭킹 간격 t_r과 동일하다.

t_r= 1/2f₀... (4)

식(2)로부터,

L₁ㆍdi_L/dt = -ω₀L₁ㆍi_cpmsin ω₀t ... (5)

따라서, 콜렉터 전압 V_cp의 최대치 V_cpm은 다음과 같이 표현된다:

V_cpm= ω₀L₁ㆍi_cpm+ V_cc= ω₀L₁ㆍ(t_s/2)(V_cc/L₁) + V_cc

= V_cc(1 + πf₀t_s)V_cc{1 + (π/2)(t_s/t_r)} ... (6)

제2도에 도시된 고전압 회로는 FBT(84)의 권수비로 식(6)으로 표현된 공진 펄스 전압을 상승시킴으로써 획득된 펄스 전압으로부터 고전압 HV를 발생시킨다. 식(6)으로부터 명백해진 바와 같이, 블랭킹 주기 t_r이 짧아질수록 콜렉터 전압 V_cpm이 커지며, 식(3) 및 식(4)에서 명백한 바와 같이, 블랭킹 간격 t_r은 저전압 코일의 인덕턴스 L₁및 공진 캐패시터(83)의 캐패시턴스 C₁에 따라 좌우된다. 따라서, 인덕턴스 L₁및 캐피시턴스 C₁의 변화 모두는 고전압 HV 상수를 유지하기 위하여 고려되어야 한다.

비정상적인 고전압을 검출하는 기능을 하는 보호 회로나 공진 캐패시터(83)로서의 4 레그(four-leg) 캐패시터가 비정상적인 고전압에 의한 고장을 방지하기 위해 사용된다. 4 레그 캐패시터는 그의 각 단자에 접속되는 한 쌍의 단자 핀을 갖추고 있고, 2쌍의 단자 핀이 인쇄 회로 기판에 접속되어 캐패시터의 회로로부터의 단절로 인한 개방 상태의 확률을 감소시킨다.

그러나, 평면 CRT와 같은 작은 CRT는 촘촘하고 비교적 낮은 비용으로 제조해야 하기 때문에, 안정성을 위하여 비교적 낮은 고전압 HV를 사용한다. 그러나, 비교적 낮은 고전압 HV가 CRT를 구동하기 위하여 사용되는 경우, 전자 빔의 전자 가속도가 감소되고, CRT의 포커싱 성능이 저하되어, 해상도를 감소시키고 화질을 저하시킨다.

종래의 FBT(84)를 도시한 제4도를 참조하면, 저전압 코일(84a)은 저전압 보빈(84c) 상에 감겨지고, 고전압 코일(84b)는 고전압 보빈(84d)에 감겨지며, 저전압 보빈(84c) 및 고전압 보빈(84d)은 코어(84e)와 결합된다. 이러한 FBT(84)에 있어서, 저전압 코일(84a) 및 고전압 코일(84b)은 동심형 배열로 배치된 분리형 보빈(84c 및 84d)에 각각 감겨져서, 저전압 코일(84a) 및 고전압 코일(84b)가 밀접하게 결합되고, 분포 캐패시턴스가 감소되어 고전압 변화 및 래스터 링잉(ringing)과 같은 누출 선속의 역 효과를 억제한다.

평면 CRT(1)을 구동하기 위한 구동 회로를 도시하는 제5도를 참조하면, 캐소드 K, 제1 그리드 G1, 가속 그리드로서 작용하는 제2 그리드 G2, 촛점 조정 전극으로서 작용하는 제3 그리드 G3, 및 형광 스크린(1e)이 도시된다. FBT의 출력 펄스 전압을 정류함으로써 발생된 고전압 HV가 형광 스크린(1e)에 인가된다. 캐소드 K는 일반적으로 CRT에 사용되는 간접 가열 전극 대신에 비교적 저전력에 의해 동작될 수 있고 빨리 상승할 수 있는 직접 가열 전극이다. FBT의 출력 펄스 전압은 히터 전압(3)으로서 펄스 점화용 캐소드 K에 인가된다. FBT의 코일이 캐소드 K에 접속되기 때문에, 캐소드 K의 표유 캐패시턴스는 증가되고, 비디오 신호를 캐소드 K에 인가하는 캐소드 구동 시스템이 사용되는 경우, 비디오 회로의 전력 손실은 증가된다. 즉, 표유 캐패시턴스의 영향이 무시되도록 하기 위해 비디오 회로의 출력측의 임피던스가 감소되어야 하고, 주파수 특성을 향상시키기 위해 에미터 폴로워 구성(emitter follower configuration)이 사용되어야 하므로, 비디오 회로의 손실은 증가한다.

따라서, 비교적 작은 표유 캐패시턴스를 갖는 제1 그리드 G1에 비디오 신호를 인가하는 구동 시스템이 사용된다. 비디오 신호 SV는 npn 트랜지스터(4; 즉 비디오 신호 증폭기의 구성 부품)의 베이스에 접속된 단자(5)에 인가된다. 저항기(6) 및 캐패시터(7)의 병렬 회로는 트랜지스터(4)의 에미터 및 접지 양단에 접속되고, 동일 소자의 콜렉터는 저항기(8)를 통해, 예를 들어 50 V의 전압이 인가되는 전원 공급기 +B에 접속된다.

트랜지스터(4)의 콜렉터와 저항기(8)의 접합점에 나타나는 비디오 신호는 캐패시터(9)를 통해 CRT(1)의 제1 그리드 G1에 인가된다. 예를 들어, 900 V의 출력 전압을 갖는 전원 공급기 +B는 촛점 조정용 가변 저항기(10), 컷오프 조정 가변 저항기(51) 및 저항기(52)의 직렬 회로를 통해 접지에 접속된다. 가변 저항기(10)의 가동 단자에 나타나는 전압은 저항기(53)를 통해 CRT(1)의 제3 그리드 G3에 인가된다. 캐패시터(54)는 가변 저항기(51)의 가동 단자 및 접지 양단에 접속된다. 가변 저항기(51)의 가동 단자와 캐패시터(54)의 접합점에 나타나는 전압은 CRT(1)의 제2 그리드 G₂에 인가된다.

예를 들어, 140 V의 출력 전압을 갖는 전원 공급기 +B₂는 보조 휘도 조정 프리세트 저항기(55), 저항기(56), 휘도 조정 저항기(57) 및 정전류 회로에 포함된 저항기(18)를 통해 접지에 접속된다. 가변 저항기(57)의 가동 단자에 나타나는 전압은 저항기(19)를 통해 캐소드 K에 인가된다.

제2 그리드 G2 및 캐소드 K에 인가된 전압은 CRT(1)의 컷오프를 조정하기 위하여 변화된다. 제2 그리드 G2에 인가된 전압은 CRT(1)의 컷오프를 결정하기 위한 가변 저항기(51)를 조정함으로써 조정되고, 캐소드 K에 인가된 전압은 보조 휘도를 결정하기 위한 프리세트 저항기(55)를 조정함으로써 조정된다. 캐소드 K에 인가된 전압이 프리세트 저항기(55)에 의한 보조 휘도의 조정 및 가변 저항기(57)에 의한 휘도의 조정을 통해 변하기 때문에, 저항기(19)는 예를 들면 100 KΩ의 비교적 큰 저항을 갖는다. 그러나, 일반적으로 공지된 바와 같이, 비디오 신호의 크기에 비례하는 강도의 빔 전류가 캐소드 K 내로 흐르고, 회로 임피던스는 저레벨로 유지되어야 한다. 따라서, CRT(1)의 캐소드 K는 캐패시터(20)를 통해 접지되어 ac 임피던스를 감소시킨다.

제6도는 평면 CRT를 포함하는 공지된 CRT 중 하나를 갖추고 있는 텔레비전 수신기용 수평 편향 회로를 도시한다. 제6도를 참조하면, AFC 회로(61)는 비디오 신호 SV로부터 분리된 수평 동기 신호 및 수평 출력 회로(64)에 의해 제공된 수평 펄스 신호를 수신하고, 수평 동기 신호 및 수평 출력 신호를 비교하여 제어 신호로서 에러 신호를 수평 발진 회로(62)에 공급한다. 그 다음, 수평 발진 회로(62)는 발진 출력 신호를 수평 구동 회로(63)을 통해 수평 출력 회로(64)에 공급한다.

수평 출력 회로(64)의 구성을 도시하는 제7도를 참조하면, 수평 구동 회로(63)에 의해 제공된 수평 구동 펄스 신호는 접지에 접속된 에미터 및 FBT의 일차 코일(72)을 통해 전력 단자 +Vcc에 접속된 콜렉터를 갖는 수평 출력 트랜지스터(71)의 베이스에 인가된다. 댐핑 다이오드(73), 공진 캐패시터(74) 및 수평 편향 코일(75)과 S형 왜곡 교정 캐패시터(76)의 직렬 회로가 트랜지스터(71)의 콜렉터 및 접지 양단에 접속된다.

제8a도 내지 제8e도를 참조하면, 제8a도에 도시된 수평 구동 펄스 신호가 트랜지스터(71)의 베이스에 인가된 경우, 제8c도에 도시된 톱니파 편향 전류는 수평 편향 코일(75)을 통해 흐른다. 양의 펄스가 트랜지스터(71)의 베이스에 인가될 때, 트랜지스터(71)는 턴 온되고, 수평 편향 코일(75)을 통해 흐르는 편향 전류는 시간 t₁과 t₂사이의 기간에서 시간에 따라 선형적으로 증가한다. 음의 펄스가 트랜지스터(71)의 베이스에 인가될 때, 트랜지스터(71)는 턴 오프된다. 그러나, 편향 전류는 인덕턴스의 관성에 의해 동일 방향으로 계속 흘러 공진 캐패시터(74)를 충전시킨다. 충전 전류는 시간에 따라 감소되고, 공진 캐패시터(74)의 전압은 시간 t₂와 t₃사이의 기간에 증가하고, 최종적으로 충전 전류는 제로로 감소하고, 공진 캐패시터(74)의 전압은 피크에 도달한다.

그 다음, 시간 t₃와 t₄사이의 기간에 있어서, 공진 캐패시터(74)의 전하는 수평 편향 코일(75)을 통해 방전되고, 공진 캐패시터(74)의 전압은 서서히 감소되며, 수평 편향 코일(75)을 통해 흐르는 역 전류의 강도는 증가하고, 공진 캐패시터(74)의 전압은 초기 전압으로 복귀하며, 역 전류의 강도는 피크에 도달한다.

시간 t₄와 t₅사이의 기간에 있어서, 전류는 수평 편향 코일(75)의 역 기전력으로 인해 댐핑 다이오드(73)를 통해 흐르므로, 전류는 동일 방향으로 계속 흐른다. 전류의 강도는 시간 t₅에서 점진적으로 제로로 감소한다. 이 상태에서, 양의 펄스가 트랜지스터(71)의 베이스에 인가되어 트랜지스터(71)가 턴 온된다. 따라서, 선형으로 증가하는 전류가 수평 편향 코일(75)을 통해 다시 흐른다. 따라서, 상술한 사이클은 반복되고, 톱니파 편향 전류가 수평 편향 코일(75)을 통해 흐른다.

제7도에 도시된 수평 출력 회로(64)에 있어서, 톱니파 편향 전류의 일부가 댐핑 다이오드(73)를 통해 흐르기 때문에, 댐핑 다이오드(73)에서 전력 손실이 발생한다. 전력 손실을 방지하기 위하여 댐핑 다이오드(73)가 제거되는 경우, 톱니파 편향 전류의 일부분은 트랜지스터(71)의 베이스 콜렉터 다이오드 접합부를 통해 흐른다.

일반적으로, 역방향 영역에서의 트랜지스터(71), 즉 통상 트랜지스터의 전류 증폭률[h_FE= (콜렉터 전류 I_c)/(베이스 전류 I_B) < 1]은 매우 작다. 따라서, 트랜지스터(71)이 역방향 영역에서 올바르게 작용하기는 어렵다.

널리 사용되는 수평 구동 회로(63)는 구동 변압기를 사용하는 변압기 결합에 의해 트랜지스터(71)를 구동한다. 변압기 결합에 의해 트랜지스터(71)를 구동할 때, 저항기는 트랜지스터(71)의 베이스에 최적 베이스 전류를 인가하기 위하여 구동 변압기의 이차 코일과 트랜지스터(71)의 베이스 사이에 삽입된다. 매우 작은 수평 편향 전류를 사용하는 제4도에 도시된 평면 CRT에서는, 캐패시터 및 클램핑 다이오드가 구동 변압기 대신에 사용된다.

따라서, 댐핑 다이오드(73)의 생략은 전력 손실 및 주사의 선형성의 관점에서 바람직하지 않다.

댐핑 다이오드가 내장된 전력 트랜지스터가 댐핑 다이오드(73)를 생략하기 위해 트랜지스터(71) 대신에 사용될지라도, 이와 같은 전력 트랜지스터는 아직 내장 댐핑 다이오드로 인한 전력 손실의 문제점을 갖고 있으며, 트랜지스터(71)보다 고가이다.

제9도는 수평 편향 회로 및 고전압 회로를 개별적으로 갖는 평면 CRT용 분리형의 회로이다. 제9도를 참조하면, 예를 들어, +10 V인 dc 전압 +Vcc가 전력 단자(12)에 인가된다. 전력 단자(12)는 저역 통과 필터로 작용하는, 저항기(13) 및 캐패시터(14)로 구성된 직렬 회로를 통해 접지에 접속되며, 저항기(13) 및 캐패시터(14)의 접합점 P₂는 수평 발진 회로(11)에 전력을 공급하기 위하여 수평 발진 회로(11)에 접속된다. 수평 발진 회로(11)에 의해 제공된 수평 발진 신호는 저항기(15)를 통해 접지에 접속된 에미터 및 저항기(17)를 통해 전력 단자(12)에 접속된 콜렉터를 갖는 고전압 구동 트랜지스터(16)의 베이스에 공급된다. 구동 트랜지스터(16)의 콜렉터와 저항기(17)의 접합점은 결합 캐패시터(18) 및 클램핑 다이오드(19)를 통해 접지된다. 캐패시터(18) 및 클램핑 다이오드(19)의 접합점은 트랜지스터(20)의 베이스에 접속된다. 트랜지스터(20)의 에미터는 접지되고, 트랜지스터(20)의 콜렉터는 FBT(21)의 일차 코일(21a)의 중심 탭에 접속된다. 공진 캐패시터(22) 및 댐핑 다이오드(23)의 병렬 회로는 트랜지스터(20)의 콜렉터 및 접지 양단에 접속된다. 저역 통과 필터로 작용하고, 코일(24) 및 캐패시터(25)로 구성되는 직렬 회로는 전력 단자(12) 및 접지 양단에 접속된다. 코일(24) 및 캐패시터(25)의 접합점은 FBT(21)의 일차 코일(21a)의 한 단부에 접속된다.

FBT(21)의 이차 코일(21b)의 한 단부는 고전압 정류기 회로(26)에 접속된다. 고전압 정류기 회로(26)는 이차 코일(21b)의 한 단부에 나타나는 전압 펄스 신호를 정류하여 고전압 HV를 단자(27)에 인가한다. FBT(21)의 일차 코일(21a) 및 이차 코일(21b)의 각각의 다른 단부는 다이오드(28) 및 캐패시터(29)로 구성되는 평활 회로에 의해 접지에 접속된 접합점 P₁에서 서로 접속된다.

수평 발진 회로(11)에 의해 제공된 수평 발진 신호는 저항기(30)를 통해 수평 구동 트랜지스터(31)의 베이스에 공급되는데, 이 수평 구동 트랜지스터는 접지에 접속된 에미터, 및 저항기(32)를 통해 전력 단자(12)에 접속된 콜렉터를 갖는다. 트랜지스터(31)의 콜렉터 및 저항기(32)의 접합점은 결합 캐패시터(33) 및 클램핑 다이오드(34)를 통해 접지된다. 결합 캐패시터(33) 및 클램핑 다이오드(34)의 접합점은 수평 출력 트랜지스터(35)의 베이스에 접속된다.

트랜지스터(35)의 에미터는 접지되고, 트랜지스터(35)의 콜렉터는 쵸크 코일(36) 및 키스톤 왜곡 교정 회로(37)를 통해 다이오드(28) 및 캐패시터(29)의 접합점 P₁에 접속된다. 키스톤 왜곡 교정 회로(37)는 키스톤 왜곡을 교정하기 위하여 톱니파 신호에 의해 접합점 P₁에서 나타나는 전압을 변조한다. 공진 캐패시터(38), 댐핑 다이오드(39) 및 수평 편향 코일(40)과 S형 왜곡 교정 캐패시터(41)의 직렬 회로로 이루어진 병렬 회로가 트랜지스터(35)의 콜렉터 및 접지 양단에 접속된다.

평면 CRT가 비교적 작은 편향 전력을 필요로 하기 때문에, 저항기(32)로 부하된 수평 구동 트랜지스터(31)는 수평 출력 트랜지스터(35)를 구동시킬 수 있다. 예를 들면, 4 인치(10.16 cm) 평면 CRT에서, 트랜지스터(35)의 콜렉터 전류는 0.7 내지 1 A(피크 대 피크)의 범위 내이다. 따라서, 트랜지스터(35)의 전류 증폭률 h_FE이 부등식 h_FE≥ 100을 만족할 경우 트랜지스터(35)의 베이스 전류는 단지 15 mA이다. 따라서, 저항기(32)의 저항이 1.5 kΩ일 때, 트랜지스터(35)의 베이스는 트랜지스터(31)의 콜렉터 및 저항기(32)의 접합점에 결합 캐패시터(33)에 의해 결합된다.

일반적으로, 수평 발진 회로(11)는 VCO(전압 제어 발진기)이다. VCO는 신호를 제어하는데 상당히 민감하고, 잡음, 특히 공급 전압 잡음에 의한 오동작을 일으키기 쉽다. 예를 들면, 주위 온도가 -10℃ 정도일 때, 고전압 회로와 주전원 공급기에 포함된 전해 커패시터의 커패시턴스가 급격히 감소되어 소스 임피던스를 증가시킨다. 따라서, VCO는 고전압 회로에 의해 발생되고, 전원 공급기 라인을 통해 전송된 펄스 잡음에 의해 발진 주파수를 변화시키는 오동작의 원인이 된다. 그 다음, AFC 회로(도시하지 않음)는 수직 라인의 상부를 구부러지게 하는 화상 잡음을 야기하는 발진 주파수를 제어하도록 동작한다. 저항기(13) 및 캐패시터(14)로 구성되는 저역 통과 필터는 펄스 잡음으로 인한 VOC의 응답을 방지하기 위하여 수평 발진 회로(11)의 전원 공급기 라인에 삽입된다.

저역 통과 필터가 수평 발진 회로(11)의 전원 공급기 라인에 삽입되면, 수평 발진 회로(11)용 공급 전압의 상승은 구동 회로 및 출력 회로용 공급 전압의 상승후로 지연되므로, 수평 발진 회로는 구동 회로 및 출력 회로의 동작의 개시 후에 동작을 개시하고, 최악의 경우에는, 전력 회로의 휴즈가 끊어진다. 즉, 수평 발진 회로(11)이 동작을 개시할 때까지 트랜지스터(16 및 31)은 오프 상태로 유지되고, 트랜지스터(20 및 35)는 온 상태로 유지되기 때문에, 과전류가 전력 라인을 통해 흘러서 휴즈가 끊어진다.

이러한 오동작을 방지하기 위하여, 구동 회로에 공급된 전력 상승에 요구되는 시정수는 수평 발진 회로(11)에 공급된 전력 상승에 요구된 시정수 R_LC₂보다 커야 한다. 예를 들면, 시정수는 다음 부등식에 부합하도록 결정된다;

R₁C₁≤ R_LC₂+ LC

여기에서, R_LC₂는 구동 회로의 시정수이고, LC는 고전압 회로의 시정수이다.

그러나, 소정의 경우에는, 수평 편향 회로, 및 고전압 회로를 구동하기 위한 구동 회로의 시정수의 증가가 트랜지스터(20 및 35)의 과도 응답 특성(스위칭 특성)에 역으로 영향을 준다.

본 발명에 따른 제1 양호한 실시예의 수평 편향 회로를 제10도를 참조하여 이하에 설명하기로 한다.

제10도를 참조하면, 수평 발진 회로(62)에 의해 제공되는 수평 발진 출력은 수평 예비 구동 회로(predriving circuit; 63P)에 내포된 npn 트랜지스터 Q3의 베이스에 인가된다. 저항기 R1은 트랜지스터 Q3의 베이스 및 동일 트랜지스터 Q3의 에미터 양단에 접속된다. 저항기 R2는 트랜지스터 Q3의 콜렉터 및 전원 단자 +V_cc의 양단에 접속되고, 저항기 R3은 동일 트랜지스터의 에미터와 접지 양단에 접속된다. 트랜지스터 Q3의 콜렉터와 저항기 R2의 접합점은 npn 트랜지스터 Q4의 베이스에 접속된다. 트랜지스터 Q4는 전원 단자 +V_cc에 접속된 콜렉터 및 저항기 R4를 통해 npn 트랜지스터 Q5의 콜렉터에 접속된 에미터를 갖고 있다. 트랜지스터 Q3의 에미터 및 저항기 R3의 접합점은 트랜지스터 Q5의 베이스에 접속되고, 트랜지스터 Q5의 에미터는 접지된다. 저항기 R5는 트랜지스터 Q5의 콜렉터와 저항기 R4의 접합점 및 접지 양단에 접속되고, 저항기 R6은 접합점과 수평 구동 회로(63)에 내포되어 스위칭 소자의 역할을 하는 npn 트랜지스터 Q1의 베이스의 양단에 접속된다. 트랜지스터 Q1의 에미터는 접지되고, 동일 소자의 콜렉터는 저항기 R7을 통해 전원 단자 +V_cc에 접속된다. 트랜지스터 Q1의 콜렉터와 저항기 R7의 접합점은 수평 출력 회로에 내포된 n 채널 증가형 MOSFET (금속 산화물 반도체 전계 효과 트랜지스터) Q2의 게이트에 접속된다. MOSFET Q2의 소스는 접지되고 동일 소자의 드레인은 FBT의 일차 코일(72)을 통해 전원 단자 +V_cc에 접속된다. 공진 캐패시터(74), 및 수평 편향 코일(75)과 S형 왜곡 교정 캐패시터(76)의 직렬 회로로 구성된 병렬 회로가 MOSFET Q2의 드레인과 접지의 양단에 접속된다.

제11도는 MOSFET Q2의 특성을 도시하는데, 여기서 드레인-소스 전압 V_DS는 수평축 상에서 측정되고, 드레인 전류 I_D는 수직축 상에서 측정된다. 제11도에서, 곡선 a는 MOSFET Q2가 턴 온될 때(온 특성) 소스-드레인 전압 V_DS와 드레인 전류 I_D사이의 관계를 나타내고, 곡선 b는 MOSFET Q2가 턴 오프될 때 (다이오드 특성) 드레인-소스 전압 V_DS와 드레인 전류 I_D사이의 관계를 나타낸다.

수평 편향 회로의 동작이 제12a도 내지 제12g도를 참조하여 이하에 기술된다. 수평 발진 회로(62)가 제12도에 도시된 바와 같은 펄스 신호를 예비 구동 회로(63P)에 공급한다고 가정한다. 수평 발진 회로(62)의 출력 펄스 신호가 로우(LOW)이면, 트랜지스터 Q3 및 트랜지스터 Q5는 턴 오프되고, 트랜지스터 Q4는 턴 온되며, 예비 구동 회로(63P)의 출력 신호는 하이(HIGH)로 된다. 수평 발진 회로(62)의 출력 펄스 신호가 하이이면, 트랜지스터 Q3 및 트랜지스터 Q5는 턴 온되고, 트랜지스터 Q4는 턴 오프되며, 예비 구동 회로(63P)의 출력 신호는 로우로 된다(제12b도). 예비 구동 회로(63P)의 출력 신호가 하이이면, 트랜지스터 Q1은 턴 온되고, 구동 회로(63)의 출력 신호, 즉, MOSFET Q2의 게이트에 인가된 수평 구동 펄스 신호는 로우로 된다. 예비 구동 회로(63P)의 출력 신호가 로우이면, 트랜지스터 Q1은 턴 오프되고, 수평 구동 펄스 신호는 하이로 된다(제12c도).

수평 발진 회로(62)가 제12a도에 도시된 바와 같은 펄스 신호를 제공할 때, 예비 구동 회로(63P)는 제12b도에 도시된 출력 신호를 제공하고, 구동 회로(63)는 제12c도에 도시된 수평 구동 펄스 신호를 제공한다. 트랜지스터 Q1이 턴 온되고, 수평 구동 펄스 신호가 로우이면, MOSFET Q2는 턴 오프되고, 그리고 트랜지스터 Q1은 턴 오프되고, 수평 구동 펄스 신호가 하이이면, MOSFET Q2는 턴 온된다. 그래서, 트랜지스터 Q1 및 트랜지스터 Q2는 서로 보완적이다. 자연히, 수평 발진 회로(62)가 정지되면, 트랜지스터 Q2, Q3 및 Q5는 오프 상태로 되고, 트랜지스터 Q4 및 Q1은 온 상태로 되어, MOSFET Q2가 온 상태로 유지될 때 발생하는 회로의 파괴가 방지될 수 있다.

수평 출력 회로(64)와 동작이 이하에 기술된다. 제12c도에 도시된 수평 구동 펄스 신호가 MOSFET Q2의 게이트에 인가되면, 제12g도에 도시된 톱니파 편향 전류가 편향 코일(75)을 통해 흐르는데, 즉, 양의 펄스가 MOSFET Q2의 베이스에 인가되면, MOSFET Q2는 턴 온되고 시간에 따라 선형으로 증가하는 전류가 시간 t₁₁과 t₁₂사이의 기간에 편향 코일(75)를 통해 흐른다. 음의 펄스가 MOSFET Q2의 게이트에 인가되면, 전류는 인덕턴스 관성에 의해 동일한 방향으로 계속적으로 흐르게 되어 공진 캐패시터(74)를 충전시킨다. 시간 t₁₂와 t₁₃사이의 기간에, 이 충전 전류는 시간에 따라 감소하고, 공진 캐패시터(74)의 전압은 증가한다. 최종적으로, 충전 전류는 0(영)으로 감소하고, 공진 캐패시터(74)의 전압(드레인 전압)은 피크에 도달한다.

그 다음, 시간 t₁₃과 t₁₄사이의 기간에, 공진 캐패시터(74)는 편향 코일(75)을 통해 방전하고, 공진 캐패시터(74)의 전압은 서서히 감소하며, 편향 코일(75)을 통해 흐르는 역 편향 전류는 증가하고, 마지막으로, 공진 캐패시터(74)의 전압은 초기 전압으로 복귀하고 역 편향 전류는 피크에 도달한다.

그 다음, 시간 t₁₄와 t₁₅사이의 기간에, MOSFET Q2가 다이오드로서 도전 상태가 되고(제11도의 다이오드 특성 곡선 b), 역 편향 전류는 동일 방향으로 계속적으로 흐르면서 서서히 감소한다. 양의 펄스가 MOSFET Q2의 게이트에 인가되어 MOSFET Q2를 턴 온시키면, 트랜지스터 전류는 온-특성 곡선 a를 따라 변하고(제11도), 역 편향 전류는 동일 방향으로 계속적으로 흐르면서 시간 t₁₅와 t₁₆사이의 기간에 0으로 서서히 감소한다.

MOSFET Q2가 온 상태에 있기 때문에, 시간에 따라 선형으로 증가하는 전류는 편향 코일(75)을 통해 다시 흐른다. 그래서, 편향 코일(75)에 톱니파 전류를 공급하기 위해 상술한 사이클이 반복된다.

이 실시예의 수평 편향 회로의 수평 출력 회로(64)는 스위칭 소자로서 MOSFET Q2를 갖추고 있고, 댐핑 다이오드는 갖추고 있지 않으므로, 댐핑 다이오드에 기인하는 전력 손실이 방지되어 결과적으로 수평 편향 회로에 있어서의 전력손실이 비교적 작게 된다.

수평 발진 회로(62)의 출력측이 예비 구동 회로(63P)를 통해 구동 회로(63)의 트랜지스터 Q1의 베이스에 접속되어 있고, 수평 구동 펄스 신호가 나타나는 트랜지스터 Q1의 콜렉터가 수평 출력 회로(64)의 MOSFET Q2의 게이트에 직접 접속되어 있으므로, 수평 발진 회로(62)의 출력 신호는 왜곡이 없이 완전한 충실도(fidelity)로 전달되어, MOSFET Q2는 높은 스위칭 속도로 동작할 수 있다.

상술한 바 중에 기술되지는 않았지만, 수평 편향 회로가 평면 CRT와 결합하여 사용될 때, 수평 출력 회로(64)의 MOSFET Q2의 최대 드레인-소스 전압이 약 100 내지 150 V의 범위내에 있기 때문에, 내전압에 있어서 아무런 문제도 발생하지 않는다.

이 실시예에서, MOSFET Q2의 드레인이 FBT의 일차 코일(72)을 통해 전원단자 +V_cc에 접속되어 있지만, MOSFET Q2의 드레인은 쵸크 코일을 통해 전원 단자 +V_cc에 접속될 수도 있다.

본 발명에 따른 수평 편향 회로의 수평 출력 회로는, 스위칭 소자로서 MOSFET를 갖추고 있고, 종래의 수평 편향 회로에서는 댐핑 다이오드를 통해 흐르던 전류를 MOSFET를 통해 공급하여 댐핑 다이오드를 제거함으로써, 수평 편향 회로에 있어서의 전력 손실이 비교적 작다.

수평 발진 회로의 출력측이 예비 구동 회로를 통해 구동 회로의 스위칭 소자에 접속되어 있고, 스위칭 소자의 출력측이 수평 출력 회로의 MOSFET에 직접 접속되어 있으므로, 수평 발진 회로의 출력 신호는 왜곡없이 충실하게 MOSFET로 전달될 수 있어서, MOSFET의 스위칭 속도가 향상될 수 있다.

제13도를 참조하면, 수평 구동 회로는 저항기(32)를 통해 접합점 P₂에 접속된 콜렉터를 갖고 있는 수평 구동 트랜지스터(31)를 갖고 있고, 전원은 단일 전원 공급기에 의해 수평 구동 회로 및 수평 발진 회로(11)의 양자에 공급된다. 그러므로, 저항기(13)와 캐패시터(14)로 구성된 저역 통과 필터가 펄스 잡음을 제거하기 위해 수평 발진 회로(11)에 접속된 전원 라인 내에 삽입되더라도, 수평 구동 회로에 인가되는 공급 전압은 수평 발진 회로(11)에 인가된 공급 전압이 상승하기 전에는 상승하지 않으므로, 결과적으로, 수평 출력 회로를 통해 전원 회로의 휴즈를 절단시키는 초과 전류가 흐르지 않게 되어 회로의 신뢰도가 향상된다. 수평 출력 회로의 구동 회로는 오동작을 방지하기 위해 종래의 수평 출력 회로의 구동 회로의 시정수만큼 큰 시정수를 가질 필요가 없어서, 화상의 안정도가 감소되지 않게 된다.

제13도를 참조하면, 수평 발진 회로(11)의 수평 발진 신호 출력이 저항기(30)를 통해 수평 구동 트랜지스터(31)의 베이스에 인가된다. 트랜지스터(31)의 에미터는 접지되고, 동일 소자의 콜렉터는 저항기(32)를 통해 저역 통과 필터를 구성하는 저항기(13)와 캐패시터(14)의 접합점 P₂에 접속된다. 트랜지스터(31)의 콜렉터와 저항기(32)의 접합점은 n 채널 증가형 MOSFET(51)의 게이트에 접속된다. MOSFET(51)의 소스는 접지되고, 동일 소자의 드레인은 FBT(21)의 일차 코일(21a)의 한 단부에 접속된다. 공진 캐패시터(38), 및 수평 편향 코일(40)과 S형 왜곡 교정 캐패시터(41)로 구성된 직렬 회로의 병렬 회로는 MOSFET(51)의 드레인 및 접지 양단에 접속된다.

제13도에 도시된 바와 같이, 수평 구동 회로에 내포된 트랜지스터(31)의 콜렉터가 저항기(32)를 통해 접합점 P₂에 접속되어 있고, 전원 공급기가 수평 구동 회로 및 수평 발진 회로(11) 양자에 접속되어 있으므로, 저항기(13) 및 캐패시터(14)로 구성된 저역 통과 필터가 수평 발진 회로(11)에 접속된 전원 라인에 삽입되더라도, 수평 구동 회로에 인가되는 공급 전압은 수평 발진 회로(11)에 인가되는 공급 전압이 상승하기 전에 상승하지 않아서, 수평 출력 회로를 통해 초과 전류가 흐름으로써 전원 회로의 휴즈를 절단시키는 것을 방지할 수 있어서, 수평 편향 회로의 신뢰성이 향상될 수 있다. 수평 출력 회로의 구동 회로의 시정수가 오동작을 방지하기 위해 매우 클 필요가 없기 때문에, 화상의 안정성이 감소되지 않는다.

본 발명에 따른 제2 실시예의 수평 편향 회로를 제14도를 참조하여 이하에 설명하기로 한다. 이 수평 편향 회로는 고전압 회로로부터 분리되는 분리형이다.

제14도를 참조하면, 수평 출력 트랜지스터로서 작용하는 MOSFET(51)의 드레인이 쵸크 코일(36) 및 키스톤 왜곡 교정 회로(37)을 통해 접합점 P₁에 접속된다. 증가형 MOSFET(52)의 게이트는 트랜지스터(31)의 콜렉터와 저항기(32)의 접합점에 접속된다. MOSFET(52)의 소스는 접지되고, 동일 소자의 드레인은 FBT(21)의 일차 코일(21a)의 중심 탭에 접속된다. 공진 캐패시터(22)는 MOSFET(52)의 드레인과 접지 양단에 접속된다. 고전압 출력 트랜지스터로서 작용하는 MOSFET(52)를 갖추고 있는 수평 출력 회로의 동작 모드는 제1 실시예의 수평 편향 회로의 수평 출력 회로의 동작 모드와 동일하다. 수평 출력 회로가 전력 손실을 수반하는 댐핑 다이오드를 갖출 필요가 없으므로, 고전압 회로에 있어서의 전력 손실은 비교적 작다. MOSFET(52)는 MOSFET(52)의 게이트에 인가되는 전압을 제어함으로써 간단하게 제어될 수 있으므로, 매우 간단한 구성을 갖는 수평 구동 회로가 사용될 수 있다. 부하 저항기가 크기 때문에, 전력 손실은 작다. 따라서, MOSFET(51 및 52) 양자 모두 트랜지스터(31)만으로 제어될 수 있다.

수평 구동 회로 및 고전압 회로 양자를 구동하기 위한 트랜지스터(31)의 콜렉터가 저항기(32)를 통해 접합점 P₂에 접속되어 있고, 단일 전원 공급기가 구동 회로 및 수평 발진 회로 양자에 전원을 공급하므로, 저항기(13)와 캐패시터(14)로 구성된 저역 통과 필터가 수평 발진 회로(11)에 접속된 전원 라인에 삽입되더라도, 구동회로에 인가되는 공급 전압은 수평 발진 회로에 인가되는 공급 전압의 상승 전에 상승하지 않아서, 수평 출력 회로 및 고전압 출력 회로를 통해 초과 전류가 흐름으로써 전원 회로의 휴즈를 절단시키는 것을 방지할 수 있고, 회로의 신뢰성이 향상될 수 있다. 수평 출력 회로 및 고전압 출력 회로의 구동 회로의 각각의 시정수가 오동작을 방지하기 위해 종래의 수평 편향 회로의 수평 출력 회로 및 고전압 출력 회로의 구동 회로의 시정수만큼 클 필요가 없기 때문에, 화상의 안정성이 감소되지 않는다.

본 발명에 따른 제3 실시예의 수평 편향 회로를 제15도를 참조하여 이하에 설명하기로 한다.

제15도를 참조하면, 고전압 회로의 구동 회로에 내포된 트랜지스터(16)의 콜렉터는 저항기(17)를 통해 접합점 P₂에 접합되고, 단일 전원 공급기가 고전압 구동 회로 및 수평 발진 회로(11) 양자에 전원을 공급한다 그러므로, 펄스 잡음을 제거하기 위해 저항기(13)와 캐패시터(14)로 구성된 저역 통과 필터가 수평 발진 회로(11)에 접속된 전원 라인에 삽입되더라도, 고전압 구동 회로에 인가된 공급 전압은 수평 발진 회로(11)에 인가되는 공급 전압의 상승 전에 상승하지 않아서, 고전압 구동 회로를 통해 오동작에 기인한 초과 전류가 흐름으로써 전원 회로의 휴즈를 절단시키는 것을 방지할 수 있고, 수평 편향 회로의 신뢰성이 향상될 수 있다.

전원이 고전압 회로로부터 키스톤 왜곡 교정 회로(37)를 통해 수평 출력 회로에 공급되므로, 수평 출력 회로는 수평 발진 회로(11)가 동작하기 전에는 동작하지 않아서, 오동작에 기인하는 초과 전류가 수평 출력 회로를 통해 흐르지 않을 것이다. 더우기, 수평 출력 회로, 및 고전압 출력 회로의 구동 회로 각각의 시정수들은 오동작을 방지하기 위해 종래의 수평 편향 회로의 수평 출력 회로 및 고전압 출력 회로의 구동 회로의 시정수만큼 클 필요가 없어서, 화상의 안전성이 감소되지 않는다.

단일 전원 공급기가 수평 구동 회로 및 수평 발진 회로 양자에 전원을 공급하므로, 저역 통과 필터가 수평 발진 회로에 접속된 전원 라인에 삽입되더라도, 수평 구동 회로에 인가되는 공급 전압은 수평 발진 회로에 인가되는 공급 전압의 상승전에 상승하지 않아서, 오동작으로 인해 수평 출력 회로를 통해 초과 전류가 흐름으로써 전원 회로의 휴즈를 절단시키는 것을 방지할 수 있어서, 수평 편향 회로의 신뢰성이 향상될 수 있다. 수평 출력 회로의 구동 회로의 시정수가 오동작을 방지하기 위해 클 필요가 없기 때문에, 화상의 안정성이 감소되지 않는다.

단일 전원 공급기가 고전압 출력 회로를 구동하기 위한 구동 회로 및 수평 발진 회로 양자에 전원을 공급하므로, 저역 통과 필터가 수평 발진 회로에 접속된 전원 라인에 삽입되더라도, 고전압 출력 회로에 인가되는 공급 전압은 수평 발진 회로에 인가되는 공급 전압의 상승 전에 상승하지 않아서, 고전압 회로 및 수평 출력 회로를 통해 초과 전류가 흐름으로써 전원 회로의 휴즈를 절단시키는 것을 방지할 수 있어서, 수평 편향 회로의 신뢰성이 향상될 수 있다. 수평 출력 회로 및 고전압 출력 회로의 구동 회로의 각각의 시정수들이 오동작을 방지하기 위해 매우 클 필요가 없기 때문에, 화상의 안정성이 감소되지 않는다.

본 발명에 따른 제4 실시예의 수평 편향 회로가 제16도를 참조하여 이하에 설명된다.

제16도를 참조하면, 저항기(131)가 수평 출력 트랜지스터로서 작용하는 MOSFET(51)의 게이트와 소스 양단에 접속된다. 저항기(131)의 저항 R은 접합점 P₂에 나타나는 전압 V₁이 수평 발진 회로(11)의 발진 개시 전압 V_osc와 동일할 때, 저항기(32)와 저항기(131)의 접합점에 나타나는 전압, 즉 MOSFET(51)의 게이트 전압 V_G는 약 2.5 내지 약 4.5 V 영역 내에 있는 MOSFET(51)의 게이트 임계 전압 V_TH보다 낮게 되도록 결정된다. 예를 들면, 수평 발진 회로(11)의 발진 개시 전압 V_osc가 3V이고, 저항기(32)의 저항 R_L이 2.7 KΩ일 때, 저항기(131)의 저항 R은 6.8KΩ이다. 게이트 전압 V_G는 식(7)로 표현된다:

V_G= R ㆍ V_osc/(R + R_L)....(7)

V_osc= 3V, R = 6.8 KΩ및 R_L= 2.7 KΩ인 경우, V_G= 3 x 6.8/(6.8 + 2.7)2.15 V이다.

저항기(131)가 수평 출력 트랜지스터로서 작용하는 MOSFET(51)의 게이트와 소스 양단에 접속되므로, 접합점 P₂에서의 전압이 발진 개시 전압 V_osc에 도달하고, 수평 발진 회로(11)가 전원 공급기에 접속된 후에, 수평 발진 회로(11)가 동작을 개시할 때까지 MOSFET(51)의 게이트 전압 V_G는 MOSFET(51)의 게이트 임계 전압 V_TH이하로 유지된다. 따라서, MOSFET(51)는 수평 발진 회로(11)가 동작을 개시하기 전에는 결코 턴 온되지 않아서, 수평 출력 회로를 통해 전원 공급 회로의 휴즈를 절단시키는 초과 전류의 흐름이 방지되어 수평 편향 회로의 신뢰도가 향상될 수 있 다.

MOSFET(51)가 수평 발진 회로(11)가 동작을 개시하기 전에 턴 온되는 것을 방지하기 위해, 수평 구동 회로의 시정수가 종래의 수평 편향 회로의 수평 구동 회로의 시정수만큼 클 필요가 없어서, 수평 출력 회로의 과도 응답 특성(스위칭 특성)이 저하되지 않고 화상의 안전성이 감소되지 않는다.

MOSFET(51)로 사용하기 위해, 수평 발진 회로(11)의 발진 개시 전압 V_osc보다 높은 게이트 임계 전압 V_TH를 갖고 있는 MOSFET의 선택이 불필요하므로, MOSFET 선택 작업이 불필요하고, 특정 조건에 부합하는 MOSFET만이 적용될 수 있었던 불편함이 사라진다.

저항기(131)가 MOSFET(51)의 게이트와 소스의 양단에 접속되어 있으므로, MOSFET(51)의 게이트와 소스 사이의 임피던스가 작아서, 관련 CRT의 방전에 의해 발생되는 펄스 잡음이 MOSFET(51)의 게이트에 인가되더라도, MOSFET(51)는 턴 온되지 않고, 펄스 잡음은 디스플레이되지 않을 것이다.

본 발명에 따른 제5 실시예의 수평 편향 회로가 제17도를 참조하여 이하에 설명된다.

제17도를 참조하면, 저항기(138)는 고전압 출력 트랜지스터로서 작용하는 MOSFET(52)의 게이트와 소스 양단에 접속된다. 수평 편향 회로가 전원 공급기에 접속된 후에, 접합점 P₁에서의 전압 V₁이 발진 개시 전압 V_osc에 도달하고, 수평 발진 회로(11)가 동작을 개시할 때까지, MOSFET(52)의 게이트 전압은 게이트 임계 전압 V_TH이하로 유지된다. 그러므로, MOSFET(52)는 수평 발진 회로(11)가 동작을 개시하기 전에 턴 온되지 않아서, 고전압 회로를 통해 초과 전류가 흐름으로써 전원 공급 회로의 휴즈를 절단시키는 것이 방지되어서, 수평 편향 회로의 신뢰도가 향상될 수 있다.

수평 발진 회로(11)가 동작을 개시하기 전에 MOSFET(52)가 턴 온되는 것을 방지하기 위해 수평 구동 회로의 시정수가 매우 클 필요가 없으므로, 수평 출력 회로의 과도 응답 특성(스위칭 특성)은 저하되지 않고, 화상의 안정성이 감소되지 않는다.

저항기(138)가 또한 MOSFET(51)의 게이트와 소스의 양단에 접속되므로, MOSFET(51)의 게이트와 소스 사이의 임피던스가 작고, 관련 CRT의 방전에 의해 발생되는 펄스 잡음이 MOSFET(51)의 게이트에 인가되더라도, MOSFET(51)가 턴 온되지 않으므로, 펄스 잡음이 디스플레이되지 않는다.

본 발명에 따른 제6 실시예의 수평 편향 회로가 제18도를 참조하여 이하에 설명된다.

제18도를 참조하면, 수평 구동 트랜지스터(31)의 콜렉터와 저항기(32)의 접합점이 임피던스 변화 수단으로 작용하는 에미터 폴로워 회로에 내포된 npn 트랜지스터(227)의 베이스에 접속된다. 저항기(228)는 트랜지스터(227)의 에미터와 접지 양단에 접속되고, 트랜지스터(227)의 콜렉터는 저항기(13)와 캐패시터(14)의 접합점 P₂에 접속된다. 다이오드(229)는 트랜지스터(227)의 에미터와 베이스 양단에 접속된다. 트랜지스터(227)의 에미터와 저항기(228)의 접합점은 MOSFET(51)의 게이트에 접속된다.

수평 구동 회로가 그의 출력측 상에 트랜지스터(227)를 포함하는 에미터 폴로워 회로를 갖추고 있으므로, 수평 구동 회로는 저임피던스로 MOSFET(51)를 구동한다. 그러므로, 캐패시터(131)가 MOSFET(51)의 게이트와 소스 양단에 접속되는 경우에도 수평 구동 펄스 신호의 파형의 첨예도는 감소되지 않는다. 수평 구동 트랜지스터(31)가 턴 오프되면, 트랜지스터(227)는 턴 온되고, 전원이 트랜지스터(227)의 콜렉터 및 에미터를 통해 공급되어 캐패시터(131)를 충전시키고, 결과적으로, MOSFET(51)의 게이트에 인가된 수평 구동 펄스가 즉시 상승한다. 그러므로, MOSFET(51)는 지연없이 정각 t_on에 즉시 턴 온되고, 수평 편향에 대한 동작은 MOSFET(51)의 턴 온의 지연에 의해 역으로 영향받지 않는다.

트랜지스터(31)가 오프 상태에 있는 동안, 즉 트랜지스터(227) 및 MOSFET(51)가 온 상태에 있는 동안, 캐패시터(131)에 저장된 전하는 트랜지스터(31)가 턴 온되면, 즉 트랜지스터(227)가 턴 오프되면 다이오드 및 트랜지스터(31)의 콜렉터 및 에미터를 통해 즉시 방전된다. 결과적으로, MOSFET(51)의 게이트에 인가된 수평 구동 펄스는 즉시 떨어지고. MOSFET(51)는 즉시 턴 오프된다. 그래서, 다이오드(229)는 MOSFET(51)의 스위칭 속도를 향상시킨다.

수평 구동 회로의 부하 저항기(32)의 저항 R_L과 저항기(228)의 저항 R이 크므로, 수평 구동 회로에 있어서의 전력 손실은 매우 작고 수평 구동 회로의 전력 소모는 상대적으로 작은 범위로 제한될 수 있다. 예를 들면, R_L= 18 KΩ및 R = 10KΩ이다.

본 발명에 따른 제7 실시예의 수평 편향 회로가 제19도를 참조하여 이하에 설명되는데, 이 실시예에서 수평 편향 회로는 고전압 회로로부터 분리되어 있다.

제19도를 참조하면, 트랜지스터(227)의 에미터와 저항기(228)의 접합점은 고전압 출력 트랜지스터로서 작용하는 증가형 MOSFET(52)의 게이트에 접속되어 있다. MOSFET(52)의 소스는 접지되고, 동일 소자의 드레인은 FBT(19)의 일차 코일(21a)의 중심 탭에 접속되어 있다. 고전압 출력 트랜지스터로서 작용하는 MOSFET(52)의 동작 모드는 이전의 수평 출력 회로의 MOSFET(52)의 동작 모드와 동일하다. 또한, 댐핑 다이오드가 필요하지 않으므로, 고전압 회로의 전력 손실은 감소된다.

수평 구동 회로가 그의 출력 측에 트랜지스터(227)를 포함하는 에미터 폴로워 회로를 갖추고 있으므로, 수평 구동 회로는 저임피던스로 트랜지스터(31) 및 MOSFET(52)를 구동한다. 따라서, 수평 구동 회로의 저항기(32)의 저항 R_L및 저항기(228)의 저항 R은 커서, 수평 구동 회로에 있어서의 전력 손실은 매우 작고, 수평 구동 회로의 전력 소모는 비교적 작은 범위로 제한된다.

이 실시예에서, 트랜지스터(31)가 오프 상태에 있는 동안, 즉 트랜지스터(227 및 31)가 온 상태에 있는 동안, 캐패시터(131, 131A 및 131B)에 저장된 전하는 트랜지스터(31)가 턴 오프되면 다이오드(229)를 갖춘 방전 통로를 통해 방전된다. 변형된 실시예에서는, 전하가 제20도에 도시된 pnp 트랜지스터(230)를 갖춘 방전 통로를 통해 방전된다. 트랜지스터(230)는 트랜지스터(31)의 콜렉터와 부하 저항기(32)의 접합점에 접속된 베이스, 및 접지에 접속된 콜렉터를 갖고 있다. 트랜지스터(227 및 230)는 SEPP 회로를 구성한다.

제20도에 도시된 변형 예에서, 트랜지스터(31)가 온 상태로 되고 트랜지스터(227)가 오프 상태로 되면, 트랜지스터(230)은 턴 온되어 캐패시터(131, 131A 및 131B) 내에 저장된 전하를 트랜지스터(230)의 에미터 및 콜렉터를 통해 방전시킨다. 트랜지스터(230)를 갖추고 있는 이러한 방전 통로가 사용되면, 포화 전압 V_CE(sat)(0.2V)는 순방향 유효 전압 V_f(0.6V)와 비교하여 작고, 전하는 효과적으로 방전된다.

그래서, 수평 구동 회로는 수평 출력 트랜지스터로서 작용하는 MOSFET를 저임피던스로 구동하고, MOSFET를 구동하기 위한 수평 구동 펄스의 파형의 첨예도의 감소가 억제된다. 결과적으로, 수평 구동 회로의 부하 저항은 크고, 수평 구동 회로에 있어서의 전력 손실은 작으며, 수평 구동 회로의 전력 소모는 비교적 작은 범위로 제한될 수 있다.

제21도를 참조하면, 고전압 회로(140)는 고전압 출력 트랜지스터로서 작용하는 n 채널 증가형 MOSFET(52)를 갖고 있다. 수평 구동 펄스는 MOSFET(52)의 게이트에 인가된다. MOSFET(52)의 소스는 접지되고, 동일 소자의 드레인은 FBT(21)의 저전압 코일(일차 코일; 21a) 및 저역 통과 필터(143)를 통해 dc 전압 +V_cc가 인가되는 전원 단자(144)에 인가된다. FBT(21)의 고전압 코일(이차 코일; 21b)의 한 단부는 고전압 정류기 회로(26)를 통해 단자에 접속되고, 다른 단부는 FBT(21)의 저전압 코일(21a)의 한 단부에 접속된다. 고전압 출력 트랜지스터로서 작용하는 MOSFET(52)의 동작 모드는 기본적으로 수평 편향 회로(20)의 MOSFET(51)의 동작 모드와 동일하다. 고전압 회로(140)에서, 어떠한 공진 캐패시터도 MOSFET(52)에 접속되지 않고, FBT(21)의 저전압 코일(21a)의 인덕턴스 및 내분포 캐패시턴스(internal distributed capacitance)만이 공진 회로로서 기능한다. 공진 펄스 전압이 MOSFET(52)의 드레인에 나타나고, FBT(21)의 고전압 코일(21b)은 상승된 펄스 전압을 제공하며, 고전압 정류기 회로(26)는 단자(27)에 고전압 HV를 제공한다.

공진 회로가 저전압 코일(21a)의 인덕턴스 및 내분포 캐패시턴스만으로 구성되므로, 인쇄 회로 기판에 공진 캐패시터를 장착할 필요가 없어 결과적으로 결함이 있는 어셈블리 작업 또는 인쇄 회로 기판의 배선 패턴에 있어서의 결함에 기인하는 공진 캐패시터의 개방 등의 문제의 발생이 방지된다. 따라서, 텔레비젼 수신기의 CRT와 결합하여 고전압 회로(140)를 사용함으로써 비교적 높은 전압이 사용될 수 있기 때문에, 포커싱 정확성의 불충분으로 인한 해상도의 저하를 방지한다. 고전압 회로는 비정상적인 고전압을 검출할 수 있고, 고전압 회로를 보호할 수 있는 어떠한 보호 회로도 갖출 필요가 없다.

제22도를 참조하면, FBT(21)는 저전압 코일(21a)이 감겨지는 제1 슬릿, 고전압 코일(21b)의 제1 고전압 코일(21b₁)이 감겨지는 제2 슬릿 및 고전압 코일(21b)의 제2 고전압 코일(21b₂)이 감겨지는 제3 슬릿을 갖고 있는 분할 슬릿 보빈(split slit bobbin; 42c)를 갖고 있다. 고전압 코일(21b)의 한 단부는 고전압 정류기 회로(26)에 접속된다. 보빈(42c)은 코어(42d) 상에 장착된다. FBT(21)는 금속 차폐 케이스(47)에 내포되고, 유전 세기를 향상시키기 위해 FBT(21)와 차폐 케이스(47) 사이의 공간은 절연 실리콘 수지로 채워진다.

제23도에 도시된 바와 같이, 분포 캐패시턴스는 차폐 케이스(47)와 코일(21a 및 21b) 사이 및 저전압 코일(21a)과 고전압 코일(21b) 사이의 FBT(21)에 존재한다. 저전압 코일(21a)과 고전압 코일(21b)이 보빈(42c) 상에서 분리되게 감겨지기 때문에, 저전압 코일(21a) 및 고전압 코일(21b)은 약하게 결합되어 결과적으로 저전압 코일(21a)과 고전압 코일(21b) 사이의 분포 캐패시턴스는 비교적 크다. 그래서, FBT(21) 내에 존재하는 분포 캐패시턴스는 고전압 회로(140)의 일차 공진 캐패시터의 캐패시턴스와 등가이다. 절연 실리콘 수지(48)의 유전 상수는 분포 캐패시턴스를 생성하기 위해 사용된다. 저전압 코일(21a) 및 고전압 코일(21b)이 모두 단일 보빈(42c) 상에 감겨지므로, 분포 캐패시턴스는 저전압 코일과 고전압 코일이 분리된 보빈 상에 개별적으로 감겨져 있는 FBT에서보다 더 균일하게 분포된다.

상술한 바와 같이, 저전압 코일(21a) 및 고전압 코일(21b)이 약하게 결합될 때, 누출 선속은 래스터 링잉을 더 유발하여 화질을 저하시킨다. 누출 선속을 감소시킴으로써 화질의 저하를 방지하기 위해, 고전압 코일(21b)은 제2 슬릿에 감겨진 제1 고전압 코일(21b₁) 및 제3 슬릿에 감겨져 있고, 제1 고전압 코일(21b₁)의 턴수(turn number)보다 작은 턴수를 갖고 있는 제2 고전압 코일(21b₂)로 구성된다.

공진 회로가 저전압 코일의 인덕턴스 및 FBT의 내분포 캐패시턴스만으로 구성되므로, 인쇄 회로 기판에 어떠한 공진 캐패시터도 장착할 필요가 없어 결과적으로 결함이 있는 어셈블리 작업 또는 인쇄 회로 기판의 배선 패턴에 있어서의 결함에 기인하는 공진 캐패시터의 개방 등의 문제의 발생이 방지된다. 따라서, 비교적 높은 전압이 사용될 수 있기 때문에, 포커싱의 정확성의 불충분으로 인한 해상도의 저하를 방지한다. 더우기, 고전압 회로는 비정상적인 고전압을 검출할 수 있고, 고전압 회로를 보호할 수 있는 어떠한 보호 회로도 갖출 필요가 없다.

저전압 코일과 고전압 코일이 약하게 결합되도록 하기 위해, FBT의 저전압 코일 및 고전압 코일이 단일 분리 슬릿 보빈 상에 분리되게 감겨지므로, 저전압 코일과 고전압 코일 사이의 분포 캐패시턴스는 비교적 크고 균일하게 분포된다.

FBT 내의 누출 선속은 제1 고전압 코일 및 제1 고전압 코일보다 작은 턴수를 갖고 있는 제2 고전압 코일로 구성된 고전압 코일을 사용함으로써 감소되어, FBT를 사용함으로써 화상의 누출 선속의 영향을 감소시켜 화질의 저하를 억제한다.

지금까지 본 발명의 양호한 실시예에 대해 상세하게 기술하였으나, 본 분야에 숙련된 기술자들은 첨부된 특허 청구 범위에 의해 한정된 본 발명의 원리 및 배경을 벗어나지 않고서 본 발명을 여러가지로 수정 및 변형시킬 수도 있다.

Claims

텔레비젼 수상기용 수평 편향 회로에 있어서, 전원과 기준 전위 사이에 병렬로 접속된 MOSFET와, 공진 캐패시터와, 수평 편향 코일과, 구동 회로를 포함하며, 상기 구동 회로는, 수평 주기의 귀선 기간(또는 리트레이스(retrace) 기간)에서는 상기 MOSFET에 한쪽 방향의 전류를 흘려서 상기 수평 편향 코일에 흐르는 톱니파 전류의 하강부를 형성함과 동시에, 상기 수평 주기의 주사 기간(또는 트레이스 기간)에서는, 상기 MOSFET에 상기 한쪽 방향과 다른 방향의 전류를 흘려서 상기 수평 편향 코일에 흐르는 톱니파 전류의 상승부를 형성하는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 구동 회로는 상기 MOSFET의 게이트에 직접 접속된 스위칭 소자를 갖고 있고, 상기 스위칭 소자가 온 상태로 될 때에 상기 MOSFET가 오프 상태로 되고, 상기 스위칭 소자가 오프 상태로 될 때에 상기 MOSFET가 온 상태로 되는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 수평 구동 회로에 수평 편향 신호를 인가하는 수평 발진 회로, 및 상기 수평 구동 회로와 상기 수평 발진 회로 양자에 전원을 공급하기 위한 전원 공급기를 더 포함하는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 MOSFET의 게이트와 소스의 양단에 저항기 소자가 접속되는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 MOSFET가 고전압 회로에 내포되고, 저항기 소자가 상기 MOSFET의 게이트와 소스의 양단에 접속되는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 수평 구동 회로가 상기 MOSFET를 저임피던스로 구동하는 것을 특징으로 하는 수평 편향 회로.
제1항에 있어서, 상기 수평 구동 회로가 그의 출력측 상에 임피던스 변환 수단을 갖추고 있는 것을 특징으로 하는 수평 편향 회로.
제7항에 있어서, 상기 임피던스 변환 수단이 에미터 폴로워 회로인 것을 특징으로 하는 수평 편향 회로.
제5항에 있어서, 상기 고전압 회로가 공진 회로와 등가인 FBT의 저전압 코일의 인덕턴스 및 내분포 캐패시턴스를 갖고 있는 것을 특징으로 하는 수평 편향 회로.
제9항에 있어서, 상기 FBT가 분리 슬릿 보빈, 저전압 코일 및 고전압 코일을 포함하고, 상기 저전압 코일 및 고전압 코일은 약하게 결합되도록 상기 분리 슬릿 상에 분리되게 감겨져 있는 것을 특징으로 하는 수평 편향 회로.
제10항에 있어서, 상기 고전압 코일이 상기 분리 슬릿 보빈 상에서 상기 저전압 코일에 인접하게 감겨진 제1 고전압 코일, 및 상기 분리 슬릿 보빈 상에 상기 제1 고전압 코일에 인접하게 감겨진 제2 고전압 코일로 구성되고, 상기 제1 고전압 코일의 턴수가 상기 제2 고전압 코일의 턴수보다 작지 않은 것을 특징으로 하는 수평 편향 회로.