JP2592710Y2 - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JP2592710Y2 JP2592710Y2 JP1992045884U JP4588492U JP2592710Y2 JP 2592710 Y2 JP2592710 Y2 JP 2592710Y2 JP 1992045884 U JP1992045884 U JP 1992045884U JP 4588492 U JP4588492 U JP 4588492U JP 2592710 Y2 JP2592710 Y2 JP 2592710Y2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- voltage
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】本考案は、ＣＲＴディスプレイ装置等に備
えられる水平偏向回路に関し、更に詳述すれば、周波数
の異なる種々の水平同期信号に対応した水平走査の可能
な水平偏向回路に関するものである。
えられる水平偏向回路に関し、更に詳述すれば、周波数
の異なる種々の水平同期信号に対応した水平走査の可能
な水平偏向回路に関するものである。
【０００２】
【従来の技術】図２及び図３は従来の水平偏向回路の構
成図である。
成図である。
【０００３】図において、（１）は、入力される水平同
期信号の周波数に直線的に対応する電圧を出力するＦ／
Ｖ変換器（周波数／電圧変換器）であり、該Ｆ／Ｖ変換
器（１）の出力は、水平発振回路（２）に供給されてお
り、該水平発振回路（２）で水平同期信号と同期した水
平発振が行われる。
期信号の周波数に直線的に対応する電圧を出力するＦ／
Ｖ変換器（周波数／電圧変換器）であり、該Ｆ／Ｖ変換
器（１）の出力は、水平発振回路（２）に供給されてお
り、該水平発振回路（２）で水平同期信号と同期した水
平発振が行われる。
【０００４】水平発振回路（２）からの信号は、水平ド
ライブ回路（３）に入力され、増幅されると共に、ＯＮ
期間の制御がされた出力信号（ドライブ信号）が水平出
力回路（４）の水平出力トランジスタ（Ｑ１）に印加さ
れる。
ライブ回路（３）に入力され、増幅されると共に、ＯＮ
期間の制御がされた出力信号（ドライブ信号）が水平出
力回路（４）の水平出力トランジスタ（Ｑ１）に印加さ
れる。
【０００５】そして、水平ドライブ回路（３）からの信
号に応じて、水平出力トランジスタ（Ｑ１）が動作し、
偏向コイル（Ｌ１）にノコギリ波の電流（水平偏向電
流）が流れて、図示しない電子銃から発せられる電子ビ
ームの水平走査が行われる。
号に応じて、水平出力トランジスタ（Ｑ１）が動作し、
偏向コイル（Ｌ１）にノコギリ波の電流（水平偏向電
流）が流れて、図示しない電子銃から発せられる電子ビ
ームの水平走査が行われる。
【０００６】（７）は、チョッパ電源で、Ｆ／Ｖ変換器
（１）の出力電圧に比例した出力電圧を発生し、当該電
圧を高圧制御回路（８）に出力する。
（１）の出力電圧に比例した出力電圧を発生し、当該電
圧を高圧制御回路（８）に出力する。
【０００７】該高圧制御回路（８）は、アノード電圧を
抵抗（Ｒ１）と（Ｒ２）でブリーダした電圧が入力さ
れ、アノード電圧が一定となるように、フライバックト
ランス（５）への供給電圧Ｂを制御している。その結
果、周波数の異なる種々の水平同期信号に対し、アノー
ド電圧が常に一定に保たれる。
抵抗（Ｒ１）と（Ｒ２）でブリーダした電圧が入力さ
れ、アノード電圧が一定となるように、フライバックト
ランス（５）への供給電圧Ｂを制御している。その結
果、周波数の異なる種々の水平同期信号に対し、アノー
ド電圧が常に一定に保たれる。
【０００８】（６）は、各回路に所定の電圧を供給する
ＳＷ電源である。水平出力回路（４）は、左右糸巻き歪
補正及び、水平振幅調整を行う為のダイオードモジュレ
ータ回路構成となっており、水平出力トランジスタ（Ｑ
１）、ダンパーダイオード（Ｄ１），（Ｄ２）、共振コ
ンデンサ（Ｃ１），（Ｃ２）、水平偏向コイル（Ｌ
１）、Ｓ字補正コンデンサ（Ｃ３）、固定コイル（Ｌ
２）、第２Ｓ字補正コンデンサ（Ｃ４）、フライバック
トランス（５）から構成されている。
ＳＷ電源である。水平出力回路（４）は、左右糸巻き歪
補正及び、水平振幅調整を行う為のダイオードモジュレ
ータ回路構成となっており、水平出力トランジスタ（Ｑ
１）、ダンパーダイオード（Ｄ１），（Ｄ２）、共振コ
ンデンサ（Ｃ１），（Ｃ２）、水平偏向コイル（Ｌ
１）、Ｓ字補正コンデンサ（Ｃ３）、固定コイル（Ｌ
２）、第２Ｓ字補正コンデンサ（Ｃ４）、フライバック
トランス（５）から構成されている。
【０００９】図２においては、固定コイル（Ｌ２）と、
第２Ｓ字補正コンデンサ（Ｃ４）の間に接続されたイン
ダクタ（Ｌ３）を介して、トランジスタ（Ｑ３）に接続
され、トランジスタ（Ｑ３）に流れる電流を制御するこ
とにより、水平偏向電流が制御される。
第２Ｓ字補正コンデンサ（Ｃ４）の間に接続されたイン
ダクタ（Ｌ３）を介して、トランジスタ（Ｑ３）に接続
され、トランジスタ（Ｑ３）に流れる電流を制御するこ
とにより、水平偏向電流が制御される。
【００１０】（１１）は、左右糸巻き歪補正及び水平振
幅制御回路で、トランジスタ（Ｑ３）に流れる電流をパ
ラボラ状に変調し、左右糸巻き歪補正を行い、トランジ
スタ（Ｑ３）のＤＣ電流の制御により水平振幅の制御を
行う。
幅制御回路で、トランジスタ（Ｑ３）に流れる電流をパ
ラボラ状に変調し、左右糸巻き歪補正を行い、トランジ
スタ（Ｑ３）のＤＣ電流の制御により水平振幅の制御を
行う。
【００１１】図３に於ては、インダクタ（Ｌ３）に制御
用ＦＥＴ（Ｑ２）のドレインが接続され、ＦＥＴ（Ｑ
２）のドレインは、ダイオード（Ｄ３）を介して、固定
電圧ＶCCに接続されている。
用ＦＥＴ（Ｑ２）のドレインが接続され、ＦＥＴ（Ｑ
２）のドレインは、ダイオード（Ｄ３）を介して、固定
電圧ＶCCに接続されている。
【００１２】（９）は、パルス幅制御回路であり、スイ
ッチング動作させるＦＥＴ（Ｑ２）のオン／オフ期間の
デューティを制御することにより、左右糸巻き歪補正及
び、水平振幅調整を行う。
ッチング動作させるＦＥＴ（Ｑ２）のオン／オフ期間の
デューティを制御することにより、左右糸巻き歪補正及
び、水平振幅調整を行う。
【００１３】
【考案が解決しようとする課題】図２の方式において
は、水平周波数に応じて、第２Ｓ字補正コンデンサ（Ｃ
４）の電圧を大きく変化させる必要があり、制御トラン
ジスタ（Ｑ３）のダイナミックレンジも大きくとってお
く必要が生じ、トランジスタ（Ｑ３）の損失が大きくな
るという欠点がある。
は、水平周波数に応じて、第２Ｓ字補正コンデンサ（Ｃ
４）の電圧を大きく変化させる必要があり、制御トラン
ジスタ（Ｑ３）のダイナミックレンジも大きくとってお
く必要が生じ、トランジスタ（Ｑ３）の損失が大きくな
るという欠点がある。
【００１４】また、図３の方式においては、ＦＥＴ（Ｑ
３）のスイッチングパルスを電圧ＶCCにクランプしてお
り、スイッチングのデューティ比に応じて第２Ｓ字補正
コンデンサ（Ｃ４）の電圧を変化させており、ＦＥＴ
（Ｑ２）の損失は極めて小さくなる。
３）のスイッチングパルスを電圧ＶCCにクランプしてお
り、スイッチングのデューティ比に応じて第２Ｓ字補正
コンデンサ（Ｃ４）の電圧を変化させており、ＦＥＴ
（Ｑ２）の損失は極めて小さくなる。
【００１５】しかしながら、水平周波数が低くなるほ
ど、ＦＥＴ（Ｑ２）のオフ期間を狭くして、第２Ｓ字コ
ンデンサ（Ｃ３）の電圧を小さくする必要があり、ダイ
ナミックレンジを大きくとれないという欠点があった。
ど、ＦＥＴ（Ｑ２）のオフ期間を狭くして、第２Ｓ字コ
ンデンサ（Ｃ３）の電圧を小さくする必要があり、ダイ
ナミックレンジを大きくとれないという欠点があった。
【００１６】本考案は、この様な点に鑑みて成されたも
ので、水平周波数全域に渡って、良好な左右糸巻き歪補
正及び水平振幅調整を行うことができる水平偏向回路を
提供するものである。
ので、水平周波数全域に渡って、良好な左右糸巻き歪補
正及び水平振幅調整を行うことができる水平偏向回路を
提供するものである。
【００１７】
【課題を解決するための手段】本考案の水平偏向回路
は、水平同期信号の周波数に応じたＦ／Ｖ電圧を発生す
る周波数／電圧変換手段と、該Ｆ／Ｖ電圧と水平同期信
号を入力して、水平同期信号に対応した水平発振周波数
の信号を発生する水平発振手段と、該水平発振手段から
出力される信号に応じて水平出力トランジスタを駆動す
るためのドライブ信号を出力する水平ドライブ手段と、
該水平ドライブ手段から出力されるドライブ信号により
水平出力トランジスタを駆動して偏向コイルに電流を流
し、フライバックトランスに水平出力を行なう水平出力
手段と、Ｆ／Ｖ電圧に比例した出力電圧を発生する電源
手段と、前記電源手段からの出力電圧が入力されると共
にフライバックトランスのアノード電圧の検出電圧が入
力され、アノード電圧が一定となるようにフライバック
トランスへの供給電圧を制御する高圧制御手段とを備
え、左右糸巻き歪み補正及び水平振幅調整を行なう為の
ダイオードモジュレータ回路構成となっている水平偏向
回路において、前記ダイオードモジュレータ回路の副共
振回路側のＳ字コンデンサと制御用ＦＥＴとの間に１次
側が接続され、２次側はダイオードを介してフライバッ
クトランスの供給電圧に接続されたチョークトランスを
備え、曾’５ｃ’５ｃ’４ｆ記制御用ＦＥＴをスイッチ
ング動作させ、パルス幅制御を行うことにより、左右糸
巻き歪補正及び水平振幅調整を行う制御手段とを具備す
ることを特徴とする。
は、水平同期信号の周波数に応じたＦ／Ｖ電圧を発生す
る周波数／電圧変換手段と、該Ｆ／Ｖ電圧と水平同期信
号を入力して、水平同期信号に対応した水平発振周波数
の信号を発生する水平発振手段と、該水平発振手段から
出力される信号に応じて水平出力トランジスタを駆動す
るためのドライブ信号を出力する水平ドライブ手段と、
該水平ドライブ手段から出力されるドライブ信号により
水平出力トランジスタを駆動して偏向コイルに電流を流
し、フライバックトランスに水平出力を行なう水平出力
手段と、Ｆ／Ｖ電圧に比例した出力電圧を発生する電源
手段と、前記電源手段からの出力電圧が入力されると共
にフライバックトランスのアノード電圧の検出電圧が入
力され、アノード電圧が一定となるようにフライバック
トランスへの供給電圧を制御する高圧制御手段とを備
え、左右糸巻き歪み補正及び水平振幅調整を行なう為の
ダイオードモジュレータ回路構成となっている水平偏向
回路において、前記ダイオードモジュレータ回路の副共
振回路側のＳ字コンデンサと制御用ＦＥＴとの間に１次
側が接続され、２次側はダイオードを介してフライバッ
クトランスの供給電圧に接続されたチョークトランスを
備え、曾’５ｃ’５ｃ’４ｆ記制御用ＦＥＴをスイッチ
ング動作させ、パルス幅制御を行うことにより、左右糸
巻き歪補正及び水平振幅調整を行う制御手段とを具備す
ることを特徴とする。
【００１８】
【作用】水平周波数に応じて、制御用ＦＥＴのクランプ
レベルが変化し、種々の水平周波数に対して、左右糸巻
き歪補正及び水平振幅調整のダイナミックレンジを大き
くすることが可能になる。
レベルが変化し、種々の水平周波数に対して、左右糸巻
き歪補正及び水平振幅調整のダイナミックレンジを大き
くすることが可能になる。
【００１９】
【実施例】図１は、本考案の水平偏向回路の一実施例を
示した構成図であり、図２及び図３の従来の水平偏向回
路と同じ部分には同じ符号を付して説明を省略する。
示した構成図であり、図２及び図３の従来の水平偏向回
路と同じ部分には同じ符号を付して説明を省略する。
【００２０】図１の実施例が図３の従来回路と異なる点
は、副共振回路側（ダンパーダイオード（Ｄ２）、共振
コンデンサ（Ｃ２）、固定コイル（Ｌ２）側）の第２Ｓ
字補正コンデンサ（Ｃ４）と、制御用ＦＥＴ（Ｑ２）と
の間に１次側が接続され、２次側はダイオード（Ｄ３）
を介してフライバックトランス（５）の供給電圧Ｂに接
続されるチョークトランス（１０）を備えるところにあ
る。
は、副共振回路側（ダンパーダイオード（Ｄ２）、共振
コンデンサ（Ｃ２）、固定コイル（Ｌ２）側）の第２Ｓ
字補正コンデンサ（Ｃ４）と、制御用ＦＥＴ（Ｑ２）と
の間に１次側が接続され、２次側はダイオード（Ｄ３）
を介してフライバックトランス（５）の供給電圧Ｂに接
続されるチョークトランス（１０）を備えるところにあ
る。
【００２１】（９）のパルス幅制御回路とＦＥＴ（Ｑ
２）の動作は、図３の従来回路と同じであり、（９）の
パルス幅制御回路に入力される垂直パラボラ電圧及び水
平振幅制御電圧に応じて、ＦＥＴ（Ｑ２）のオン／オフ
期間のデューティを制御することにより、第２Ｓ字コン
デンサ（Ｃ４）の電圧を制御し、左右糸巻き歪補正及び
水平振幅調整を行う。
２）の動作は、図３の従来回路と同じであり、（９）の
パルス幅制御回路に入力される垂直パラボラ電圧及び水
平振幅制御電圧に応じて、ＦＥＴ（Ｑ２）のオン／オフ
期間のデューティを制御することにより、第２Ｓ字コン
デンサ（Ｃ４）の電圧を制御し、左右糸巻き歪補正及び
水平振幅調整を行う。
【００２２】ＦＥＴ（Ｑ２）のオン期間に、チョークト
ランス（１０）の１次巻線（１０ａ）に蓄積されたエネ
ルギーは、ＦＥＴ（Ｑ２）のオフ期間にチョークトラン
ス（１０）の２次巻線（１０ｂ）から、ダイオード（Ｄ
３）を介して、フライバックトランス（５）の供給電圧
Ｂに回生され、この制御回路部での損失は理想的には零
で、極めて小さい損失となる。
ランス（１０）の１次巻線（１０ａ）に蓄積されたエネ
ルギーは、ＦＥＴ（Ｑ２）のオフ期間にチョークトラン
ス（１０）の２次巻線（１０ｂ）から、ダイオード（Ｄ
３）を介して、フライバックトランス（５）の供給電圧
Ｂに回生され、この制御回路部での損失は理想的には零
で、極めて小さい損失となる。
【００２３】また、ＦＥＴ（Ｑ２）のドレインのパルス
電圧は、フライバックトランス（５）の供給電圧Ｂをチ
ョークトランス（１０）の１次巻線（１０ａ）と２次巻
線（１０ｂ）の巻数比で、分圧された波高値となる。
電圧は、フライバックトランス（５）の供給電圧Ｂをチ
ョークトランス（１０）の１次巻線（１０ａ）と２次巻
線（１０ｂ）の巻数比で、分圧された波高値となる。
【００２４】供給電圧Ｂは、水平周波数にほぼ比例した
電圧となっており、ＦＥＴ（Ｑ２）のドレインのパルス
電圧も、供給電圧に比例した波高値となる為、水平周波
数全域にわたって、左右糸巻き歪補正及び水平振幅調整
のダイナミックレンジを大きくとることができる。
電圧となっており、ＦＥＴ（Ｑ２）のドレインのパルス
電圧も、供給電圧に比例した波高値となる為、水平周波
数全域にわたって、左右糸巻き歪補正及び水平振幅調整
のダイナミックレンジを大きくとることができる。
【００２５】
【考案の効果】本考案の水平偏向回路によれば、水平周
波数全域にわたって、制御のダイナミックレンジを大き
く取ることが可能となる。更には、極めて低損失の回路
となっており、周波数の異なる種々の水平同期信号に対
応した水平走査の可能な水平偏向回路において、良好な
左右糸巻き歪補正及び水平振幅調整を行うことができ
る。
波数全域にわたって、制御のダイナミックレンジを大き
く取ることが可能となる。更には、極めて低損失の回路
となっており、周波数の異なる種々の水平同期信号に対
応した水平走査の可能な水平偏向回路において、良好な
左右糸巻き歪補正及び水平振幅調整を行うことができ
る。
【図１】本考案の水平偏向回路の構成図である。
【図２】従来の水平偏向回路の構成図である。
【図３】従来の水平偏向回路の他の構成図である。
１ Ｆ／Ｖ変換器（周波数／電圧変換手段） ２ 水平発振回路（水平発振手段） ３ 水平ドライブ回路（水平ドライブ手段） ４ 水平出力回路（水平出力手段） ５ フライバックトランス ６ ＳＷ電源 ７ チョッパ電源 ８ 高圧制御回路（高圧制御手段） ９ パルス幅制御回路 １０ チョークトランス Ｌ１ 水平偏向コイル Ｑ１ 水平出力トランジスタ Ｑ２ 制御用ＦＥＴ Ｄ３ ダイオード Ｃ４ 第２Ｓ字補正コンデンサ（Ｓ字コンデン
サ）
サ）
フロントページの続き (56)参考文献 特開 平２−181575（ＪＰ，Ａ) 特開 平３−10574（ＪＰ，Ａ) 特開 平３−6175（ＪＰ，Ａ) 特開 平４−120977（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 3/185 H04N 3/22 H04N 3/27
Claims (1)
- 【請求項１】水平同期信号の周波数に応じたＦ／Ｖ電圧
を発生する周波数／電圧変換手段と、該Ｆ／Ｖ電圧と水
平同期信号を入力して、水平同期信号に対応した水平発
振周波数の信号を発生する水平発振手段と、該水平発振
手段から出力される信号に応じて水平出力トランジスタ
を駆動するためのドライブ信号を出力する水平ドライブ
手段と、該水平ドライブ手段から出力されるドライブ信
号により水平出力トランジスタを駆動して偏向コイルに
電流を流し、フライバックトランスに水平出力を行なう
水平出力手段と、Ｆ／Ｖ電圧に比例した出力電圧を発生
する電源手段と、前記電源手段からの出力電圧が入力さ
れると共にフライバックトランスのアノード電圧の検出
電圧が入力され、アノード電圧が一定となるようにフラ
イバックトランスへの供給電圧を制御する高圧制御手段
とを備え、左右糸巻き歪み補正及び水平振幅調整を行な
う為のダイオードモジュレータ回路構成となっている水
平偏向回路において、 前記ダイオードモジュレータ回路の副共振回路側のＳ字
コンデンサと制御用ＦＥＴとの間に１次側が接続され、
２次側はダイオードを介しでフライバックトランスの供
給電圧に接続されたチョークトランスを備え、前記制御
用ＦＥＴをスイッチング動作させ、パルス幅制御を行う
ことにより、左右糸巻き歪補正及び水平振幅調整を行う
制御手段とを具備することを特徴とする水平偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992045884U JP2592710Y2 (ja) | 1992-07-01 | 1992-07-01 | 水平偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992045884U JP2592710Y2 (ja) | 1992-07-01 | 1992-07-01 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH069257U JPH069257U (ja) | 1994-02-04 |
| JP2592710Y2 true JP2592710Y2 (ja) | 1999-03-24 |
Family
ID=12731668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992045884U Expired - Lifetime JP2592710Y2 (ja) | 1992-07-01 | 1992-07-01 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592710Y2 (ja) |
-
1992
- 1992-07-01 JP JP1992045884U patent/JP2592710Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH069257U (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62166657A (ja) | 水平出力回路 | |
| EP0183514B1 (en) | Dynamic focus circuit | |
| JP2592710Y2 (ja) | 水平偏向回路 | |
| JPH03184479A (ja) | フォーカス電圧発生装置 | |
| JPH0433193B2 (ja) | ||
| US6586895B2 (en) | Raster distortion correction circuit | |
| EP0332091B1 (en) | Raster distortion corrected deflection circuit | |
| JP4565790B2 (ja) | ダイナミックｓ補正 | |
| JPS6117390B2 (ja) | ||
| JP2610799B2 (ja) | 調整電源兼偏向回路 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| JPH0846807A (ja) | 水平出力回路 | |
| JP2993361B2 (ja) | 水平偏向高圧発生回路 | |
| US20020117979A1 (en) | Apparatus for supplying deflection power for use in a display and control method thereof | |
| KR19980027703A (ko) | 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로 | |
| JPH11127364A (ja) | 水平偏向回路 | |
| JPH0441658Y2 (ja) | ||
| JP2819977B2 (ja) | 受像機の電源回路 | |
| JP2629662B2 (ja) | 水平出力回路 | |
| JP2595532Y2 (ja) | 高電圧発生回路 | |
| JPH06296239A (ja) | ダイナミックフォーカス装置 | |
| JP3858444B2 (ja) | 水平偏向回路 | |
| JP2847751B2 (ja) | ダイオード変調補正回路におけるフライバックパルス幅切換回路 | |
| JPH0514608Y2 (ja) | ||
| JPH10155097A (ja) | ダイナミックフォーカス回路 |