KR19980027703A - 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로 - Google Patents

Abstract

본 발명은 디스플레이 영역에서 하나의 라인에 수평주사를 한 후 다음 라인을 주사하기 위해 주사 포인트를 이동하는 귀선 시간에 발생한 영상 신호의 영향으로 화면에 노이즈가 발생하게 되는 것을 방지하기 위해, 귀선 시간에 발생한 영상 신호를 제거하고 귀선 시간을 조정하는 펄스를 발생하는 회로로서, 마이컴의 D/A 출력을 OP 앰프로 전압을 조정하여 단안정 멀티 바이브레이터로 발진 듀티를 조정하고, 수평 출력회로로부터 플라이 백 펄스 출력을 검출하여 그 신호와 상기 단안정 멀티 바이브레이터에 의해 발진 듀티 조정된 펄스를 신호결합부의 AND 게이트에서 비교하여 플라이백 펄스의 중앙에 위치하는 귀선 시간 조정용 펄스를 발생시킬 수 있는 디스플레이 장치의 수평 귀선 시간 조정용 펄스 발생회로에 관한 것이다.

Description

디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로

본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 수평 귀선 시간 조정을 위한 펄스를 플라이백 펄스의 중앙에 위치하도록 하는 수평 귀선 시간 조정 펄스 발생회로에 관한 것이다.

도 1 은 일반적인 디스플레이 장치의 내부 회로를 도시한 블럭도이다. 도시된 바와 같이, 컴퓨터(도시되지 않음)내에 장착되어 화상 형성에 필요한 색상신호(R,G,B) 및 수평/수직 동기신호(H_Sync / V_Sync)를 제공하는 비디오 카드(10)와, 상기 비디오 카드(10)로부터 수평/ 수직 동기 신호를 전달받아 모니터 화면을 제어하기 위한 화면 제어 신호를 발생하는 마이컴(20)과, 수평 동기 신호(H_Sync) 및 수직 동기 신호(V_Sync)를 각기 인가받아 CRT(80)의 전자총에서 발생되는 전자빔이 편향요크(Deflection Yoke : DY)에 의해 CRT(80)의 좌상부부터 우하부까지 차례대로 편향되어 사진한장과 같은 화상을 이루도록 수평 및 수직 편향을 실행하는 수직 편향회로(30) 및 수평 편향회로(40)와, 스위칭 회로의 원리와 고전압 기술을 이용하여 상기 수평 편향회로(40)의 출력단으로부터 발생하는 귀선 펄스를 이용하여 상기 CRT(80)의 애노드(Anode)단에 고전압을 공급하는 장치인 고압회로(50)와, 저전압 증폭기로 상기 비디오 카드(10)로부터 전달되는 낮은 영상신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하는 비디오 프리앰프(60)와 상기 비디오 프리앰프(60)를 통해 증폭 된 것을 40 ∼ 60V_PP의 신호로 증폭하여 각 화소에 에너지를 공급하는 비디오 메인앰프(70)으로 구성된다.

이러한 디스플레이 장치에서는 형광면에 투사되는 전자빔을 통하여 화상을 형성하는데, 이 때 상기 전자빔의 편향을 바꾸어주는 회로를 편향회로라 칭한다.

흔히 편향회로에서는 전기장을 사용하는 정전 편향과 자기장을 사용하는 전자편향으로 크게 구분되는데, TV 등의 경우 후자 즉, 전자편향을 사용하며 수평과 수직 코일에 톱니파형의 전류를 흘려서 화면을 구성한다.

이러한 디스플레이 장치에 있어서 화면을 디스플레이하기 위하여 음극선관내의 전자총에서 빔을 주사하는데, 이 때 가로 방향으로 빔을 주사하는 수평 주사와 세로 방향으로 빔을 주사하는 수직 주사가 동시에 일어난다.

디스플레이 영역에서 하나의 라인에 수평주사를 한 후 다음 라인을 주사하기 위해 주사 포인트를 이동하는 순간이 있다. 이 순간을 귀선 시간(Retrace time)이라 하는데, 이 귀선 시간에도 영상신호는 발생한다. 따라서, 귀선 시간에 발생한 영상 신호의 영향으로 화면에 노이즈가 발생한다. 따라서 보다 선명한 화질을 얻기 위하여 귀선 시간에 발생한 영상 신호를 제거하고 순수한 영상만을 검출한다.

이때, 상기 귀선 시간을 줄이게 되면 전압 피크치가 상대적으로 상승하여 어느 정도 귀선 시간이하에서는 전압 피크치 때문에 수평 편향 트랜지스터의 출력 조건에 만족하는 것이 없다.

또한, 매 라인의 수평주사가 끝난 뒤, 다음 라인으로 귀선 할 때 발생되는 귀선 신호를 소거하기 위하여 귀선 소거 회로가 제공된다. 귀선 소거 신호는 블랭킹(Blanking :이하 BLK 라 칭함) 신호라 한다. 높은 수평 주파수에서 귀선 시간을 줄임으로써, 상대적으로 낮은 수평 주파수에서는 블랭킹 타임이 넓어져 불필요한 전력의 소모 및 수평 편향 전류가 증가하고, 수평 트랜지스터에서 과전류에 의한 과열이 발생하므로 상기 블랭킹 타임을 적정 수준으로 유지할 필요가 있다.

모니터의 수평 귀선 시간은 수평 한 주기의 17-20%를 차지하며, 비디오 카드의 블랭킹 타임은 수평 한 주기의 20-25%를 갖도록 디자인된다. 그러나 수평 주파수가 월등히 높아지는 고해상도 모니터의 경우는 수평 출력 트랜지스터의 특성 제약 때문에 수평 귀선 시간 비율을 여기에 맞추기가 어려울 수도 있다.

만약에 수평 주파수 사용범위가 넓은 모니터라면, 귀선 시간은 가장 높은 수평 주파수 사용조건에서 설정되어야 한다. 따라서 낮은 주파수 모드에서는 실제 비디오 상 사이즈를 갖기 위해 편향 전류를 늘려야 하는 낭비 요소가 발생되며 출력 트랜지스터에 무리를 줄 수도 있다.

따라서, 귀선 시간에 발생한 영상 신호의 영향으로 화면에 노이즈가 발생하게 되고, 보다 선명한 화질을 얻기 위해서는 귀선 시간에 발생한 영상 신호를 제거하고 순수한 영상만을 검출해야 한다. 이러한 귀선 시간을 조정하기 위한 귀선시간 제어 회로는 도 2에 도시된 바와 같이 일반적으로 사용하는 PWM(Pulse Width Modulation)과 유사한 구성을 가진다.

수평 발진 회로(1)와 PWM 래치(4)의 출력 신호를 논리합시키는 OR 게이트(5) 및 상기 OR 게이트(5)의 출력 신호를 증폭하는 증폭부(6)로 구성된다.

이 때 상기 PWM 래치(4)에는 에러-검출 증폭기(2)의 출력전압과 DC 기준 전압을 비교하는 비교기(3)의 출력신호가 인가되도록 구성된다.

또한 상기 증폭부(6)는 상기 OR 게이트(5)의 출력신호를 반전시킨 신호를 베이스단에 인가받는 제 1 트랜지스터(Q1)와, 베이스단에 상기 OR 게이트(5)의 출력신호를 인가받고, 콜렉터단에 상기 제 1 트랜지스터(Q1)의 에미터단이 연결된 제 2 트랜지스터(Q2)로 구성된다.

위와 같은 구성을 갖는 종래의 귀선 시간 조정용 펄스 발생회로의 출력신호는 자체 발진과 외부 에러앰프의 DC 전압을 이용하기 때문에 플라이백 펄스의 중앙부에 위치하도록 조정하기가 힘들었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 귀선 시간 조정을 위한 조정용 펄스를 정확하게 플라이백 펄스의 중앙위치에 동작하도록 하는 귀선 시간 조정용 펄스 발생회로를 제공함을 목적으로 한다.

이와 같은 목적을 달성하기 위한 본 발명은 내장된 D/A 변환기를 이용하여, 입력되는 수평 동기 주파수를 전압으로 변화시키는 마이컴과, 상기 마이컴의 출력 전압을 인가 받아 발진 듀티를 조정하는 발진 듀티 조절부와, 상기 발진 듀티 조절부의 출력신호를 구형파로 변형시켜 출력하는 단안정 멀티 바이브레이터와, 수평 출력회로로부터 플라이백 펄스를 검출하는 궤환 신호 검출부와, 상기 단안정 멀티 바이브레이터의 출력 구형파와 상기 궤환 신호 검출부의 출력신호를 결합하여 증폭하는 신호 결합부를 포함하여 구성됨을 특징으로 한다.

도 1은 일반적인 디스플레이 장치의 구성을 나타내는 블록도,

도 2는 종래 기술에 따른 귀선 시간 조정 펄스 발생회로,

도 3은 본 발명에 따른 수평 귀선 시간 조정 펄스 발생 회로를 구비하는 디스플레이 장치의 구성을 나타내는 블록도,

도 4는 도 3의 수평 귀선시간 조정펄스 발생회로의 구성을

나타내는 블럭도,

도 5는 도 4의 구성을 보다 상세히 나타낸 회로도,

도 6은 도 5의 각 노드에 나타난 신호 파형도이다.

도면의 주요 부분에 대한 부호의 설명

10 : 비디오 카드 20 : 마이컴

30 : 수직 편향 회로 40 : 수평 편향 회로

50 : 고압회로 60 : 비디오 프리 앰프

70 : 비디오 메인 앰프90 : 귀선시간 조정 펄스 발생회로

100 : 귀선 시간 제어회로

도 3은 본 발명에 따라 귀선시간 조정펄스 발생회로를 구비하는 디스플레이 장치의 블록 구성도를 나타내고 있다.

도 1에 나타난 일반적인 디스플레이 장치에 부가적 회로가 포함되어 나타나는데, 비디오 카드(10)로부터 동기 신호(H_Sync/V_Sync)를 전달받아 각종 제어신호를 제공하는 마이컴(20)의 출력신호를 이용하여 귀선시간 제어회로(100)의 동작을 컨트롤하는 귀선시간 조정펄스 발생회로(90)가 나타나 있음을 알 수 있다.

여기에서 상기 귀선시간 제어회로(100)에 관한 발명은 출원인에 의해 선출원되어 1995년 1월 22일 국내 출원되었으며(특허 95-01279) 그 발명의 요지는 입력되는 주파수를 마이컴을 이용하여 전압으로 변환시키고, 펄스 폭 제너레이터를 이용하여 상기 마이컴의 출력 전압과 삼각파를 비교하여 귀선 시간 조정용 펄스의 폭을 조절하므로써 수평 사이즈 조정시 발생하는 귀선 시간을 보상할 수 있는 점에 있다.

한편 도 4는 도 3의 귀선시간 조정펄스 발생회로를 좀 더 세분하여 나타낸 블록 구성도이다.

내장된 D/A 변환기를 이용하여, 입력되는 수평 동기 주파수를 전압으로 변화시키는 마이컴(20)과, 상기 마이컴(20)의 출력 신호에 따른 전압을 인가 받아 발진 듀티를 조정하는 발진 듀티 조절부(91)와, 상기 발진 듀티 조절부(91)의 출력신호를 구형파로 변형시켜 출력하는 단안정 멀티 바이브레이터(92)와, 수평 드라이브회로(도시되지 않음)의 출력신호를 증폭하는 수평 출력회로(40)와, 상기 수평 출력회로(40)로부터 플라이백 펄스를 검출하는 궤환 신호 검출부(93)와 ; 상기 단안정 멀티 바이브레이터(92)의 출력 구형파와 상기 궤환 신호 검출부(93)의 출력신호를 결합하여 증폭하는 신호 결합부(94)로 구성된다.

도 5는 도 4에 나타난 귀선시간 조정펄스 발생회로를 좀 더 상세히 나타낸 회로도이다. 상기 발진 듀티 조절부(91)는 상기 마이컴(10)의 D/A 변환기를 통해 전달된 아나로그 신호를 검출하는 저항(R1)과, 비반전단자에 제너다이오드(ZD1)을 통해 기준전압(Vref)을 인가받고, 반전단자에 연결된 분압용 저항(R2) 및 캐패시터(C1)가 연결된 증폭기(OP)와, 상기 증폭기(OP)의 출력전압을 제한하는 저항(R3)과, V_CC전압을 인가받아 제공하는 저항(R4)의 연결점에 접속되어 전류의 역방향 흐름을 방지하기 위한 회로보호용 다이오드(D0)와 발진용 캐패시터(C2)로 구성된다.

수평 출력회로(40)는 출력 트랜지스터(Q1)의 콜렉터단에 연결된 댐핑용 다이오드(D3) 및 캐패시터(C3)를 구비한다. 또한 편향 요크(DY)와 S 보정용 캐패시터(C4)의 사이에는 트랜스포머(T1)이 구비된다.

궤환 신호 검출부(93)는 상기 수평 츨력회로(40)의 트랜스포머(T1)의 유기 전압을 분압하는 저항(R6,R7)과 정류 및 기준점 다이오드(D1,D2)로 구성된다.

신호 결합부(94)는 베이스단에 상기 궤환 신호 검출부(93)의 검출신호를 인가받고 컬렉터단에 부하저항(R8)을 통해 V_CC전압을 인가받는 트랜지스터(Q1)와, 상기 트랜지스터(Q2)의 콜렉터단에 연결되어 입력신호의 극성을 반전시키는 인버터 게이트(INT)와, 상기 단안정 멀티 바이브레이터(92)의 출력단(Q)의 출력신호(d)와 상기 인버터 게이트(INT)의 출력신호(m)를 동시에 인가받는 AND 게이트(AND)와, 그 출력단에 연결된 증폭용 전계 효과 트랜지스터(Q3) 및 그 드레인단에 연결된 부하저항(R9)을 포함하여 구성된다.

이와 같이 구성되는 본 발명의 동작은 각 단자의 신호파형이 도시된 도 6를 참조로하여 설명한다.

마이컴(20)의 D/A 출력이 발진 듀티 조절부(91)의 증폭기(OP)에 인가되어 발진듀티가 가변 된다. 이 때 OP 앰프의 ⓐ 점의 입력 전압이 상승하면 ⓑ 점의 출력전압이 감소하고 이에 따라 발진 캐패시터(C2)의 충·방전에 따라 ⓒ 점의 발진 듀티가 넓어진다. 반대로 ⓐ 점의 전압을 낮추면 ⓒ점의 발진 듀티가 좁아진다.

도 6의 (A)는 ⓒ 점의 발진 듀티 파형을 나타내고 있다.

이렇게 발진 듀티가 조정되면 상기 마이컴(20)의 고주파대역(HFB) 파형과, ⓒ 점의 발진듀티에 따라 단안정 멀티 바이브레이터(92)의 출력단(Q)에 연결된 ⓓ점의 파형은 도 6의 (B)와 같이 나타난다.

한편 수평 출력 플라이 백 펄스는 트랜스포머(T1)를 통해 그 전류가 ⓚ 점에서 검출되며 그 파형은 도 6의 (C)에서 보는 바와 같이 나타난다.

분압용 저항 (R6 및 R7)을 거쳐 정류용 다이오드(D1)에 인가된 파형은 네가티브 펄스 성분이 제거되어 다이오드(D2)를 기준점으로 잡아서 트랜지스터(Q2)의 베이스단에 인가된다. 트랜지스터(Q2)의 베이스단에 인가된 신호는 증폭되어 컬렉터단의 L점에서 나타나며 그 파형은 도 6의 (D)에서 보는 바와 같다.

그 파형은 인버터(INT)에 의해 반전되며 그 파형은 도 6의 (E)에서 나타내고 있다. AND 게이트(AND)에 인가되는 두 파형 즉, 상기 단안정 멀티 바이브레이터(92)의 출력 파형(d)과 인버터(INT)에 의해 반전된 출력파형(m)은 비교 합성되어 도 6의 (F)에 도시된 바와 같이 나타난다.

이 출력신호는 증폭용 전계효과 트랜지스터(Q3)에 의해 증폭되어 그 드레인단의 ⓞ점에서 도 6의 (G)에서 보는 바와 같이 나타난다.

즉, ⓞ 점의 출력 파형은 도 6의 (H)에 나타난 바와 같이, 정확하게 플라이백 펄스의 중앙에 위치하여 원하는 귀선 시간 조정용 펄스로 동작할 수 있게 된다.

이상에서 설명한 바와 같이 본 발명은 마이컴의 D/A 출력을 OP 앰프로 전압을 조정하여 단안정 멀티 바이브레이터로 발진 듀티를 조정하고, 플라이 백 펄스 출력을 검출하여 AND 게이트에서 비교하여 플라이백 펄스의 중앙에 위치하는 귀선 시간 조정용 펄스를 발생할 수 있는 효과를 가진다.

Claims (4)

1. 내장된 D/A 변환기를 이용하여, 입력되는 수평 동기 주파수를 전압으로 변화시키는 마이컴과 ;

   상기 마이컴의 출력 전압을 인가 받아 발진 듀티를 조정하는 발진 듀티 조절부와 ;

   상기 발진 듀티 조절부의 출력신호를 구형파로 변형시켜 출력하는 단안정 멀티 바이브레이터와 ;

   수평 출력회로로부터 플라이백 펄스를 검출하는 궤환 신호 검출부와 ;

   상기 단안정 멀티 바이브레이터의 출력 구형파와 상기 궤환 신호 검출부의 출력신호를 결합하여 증폭하는 신호 결합부를 포함하는 디스플레이 장치의 수평 귀선 시간 조정용 펄스 발생회로.
2. 제 1 항에 있어서 ,

   상기 발진 듀티 조절부는 상기 마이컴의 출력전압과 기준 전압을 비교 증폭하는 OP 앰프를 포함하는 것을 특징으로 하는 디스플레이 장치의 수평 귀선 시간 조정용 펄스 발생회로.
3. 제 1 항에 있어서,

   상기 신호 결합부는 상기 단안정 멀티 바이브레이터의 출력파형과 수평 출력회로로부터 검출해낸 플라이백 펄스의 변형파형을 비교합성하는 앤드 게이트(AND)를 포함하여 구성된 것을 특징으로 하는 디스플레이 장치의 수평 귀선 시간 조정용 펄스 발생회로.
4. 비디오 카드로부터 입력되는 수평동기 주파수를 검출하는 검출수단과 ;

   상기 검출된 수평동기 주파수를 전압으로 변환시켜 전압을 출력하는 주파수 전압변환수단과 ;

   상기 출력되는 전압을 인가받아 전압을 조정하여 발진 듀티를 조정하고, 수평 편향회로의 출력부로부터 출력되는 수평 플라이백 펄스출력을 검출하여 이를 상기 조정된 발진듀티와 비교하여 항상 상기 검출된 플라이백펄스의 중앙에 위치하게 하는 귀선시간 조정용 펄스를 출력하는 귀선시간 조정용 펄스 발생회로로 구성된 디스플레이 장치.