JPH0846807A - 水平出力回路 - Google Patents
水平出力回路Info
- Publication number
- JPH0846807A JPH0846807A JP6180195A JP18019594A JPH0846807A JP H0846807 A JPH0846807 A JP H0846807A JP 6180195 A JP6180195 A JP 6180195A JP 18019594 A JP18019594 A JP 18019594A JP H0846807 A JPH0846807 A JP H0846807A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- power supply
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 簡略な回路構成にて安価な正あるいは負の電
源を得る水平出力回路を提供すること。 【構成】 パルス幅を可変することが可能なパルス信号
を用いて水平偏向電流の振幅を垂直周期でパラボラ状に
変調する左右糸巻歪補正機能を有した水平出力回路にお
いて、水平出力トランジスタＱ３に並列に接続した水平
偏向コイルＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位点との間に設けたコンデンサＣ１に生じる電圧
を、パルス幅変調用ＩＣ１０からのパルス信号を用いて
変調し、コンデンサＣ１に対して並列に設けられたコイ
ルＬ２とコンデンサＣ２から成る平滑回路に供給する。
この平滑回路により負の電源を得て、パルス幅変調用Ｉ
Ｃ１０の電源端子１３へ供給する。即ち、コンデンサＣ
１に生じる負の電圧を積分してコンデンサＣ２に電圧
(−Ｖ1ave)を蓄え、これを負の電源として用いる。
源を得る水平出力回路を提供すること。 【構成】 パルス幅を可変することが可能なパルス信号
を用いて水平偏向電流の振幅を垂直周期でパラボラ状に
変調する左右糸巻歪補正機能を有した水平出力回路にお
いて、水平出力トランジスタＱ３に並列に接続した水平
偏向コイルＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位点との間に設けたコンデンサＣ１に生じる電圧
を、パルス幅変調用ＩＣ１０からのパルス信号を用いて
変調し、コンデンサＣ１に対して並列に設けられたコイ
ルＬ２とコンデンサＣ２から成る平滑回路に供給する。
この平滑回路により負の電源を得て、パルス幅変調用Ｉ
Ｃ１０の電源端子１３へ供給する。即ち、コンデンサＣ
１に生じる負の電圧を積分してコンデンサＣ２に電圧
(−Ｖ1ave)を蓄え、これを負の電源として用いる。
Description
【０００１】
【産業上の利用分野】本発明は、左右糸巻補正機能を有
するテレビジョン受像機の水平出力回路に関する。
するテレビジョン受像機の水平出力回路に関する。
【０００２】
【従来の技術】パルス幅変調の左右糸巻き歪補正回路を
有する従来の水平出力回路を図５に示す。偏向ヨークＤ
ｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出
力トランジスタＱ３とダンパーダイオードＤｄと共振コ
ンデンサＣ01が接続されている。また、水平出力トラン
ジスタＱ３のエミッタと基準電位間には、コンデンサＣ
１と、そのカソードが基準電位側へなるようにダイオー
ドＤ４が設けられ、さらに、水平出力トランジスタＱ３
のコレクタと基準電位間には、ダイオードＤ４と第２の
共振コンデンサＣ02が並列に接続されている。また、水
平出力トランジスタＱ３のコレクタは、フライバックト
ランスＦＢＴの一次巻線を介して直流電源ＥB へ接続さ
れる。
有する従来の水平出力回路を図５に示す。偏向ヨークＤ
ｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出
力トランジスタＱ３とダンパーダイオードＤｄと共振コ
ンデンサＣ01が接続されている。また、水平出力トラン
ジスタＱ３のエミッタと基準電位間には、コンデンサＣ
１と、そのカソードが基準電位側へなるようにダイオー
ドＤ４が設けられ、さらに、水平出力トランジスタＱ３
のコレクタと基準電位間には、ダイオードＤ４と第２の
共振コンデンサＣ02が並列に接続されている。また、水
平出力トランジスタＱ３のコレクタは、フライバックト
ランスＦＢＴの一次巻線を介して直流電源ＥB へ接続さ
れる。
【０００３】コンデンサＣ１の一端には、パルス幅変調
用の集積回路（以下、パルス幅変調用ＩＣという）１０
がコイルＬ１を介して接続される。このパルス幅変調用
ＩＣ１０には、電源端子１２、１３および出力端子１４
が設けられており、このＩＣ１０の出力端子１４と前記
コンデンサＣ１の一端が、コイルＬ１を介して接続され
る。
用の集積回路（以下、パルス幅変調用ＩＣという）１０
がコイルＬ１を介して接続される。このパルス幅変調用
ＩＣ１０には、電源端子１２、１３および出力端子１４
が設けられており、このＩＣ１０の出力端子１４と前記
コンデンサＣ１の一端が、コイルＬ１を介して接続され
る。
【０００４】パルス幅変調用ＩＣ１０の最終段は、ＰＮ
ＰトランジスタＱ１とＮＰＮトランジスタＱ２とのシン
グルエンド型で構成されており、ＰＮＰトランジスタＱ
１のエミッタは、正の電源端子１２へ、ＮＰＮトランジ
スタＱ２のエミッタは負の電源端子１３へそれぞれ接続
される。ＰＮＰトランジスタＱ１とＮＰＮトランジスタ
Ｑ２のコレクタ・エミッタ間には、それぞれダイオード
Ｄ１，Ｄ２が設けられる。ダイオードＤ１は、カソード
がＰＮＰトランジスタＱ１のエミッタ側になるように、
またダイオードＤ２は、ＮＰＮトランジスタＱ２のコレ
クタ側になるようにそれぞれ設けられている。
ＰトランジスタＱ１とＮＰＮトランジスタＱ２とのシン
グルエンド型で構成されており、ＰＮＰトランジスタＱ
１のエミッタは、正の電源端子１２へ、ＮＰＮトランジ
スタＱ２のエミッタは負の電源端子１３へそれぞれ接続
される。ＰＮＰトランジスタＱ１とＮＰＮトランジスタ
Ｑ２のコレクタ・エミッタ間には、それぞれダイオード
Ｄ１，Ｄ２が設けられる。ダイオードＤ１は、カソード
がＰＮＰトランジスタＱ１のエミッタ側になるように、
またダイオードＤ２は、ＮＰＮトランジスタＱ２のコレ
クタ側になるようにそれぞれ設けられている。
【０００５】また、それぞれのベースには、パルス幅・
変調駆動回路１１が接続され、ＮＰＮおよびＰＮＰトラ
ンジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調
・駆動回路１０により、制御される。正の電源端子１２
は、基準電位点へ接続され、負の電源端子１３は、フラ
イバックトランスＦＢＴの３次巻線側に設けられた整流
回路２０のコンデンサＣ４とダイオードＤ５の接続点へ
接続されている。なお、この整流回路２０は、ダイオー
ドＤ５とコンデンサＣ４とから成る。
変調駆動回路１１が接続され、ＮＰＮおよびＰＮＰトラ
ンジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調
・駆動回路１０により、制御される。正の電源端子１２
は、基準電位点へ接続され、負の電源端子１３は、フラ
イバックトランスＦＢＴの３次巻線側に設けられた整流
回路２０のコンデンサＣ４とダイオードＤ５の接続点へ
接続されている。なお、この整流回路２０は、ダイオー
ドＤ５とコンデンサＣ４とから成る。
【０００６】水平出力回路は、以上のような構成になっ
ており、帰線期間中にコンデンサＣ１に生じる電圧を、
変調用信号源１０から繰り返して供給されるパルス状の
電圧により、パラボラ状に変化させている。この変調に
より、左右糸巻き歪を行っている。
ており、帰線期間中にコンデンサＣ１に生じる電圧を、
変調用信号源１０から繰り返して供給されるパルス状の
電圧により、パラボラ状に変化させている。この変調に
より、左右糸巻き歪を行っている。
【０００７】ここで、コンデンサＣ１に生じる共振電圧
−Ｖ１、直流電源Ｅｂ、偏向ヨークＤｙのインダクタン
スをＬｙ、走査期間Ｔｓとすると、偏向電流（Ｐ−Ｐ
値）は、図５のような回路では、下式で与えられる。
−Ｖ１、直流電源Ｅｂ、偏向ヨークＤｙのインダクタン
スをＬｙ、走査期間Ｔｓとすると、偏向電流（Ｐ−Ｐ
値）は、図５のような回路では、下式で与えられる。
【０００８】
【式１】 なお、Ｐ−Ｐは、ＰEAK TO ＰEAKの略であり、偏向電
流の振幅の最小値から最大値までの幅を表している。図
５の回路では、コイルＬ１とコイルＬ２に接続されたパ
ルス幅変調用のＩＣ１０によりコンデンサＣ１に生じる
負の共振電圧を垂直周期でパラボラ状に変化させ、左右
糸巻き歪補正を行っている。以下、この動作を説明す
る。
流の振幅の最小値から最大値までの幅を表している。図
５の回路では、コイルＬ１とコイルＬ２に接続されたパ
ルス幅変調用のＩＣ１０によりコンデンサＣ１に生じる
負の共振電圧を垂直周期でパラボラ状に変化させ、左右
糸巻き歪補正を行っている。以下、この動作を説明す
る。
【０００９】図６は、図５の動作を説明する図である。
図の横軸に時間を示してある。図６のｔ０〜ｔ２までの
期間に、トランジスタＱ１のベースへドライブ電圧が前
段のパルス幅変調・駆動回路１１から供給される。ＰＮ
ＰトランジスタＱ１は、導通状態となり、基準電位点か
らエミッタ・コレクタ路を介して出力端子１４からコイ
ルＬ１へ出力電流が流れる（図６（ウ））。この期間内
のコンデンサＣ１に生じる負の共振電圧（図６（ア））
により、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２
まではコンデンサＣ１の両端は、ダイオードＤ３により
短絡されているため、基準電位となっており、基準電位
点の正の電源端子１２と出力端子１４のループ内には電
圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続さ
れる。ｔ２になるとＱ１はオフし（このときＱ２のベー
スにはドライブ電圧が前段の駆動回路１０から加えら
れ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起
電力により先の電流を持続する方向に負の電源端子１３
からダイオードＤ２を通ってコイルＬ１へ電流Ｉ２が流
れる。このとき電流は負電源（−Ｖcc）により、直線的
な電流が逆方向に流れ込むため時間とともに、減少する
電流となる。再び、ｔ０に達するとＰＮＰトランジスタ
Ｑ１のベースにドライブ電圧が加えられ上記の動作を繰
り返す。ｔ０からｔ１、さらにｔ２に至るまで期間をＴ
２、ｔ２から次のｔ０まで期間をＴ１とすると、コンデ
ンサＣ１に生じる共振電圧（負の値−Ｖ１）の大きさは
この時間の比を変化させることで変調することができ
る。
図の横軸に時間を示してある。図６のｔ０〜ｔ２までの
期間に、トランジスタＱ１のベースへドライブ電圧が前
段のパルス幅変調・駆動回路１１から供給される。ＰＮ
ＰトランジスタＱ１は、導通状態となり、基準電位点か
らエミッタ・コレクタ路を介して出力端子１４からコイ
ルＬ１へ出力電流が流れる（図６（ウ））。この期間内
のコンデンサＣ１に生じる負の共振電圧（図６（ア））
により、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２
まではコンデンサＣ１の両端は、ダイオードＤ３により
短絡されているため、基準電位となっており、基準電位
点の正の電源端子１２と出力端子１４のループ内には電
圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続さ
れる。ｔ２になるとＱ１はオフし（このときＱ２のベー
スにはドライブ電圧が前段の駆動回路１０から加えら
れ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起
電力により先の電流を持続する方向に負の電源端子１３
からダイオードＤ２を通ってコイルＬ１へ電流Ｉ２が流
れる。このとき電流は負電源（−Ｖcc）により、直線的
な電流が逆方向に流れ込むため時間とともに、減少する
電流となる。再び、ｔ０に達するとＰＮＰトランジスタ
Ｑ１のベースにドライブ電圧が加えられ上記の動作を繰
り返す。ｔ０からｔ１、さらにｔ２に至るまで期間をＴ
２、ｔ２から次のｔ０まで期間をＴ１とすると、コンデ
ンサＣ１に生じる共振電圧（負の値−Ｖ１）の大きさは
この時間の比を変化させることで変調することができ
る。
【００１０】図６の点線の波形はこれを示したもので、
実線の波形に対して時間の比を変化させることで変調す
ることができる。図６の点線の波形はこれを示したもの
で、実線の波形に対して時間の比を変え、Ｔ１を長く
し、Ｔ２を短くしたときの動作を表したものである。Ｔ
１を長くするとコイルＬ１を通って、流れるコンデンサ
Ｃ１の放電電流が増加するため、コンデンサＣ１に生じ
る共振電圧が小さくなる。
実線の波形に対して時間の比を変化させることで変調す
ることができる。図６の点線の波形はこれを示したもの
で、実線の波形に対して時間の比を変え、Ｔ１を長く
し、Ｔ２を短くしたときの動作を表したものである。Ｔ
１を長くするとコイルＬ１を通って、流れるコンデンサ
Ｃ１の放電電流が増加するため、コンデンサＣ１に生じ
る共振電圧が小さくなる。
【００１１】この原理を利用し垂直周期でＴ１とＴ２の
比を変化させれば、左右糸巻き歪が補正できる。つま
り、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大き
くし画面の中央に相当するところでは（Ｔ１／Ｔ２）を
小さくすれば、共振電圧は、垂直周期の初めと終わりで
は小さくなり、画面の中央に相当するところでは大きく
なるため、左右糸巻き歪を補正することができる。な
お、ダイオードＤ４は、図中のダイオードＤ３に流れる
一次巻線電流ＩLPと直流電源ＩDC電流の和（ＩDC＋ＩL
P）が走査期間の初めにおいて負になり、ダイオードＤ
３がオフし電流が不連続になるのを防ぐためのものであ
る。
比を変化させれば、左右糸巻き歪が補正できる。つま
り、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大き
くし画面の中央に相当するところでは（Ｔ１／Ｔ２）を
小さくすれば、共振電圧は、垂直周期の初めと終わりで
は小さくなり、画面の中央に相当するところでは大きく
なるため、左右糸巻き歪を補正することができる。な
お、ダイオードＤ４は、図中のダイオードＤ３に流れる
一次巻線電流ＩLPと直流電源ＩDC電流の和（ＩDC＋ＩL
P）が走査期間の初めにおいて負になり、ダイオードＤ
３がオフし電流が不連続になるのを防ぐためのものであ
る。
【００１２】しかしながら、上記回路においては、以下
のような欠点がある。図５において、Ｔ２期間の出力電
流は、パルス幅変調用ＩＣ１０の電源端子１３からダイ
オードＤ２の順方向に流れる。この時の出力電流は、図
中のシャントレギュレータがない場合、基準電位点から
負電源（−Ｖcc）の整流回路２０中の平滑コンデンサＣ
４を通り、変調用ＩＣ１０の電源端子１３に流れ込み、
平滑コンデンサＣ４を負に充電する。このため、ダイオ
ードＤ５はオフし、動作回数を重ねるごとに平滑コンデ
ンサＣ４の両端電圧はどんどん下がっていき、しまいに
は回路が本来の動作をしなくなってしまう。
のような欠点がある。図５において、Ｔ２期間の出力電
流は、パルス幅変調用ＩＣ１０の電源端子１３からダイ
オードＤ２の順方向に流れる。この時の出力電流は、図
中のシャントレギュレータがない場合、基準電位点から
負電源（−Ｖcc）の整流回路２０中の平滑コンデンサＣ
４を通り、変調用ＩＣ１０の電源端子１３に流れ込み、
平滑コンデンサＣ４を負に充電する。このため、ダイオ
ードＤ５はオフし、動作回数を重ねるごとに平滑コンデ
ンサＣ４の両端電圧はどんどん下がっていき、しまいに
は回路が本来の動作をしなくなってしまう。
【００１３】これを防ぐためには図５に示すようにシャ
ントレギュレータ４０を電源端子１３と整流回路２０の
間に設ける必要がある。電源電圧を一定になるようにす
るために出力電流Ｉ２に相当する電流を常時、流さなく
てはならなく、この場合、シャントレギュレータ３０の
コストアップと余分な電力損失を招くという問題があっ
た。たとえば、出力電流の平均値を２５０ｍＡ、−Ｖcc
を−２７Ｖとすると６．８Ｗの電力を損失することにな
る。また、必要とされる補正量が大きくなると、補正範
囲が最大、基準電位から負電源−Ｖccまであるため、共
振電圧の平均値−Ｖ１ave の変化幅を大きくし、補正量
をあげようとすると、フライバックトランスＦＢＴの３
次巻線数を上げ、負電源−Ｖccも大きくしなければなら
ないという問題があった。
ントレギュレータ４０を電源端子１３と整流回路２０の
間に設ける必要がある。電源電圧を一定になるようにす
るために出力電流Ｉ２に相当する電流を常時、流さなく
てはならなく、この場合、シャントレギュレータ３０の
コストアップと余分な電力損失を招くという問題があっ
た。たとえば、出力電流の平均値を２５０ｍＡ、−Ｖcc
を−２７Ｖとすると６．８Ｗの電力を損失することにな
る。また、必要とされる補正量が大きくなると、補正範
囲が最大、基準電位から負電源−Ｖccまであるため、共
振電圧の平均値−Ｖ１ave の変化幅を大きくし、補正量
をあげようとすると、フライバックトランスＦＢＴの３
次巻線数を上げ、負電源−Ｖccも大きくしなければなら
ないという問題があった。
【００１４】図７は、糸巻き歪補正回路を有する水平出
力回路の別の従来例である。偏向ヨークＤｙとＳ字補正
コンデンサＣｓの直列回路と並列に第１の共振コンデン
サＣ01とダンパダイオードＤｄとが接続される。また、
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位間に、左右糸巻き歪回路が設けられている。こ
の左右糸巻き歪回路は、コンデンサＣ１と、ダイオード
Ｄ７と、コイルＬ２とコンデンサＣ２とからなる直列回
路で構成される。ダイオードはアノードが、基準電位側
になるように設けられ、このダイオードＤ７と並列にコ
ンデンサＣ１が接続される。このコンデンサＣ１に対し
て、並列にコイルＬ２とコンデンサＣ２の直列回路が設
けられる。図５に設けられているダイオードＤ４に相当
するものがなく、コイルＬ２とコンデンサＣ２の直列回
路を設けることにより、ダイオードＤ３が走査期間の初
期にオフすることを防止している。
力回路の別の従来例である。偏向ヨークＤｙとＳ字補正
コンデンサＣｓの直列回路と並列に第１の共振コンデン
サＣ01とダンパダイオードＤｄとが接続される。また、
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位間に、左右糸巻き歪回路が設けられている。こ
の左右糸巻き歪回路は、コンデンサＣ１と、ダイオード
Ｄ７と、コイルＬ２とコンデンサＣ２とからなる直列回
路で構成される。ダイオードはアノードが、基準電位側
になるように設けられ、このダイオードＤ７と並列にコ
ンデンサＣ１が接続される。このコンデンサＣ１に対し
て、並列にコイルＬ２とコンデンサＣ２の直列回路が設
けられる。図５に設けられているダイオードＤ４に相当
するものがなく、コイルＬ２とコンデンサＣ２の直列回
路を設けることにより、ダイオードＤ３が走査期間の初
期にオフすることを防止している。
【００１５】また、フライバックトランスＦＢＴの３次
巻線から整流回路３０を介して正の電圧がパルス幅変調
用ＩＣ１０の正の電源端子１２へ供給される。この変調
用ＩＣ１０の負の電源端子１３は、基準電位点へ接続さ
れており、出力端子１４がコイルＬ１を介してコンデン
サＣ１へ接続されている。
巻線から整流回路３０を介して正の電圧がパルス幅変調
用ＩＣ１０の正の電源端子１２へ供給される。この変調
用ＩＣ１０の負の電源端子１３は、基準電位点へ接続さ
れており、出力端子１４がコイルＬ１を介してコンデン
サＣ１へ接続されている。
【００１６】図７の動作を以下説明する。基本的には図
５と同様であり、偏向電流は式２で与えられる。
５と同様であり、偏向電流は式２で与えられる。
【００１７】
【式２】 帰線期間中には、図５の回路とは異なり、コンデンサＣ
１に正の共振電圧が生じており、これを変調するために
変調用ＩＣ１０の出力端子１４から所定のデューティ比
を持つパルスが繰り返し供給される。このデューティ比
すなわちＴ１とＴ２の比を図６と同様に変えることによ
り、共振電圧Ｖ１を垂直周期でパラボラ状に変化させる
ことができる。
１に正の共振電圧が生じており、これを変調するために
変調用ＩＣ１０の出力端子１４から所定のデューティ比
を持つパルスが繰り返し供給される。このデューティ比
すなわちＴ１とＴ２の比を図６と同様に変えることによ
り、共振電圧Ｖ１を垂直周期でパラボラ状に変化させる
ことができる。
【００１８】しかしながら、この回路においても正の電
源と基準電位間にシャントレギュレータ５０を設けるか
シャントレギュレータ５０に相当する別の負荷を電源ラ
インと基準電位の間に設け、電源ラインに流れ込む電流
を放電させることが必要となる。したがって、シャント
レギュレータに相当する別の負荷がない場合、図と同様
にシャントレギュレータのコスト高を招き、余分な電力
損失を招くこととなる。
源と基準電位間にシャントレギュレータ５０を設けるか
シャントレギュレータ５０に相当する別の負荷を電源ラ
インと基準電位の間に設け、電源ラインに流れ込む電流
を放電させることが必要となる。したがって、シャント
レギュレータに相当する別の負荷がない場合、図と同様
にシャントレギュレータのコスト高を招き、余分な電力
損失を招くこととなる。
【００１９】
【発明が解決しようとする課題】上記の如く、正あるい
は負の電源をフライバックトランスの３次巻線からもう
けなければならず、また、３次巻線側の整流回路のコン
デンサに放電経路がなく、放電用の負荷あるいはレギュ
レータを整流回路と負の電源端子との間に設けなければ
ならないため、部品点数が増えるばかりか、レギュレー
タでの余分な電力損失を招くという問題があった。
は負の電源をフライバックトランスの３次巻線からもう
けなければならず、また、３次巻線側の整流回路のコン
デンサに放電経路がなく、放電用の負荷あるいはレギュ
レータを整流回路と負の電源端子との間に設けなければ
ならないため、部品点数が増えるばかりか、レギュレー
タでの余分な電力損失を招くという問題があった。
【００２０】そこで、本発明はこのような問題に鑑み、
簡略な回路構成にて安価な正あるいは負の電源を得るこ
とを目的とするものである。
簡略な回路構成にて安価な正あるいは負の電源を得るこ
とを目的とするものである。
【００２１】
【課題を解決するための手段】請求項１記載の水平出力
回路は、ベース、エミッタ、コレクタを有し、ベースに
水平周期のドライブ信号が供給される水平出力トランジ
スタと、前記トランジスタのコレクタ・エミッタ間に並
列に、ダンパダイオード、第１の共振コンデンサ、およ
び水平偏向コイルとＳ字補正コンデンサの直列回路を接
続して形成した第１の並列回路と、前記トランジスタの
コレクタと基準電位点間に接続された第２の共振コンデ
ンサと、前記トランジスタのエミッタと基準電位点間に
並列に、前記ダンパダイオードと逆極性のダイオードと
第３のコンデンサを接続して形成した第２の並列回路
と、前記トランジスタのエミッタに一端が接続された第
１のコイルと、この第１のコイルの他端と基準電位点間
に接続された第４のコンデンサとから成る平滑回路と、
電源端子および信号出力端子を有し、この信号出力端子
から垂直周期で変化するパルス信号を出力する変調信号
源と、前記変調信号源からの前記パルス信号を第２のコ
イルを介して前記第３のコンデンサに供給する手段と、
前記第４のコンデンサに生じる直流電圧を前記変調信号
源の電源端子に供給する電源供給手段と、を具備したこ
とを特徴とするものである。
回路は、ベース、エミッタ、コレクタを有し、ベースに
水平周期のドライブ信号が供給される水平出力トランジ
スタと、前記トランジスタのコレクタ・エミッタ間に並
列に、ダンパダイオード、第１の共振コンデンサ、およ
び水平偏向コイルとＳ字補正コンデンサの直列回路を接
続して形成した第１の並列回路と、前記トランジスタの
コレクタと基準電位点間に接続された第２の共振コンデ
ンサと、前記トランジスタのエミッタと基準電位点間に
並列に、前記ダンパダイオードと逆極性のダイオードと
第３のコンデンサを接続して形成した第２の並列回路
と、前記トランジスタのエミッタに一端が接続された第
１のコイルと、この第１のコイルの他端と基準電位点間
に接続された第４のコンデンサとから成る平滑回路と、
電源端子および信号出力端子を有し、この信号出力端子
から垂直周期で変化するパルス信号を出力する変調信号
源と、前記変調信号源からの前記パルス信号を第２のコ
イルを介して前記第３のコンデンサに供給する手段と、
前記第４のコンデンサに生じる直流電圧を前記変調信号
源の電源端子に供給する電源供給手段と、を具備したこ
とを特徴とするものである。
【００２２】請求項２記載の水平出力回路は、請求項１
記載の水平出力回路において、前記変調用信号源を、垂
直周期で変化するパルス列を発生するパルス発生回路
と、エミッタが正の電源端子へ結合され、ベースに前記
パルス発生回路からのパルス列が供給されるＰＮＰトラ
ンジスタと、エミッタが負の電源端子へ結合され、ベー
スに前記パルス発生回路からのパルス列が供給され、コ
レクタが前記ＰＮＰトランジスタのコレクタに結合され
たＮＰＮトランジスタと、前記ＰＮＰトランジスタおよ
びＮＰＮトランジスタのコレクタに結合された信号出力
端子と、前記ＰＮＰトランジスタのエミッタにカソード
が結合され、前記信号出力端子にアノードが結合された
第１のダイオードと、前記ＮＰＮトランジスタのエミッ
タにアノードが結合され、前記信号出力端子にカソード
が結合された第２のダイオードとで構成し、前記直流電
圧を前記負の電源端子に供給するようにしたことを特徴
とするものである。
記載の水平出力回路において、前記変調用信号源を、垂
直周期で変化するパルス列を発生するパルス発生回路
と、エミッタが正の電源端子へ結合され、ベースに前記
パルス発生回路からのパルス列が供給されるＰＮＰトラ
ンジスタと、エミッタが負の電源端子へ結合され、ベー
スに前記パルス発生回路からのパルス列が供給され、コ
レクタが前記ＰＮＰトランジスタのコレクタに結合され
たＮＰＮトランジスタと、前記ＰＮＰトランジスタおよ
びＮＰＮトランジスタのコレクタに結合された信号出力
端子と、前記ＰＮＰトランジスタのエミッタにカソード
が結合され、前記信号出力端子にアノードが結合された
第１のダイオードと、前記ＮＰＮトランジスタのエミッ
タにアノードが結合され、前記信号出力端子にカソード
が結合された第２のダイオードとで構成し、前記直流電
圧を前記負の電源端子に供給するようにしたことを特徴
とするものである。
【００２３】請求項３記載の水平出力回路は、ベース、
エミッタ、コレクタを有し、ベースに水平周期のドライ
ブ信号が供給される水平出力トランジスタと、前記トラ
ンジスタのコレクタと第１の点との間に、第１のダンパ
ダイオード、第１の共振コンデンサ、および水平偏向コ
イルとＳ字補正コンデンサの直列回路を接続して形成し
た第１の並列回路と、前記第１の点と前記トランジスタ
のエミッタ間に並列に、第２のダンパダイオード、第２
の共振コンデンサを接続して形成した第２の並列回路
と、前記第１の点に一端が接続された第１のコイルと、
この第１のコイルの他端と前記トランジスタのエミッタ
間に接続された第３のコンデンサとから成る直列回路
と、電源端子および信号出力端子を有し、この信号出力
端子から垂直周期で変化すうパルス信号を出力する変調
信号源と、前記変調信号源からの前記パルス信号を第２
のコイルを介して前記第２の共振コンデンサに供給する
手段と、前記第３のコンデンサに生じる直流電圧を前記
変調信号源の電源端子に供給する電源供給手段と、を具
備したことを特徴とするものである。
エミッタ、コレクタを有し、ベースに水平周期のドライ
ブ信号が供給される水平出力トランジスタと、前記トラ
ンジスタのコレクタと第１の点との間に、第１のダンパ
ダイオード、第１の共振コンデンサ、および水平偏向コ
イルとＳ字補正コンデンサの直列回路を接続して形成し
た第１の並列回路と、前記第１の点と前記トランジスタ
のエミッタ間に並列に、第２のダンパダイオード、第２
の共振コンデンサを接続して形成した第２の並列回路
と、前記第１の点に一端が接続された第１のコイルと、
この第１のコイルの他端と前記トランジスタのエミッタ
間に接続された第３のコンデンサとから成る直列回路
と、電源端子および信号出力端子を有し、この信号出力
端子から垂直周期で変化すうパルス信号を出力する変調
信号源と、前記変調信号源からの前記パルス信号を第２
のコイルを介して前記第２の共振コンデンサに供給する
手段と、前記第３のコンデンサに生じる直流電圧を前記
変調信号源の電源端子に供給する電源供給手段と、を具
備したことを特徴とするものである。
【００２４】請求項４記載の水平出力回路は、前記変調
信号源を、垂直周期で変化するパルス列を発生するパル
ス発生回路と、エミッタが正の電源端子へ結合され、ベ
ースに前記パルス発生回路からのパルス列が供給される
ＰＮＰトランジスタと、エミッタが負の電源端子へ結合
され、ベースに前記パルス発生回路からのパルス列が供
給され、コレクタが前記ＰＮＰトランジスタのコレクタ
に結合されたＮＰＮトランジスタと、前記ＰＮＰトラン
ジスタおよびＮＰＮトランジスタのコレクタに結合され
た信号出力端子と、前記ＰＮＰトランジスタのエミッタ
にカソードが結合され、前記信号出力端子にアノードが
結合された第１のダイオードと、前記ＮＰＮトランジス
タのエミッタにアノードが結合され、前記信号出力端子
にカソードが結合された第２のダイオードとで構成し、
前記直流電圧を前記正の電源端子に供給するようにした
ことを特徴とするものである。
信号源を、垂直周期で変化するパルス列を発生するパル
ス発生回路と、エミッタが正の電源端子へ結合され、ベ
ースに前記パルス発生回路からのパルス列が供給される
ＰＮＰトランジスタと、エミッタが負の電源端子へ結合
され、ベースに前記パルス発生回路からのパルス列が供
給され、コレクタが前記ＰＮＰトランジスタのコレクタ
に結合されたＮＰＮトランジスタと、前記ＰＮＰトラン
ジスタおよびＮＰＮトランジスタのコレクタに結合され
た信号出力端子と、前記ＰＮＰトランジスタのエミッタ
にカソードが結合され、前記信号出力端子にアノードが
結合された第１のダイオードと、前記ＮＰＮトランジス
タのエミッタにアノードが結合され、前記信号出力端子
にカソードが結合された第２のダイオードとで構成し、
前記直流電圧を前記正の電源端子に供給するようにした
ことを特徴とするものである。
【００２５】
【作用】請求項１記載の本発明においては、第３のコン
デンサとこのコンデンサに並列に接続される平滑回路の
第４のコンデンサに生じる電圧から変調信号源を駆動す
るための電源電圧を得ることができる。
デンサとこのコンデンサに並列に接続される平滑回路の
第４のコンデンサに生じる電圧から変調信号源を駆動す
るための電源電圧を得ることができる。
【００２６】請求項３記載の本発明においては、第２の
共振コンデンサとこのコンデンサに並列に接続される直
列回路の第３のコンデンサに生じる電圧から変調信号源
を駆動するための電源電圧を得ることができる。
共振コンデンサとこのコンデンサに並列に接続される直
列回路の第３のコンデンサに生じる電圧から変調信号源
を駆動するための電源電圧を得ることができる。
【００２７】
【実施例】実施例について図面を参照して説明する。図
１は本発明の係る水平出力回路の一実施例である。図５
と同様の構成要素には同一の符号を付して説明を加え
る。水平出力トランジスタＱ３のコレクタと基準電位間
のダイオードＤ４と負の電源整流回路２０とシャントレ
ギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２
の平滑回路が付加されている以外、図の回路と同様の構
成である。
１は本発明の係る水平出力回路の一実施例である。図５
と同様の構成要素には同一の符号を付して説明を加え
る。水平出力トランジスタＱ３のコレクタと基準電位間
のダイオードＤ４と負の電源整流回路２０とシャントレ
ギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２
の平滑回路が付加されている以外、図の回路と同様の構
成である。
【００２８】図１のコンデンサＣ１に対し、並列にコイ
ルＬ２とコンデンサＣ２の平滑回路が設けられており、
この平滑回路でコンデンサＣ１に発生する電圧を積分し
ている。このコイルＬ２とコンデンサＣ２の接続点Ａか
ら電源端子１３へ負の電源電圧が供給される。
ルＬ２とコンデンサＣ２の平滑回路が設けられており、
この平滑回路でコンデンサＣ１に発生する電圧を積分し
ている。このコイルＬ２とコンデンサＣ２の接続点Ａか
ら電源端子１３へ負の電源電圧が供給される。
【００２９】図１の動作を図２を用いて説明する。帰線
期間中にコンデンサＣ１に生じる電圧をパルス幅変調用
ＩＣ１０によりパラボラ状に変化させ、左右の糸巻き歪
を従来と同様に行っている。図２は、図１の動作を説明
する図である。図の横軸に時間を示してある。
期間中にコンデンサＣ１に生じる電圧をパルス幅変調用
ＩＣ１０によりパラボラ状に変化させ、左右の糸巻き歪
を従来と同様に行っている。図２は、図１の動作を説明
する図である。図の横軸に時間を示してある。
【００３０】図２（ア）は、帰線期間にコンデンサＣ１
に生じる共振電圧を、（イ）は負電圧の平均値を、
（ウ）は、変調用ＩＣ１０の出力端子１４から出力され
る電圧波形を、（エ）は、変調用ＩＣの出力端子から出
力される電流波形を、（オ）はコンデンサＣ２の放電電
流をそれぞれ示している。
に生じる共振電圧を、（イ）は負電圧の平均値を、
（ウ）は、変調用ＩＣ１０の出力端子１４から出力され
る電圧波形を、（エ）は、変調用ＩＣの出力端子から出
力される電流波形を、（オ）はコンデンサＣ２の放電電
流をそれぞれ示している。
【００３１】図１のｔ０〜ｔ２までの期間に、ＰＮＰト
ランジスタＱ１のベースへドライブ電圧が前段の駆動回
路１１から供給される。ＰＮＰトランジスタＱ１は、導
通状態となり、基準電位点からエミッタ・コレクタ路を
介して出力端子１４からコイルＬ１へ出力電流が流れる
（図２（エ））。この期間内のコンデンサＣ１に生じる
負の共振電圧により（図２（ア））、電流Ｉ１は直線に
増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両
端は、ダイオードＤ３により短絡されているため、基準
電位であり、基準電位点の正の電源端子１２と出力端子
１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の
電流がそのまま持続される。ｔ２になると、Ｑ１はオフ
し（このとき、ＮＰＮトラジスタＱ２のベースには、ド
ライブ電圧が前段の駆動回路１１から加えられ、Ｑ２は
オンとなる。）、コイルＬ１に発生する逆起電力により
先の電流を持続する方向に負の電源端子１３からダイオ
ードＤ２を通ってコイルへ電流Ｉ２が流れる。このとき
コンデンサＣ２に蓄えられている負電源からダイオード
Ｄ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデ
ンサＣ２には、コンデンサＣ１の帰線期間に発生する負
の共振電圧を積分した負電源が予め生じている（図２
（イ））。
ランジスタＱ１のベースへドライブ電圧が前段の駆動回
路１１から供給される。ＰＮＰトランジスタＱ１は、導
通状態となり、基準電位点からエミッタ・コレクタ路を
介して出力端子１４からコイルＬ１へ出力電流が流れる
（図２（エ））。この期間内のコンデンサＣ１に生じる
負の共振電圧により（図２（ア））、電流Ｉ１は直線に
増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両
端は、ダイオードＤ３により短絡されているため、基準
電位であり、基準電位点の正の電源端子１２と出力端子
１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の
電流がそのまま持続される。ｔ２になると、Ｑ１はオフ
し（このとき、ＮＰＮトラジスタＱ２のベースには、ド
ライブ電圧が前段の駆動回路１１から加えられ、Ｑ２は
オンとなる。）、コイルＬ１に発生する逆起電力により
先の電流を持続する方向に負の電源端子１３からダイオ
ードＤ２を通ってコイルへ電流Ｉ２が流れる。このとき
コンデンサＣ２に蓄えられている負電源からダイオード
Ｄ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデ
ンサＣ２には、コンデンサＣ１の帰線期間に発生する負
の共振電圧を積分した負電源が予め生じている（図２
（イ））。
【００３２】この負電源の大きさは、共振電圧−Ｖ１の
平均値−Ｖ１ave に等しく、帰線期間中にコンデンサＣ
１からコンデンサＣ２に向けて電流ｉcが流れることに
より充電される、電流Ｉ１は、この負電源により直線的
な電流が逆方向に流れ込むため、時間とともに減少する
電流となる。再び、ｔ０に達するとトランジスタのベー
スにドライブ電圧が加えられ上記の動作を繰り返す。ｔ
０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ
０までの時間間隔をＴ２とするとコンデンサＣ１に生じ
る共振電圧（−Ｖ１）の大きさは、この時間の比を変化
させることで変調することができる。
平均値−Ｖ１ave に等しく、帰線期間中にコンデンサＣ
１からコンデンサＣ２に向けて電流ｉcが流れることに
より充電される、電流Ｉ１は、この負電源により直線的
な電流が逆方向に流れ込むため、時間とともに減少する
電流となる。再び、ｔ０に達するとトランジスタのベー
スにドライブ電圧が加えられ上記の動作を繰り返す。ｔ
０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ
０までの時間間隔をＴ２とするとコンデンサＣ１に生じ
る共振電圧（−Ｖ１）の大きさは、この時間の比を変化
させることで変調することができる。
【００３３】図２の点線の波形はこれを示したもので、
実線の波形に対して時間の比を変化させることで変調す
ることができる。図２の点線の波形はこれをしめしたも
ので、実線の波形に対して時間の比を変え、Ｔ１を長く
しＴ２を短くしたときの動作を表したものである。Ｔ１
を長くするとコイルＬ１を通って、流れるコンデンサＣ
１の放電電流が増加するため、コンデンサＣ１に生じる
共振電圧（負値−Ｖ１）が小さくなる。 この原理を利
用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸
巻き歪が補正できる。つまり、垂直周期の初めと終わり
では（Ｔ１／Ｔ２）を大きくし画面の中央に相当すると
ころでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−
Ｖ１）は、垂直周期の初めと終わりでは小さくなり、画
面の中央に相当するところでは大きくなるため、左右糸
巻き歪を補正することができる。
実線の波形に対して時間の比を変化させることで変調す
ることができる。図２の点線の波形はこれをしめしたも
ので、実線の波形に対して時間の比を変え、Ｔ１を長く
しＴ２を短くしたときの動作を表したものである。Ｔ１
を長くするとコイルＬ１を通って、流れるコンデンサＣ
１の放電電流が増加するため、コンデンサＣ１に生じる
共振電圧（負値−Ｖ１）が小さくなる。 この原理を利
用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸
巻き歪が補正できる。つまり、垂直周期の初めと終わり
では（Ｔ１／Ｔ２）を大きくし画面の中央に相当すると
ころでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−
Ｖ１）は、垂直周期の初めと終わりでは小さくなり、画
面の中央に相当するところでは大きくなるため、左右糸
巻き歪を補正することができる。
【００３４】本発明の回路では、図５の回路に対して、
共振電圧（−Ｖ１）を積分するためのコイルＬ２とコン
デンサＣ２を新しく追加しているために、図５のダイオ
ードＤ４がなくてもフライバックトランスＦＢＴの一次
巻線電流ＩLPと直流電源ＩDCから流れ込む電流の和が走
査期間の初めにおいて負になってもダイオードＤ３がオ
フし、電流が不連続になることはない。これを示したの
が図３であり、コイルＬ２とコンデンサＣ２を新しく追
加したことにより、図３の方向に電流ｉ１が流れ、走査
期間の初めにおいてダイオードＤ３を流れる電流が負に
なることがなくなる（図３（ウ））。
共振電圧（−Ｖ１）を積分するためのコイルＬ２とコン
デンサＣ２を新しく追加しているために、図５のダイオ
ードＤ４がなくてもフライバックトランスＦＢＴの一次
巻線電流ＩLPと直流電源ＩDCから流れ込む電流の和が走
査期間の初めにおいて負になってもダイオードＤ３がオ
フし、電流が不連続になることはない。これを示したの
が図３であり、コイルＬ２とコンデンサＣ２を新しく追
加したことにより、図３の方向に電流ｉ１が流れ、走査
期間の初めにおいてダイオードＤ３を流れる電流が負に
なることがなくなる（図３（ウ））。
【００３５】さて、本発明の回路では、Ｔ２期間の電流
は基準電位点からコンデンサＣ２を通りダイオードＤ
２、コイルＬ１へと抜ける。この時、コンデンサＣ２
は、負に充電されるが、走査期間Ｔｓは、ダイオードＤ
３が導通状態にあり、負に充電された分は、電流Ｉｄと
して放電されるため、コンデンサＣ２の両端電圧は、一
定の電圧に保持される。このため、従来回路で必要であ
ったシャントレギュレータが不要となり、コストと部品
点数が少なくて済み、かつ無駄な電力を省くことができ
る。また、コンデンサＣ２に生じる負電源は、コンデン
サＣ１に発生する共振電圧Ｖ１を積分したものであり、
その大きさは、共振電圧の平均値−Ｖ１aveに等しいた
め、補正量を大きく取ろうとして共振電圧Ｖ１を大きく
すると自動的にコンデンサＣ２に生じる負電圧も大きく
なるため、従来回路のようにフライバックトランスＦＢ
Ｔの３次巻線を巻き上げ、負電源を大きくする操作が不
要となり、フライバックトランスＦＢＴも標準化が図れ
る。
は基準電位点からコンデンサＣ２を通りダイオードＤ
２、コイルＬ１へと抜ける。この時、コンデンサＣ２
は、負に充電されるが、走査期間Ｔｓは、ダイオードＤ
３が導通状態にあり、負に充電された分は、電流Ｉｄと
して放電されるため、コンデンサＣ２の両端電圧は、一
定の電圧に保持される。このため、従来回路で必要であ
ったシャントレギュレータが不要となり、コストと部品
点数が少なくて済み、かつ無駄な電力を省くことができ
る。また、コンデンサＣ２に生じる負電源は、コンデン
サＣ１に発生する共振電圧Ｖ１を積分したものであり、
その大きさは、共振電圧の平均値−Ｖ１aveに等しいた
め、補正量を大きく取ろうとして共振電圧Ｖ１を大きく
すると自動的にコンデンサＣ２に生じる負電圧も大きく
なるため、従来回路のようにフライバックトランスＦＢ
Ｔの３次巻線を巻き上げ、負電源を大きくする操作が不
要となり、フライバックトランスＦＢＴも標準化が図れ
る。
【００３６】以上のような構成とすることにより、安定
化電源回路を設けることなく、電源をコンデンサＣ２か
らパルス幅変調用ＩＣの電源端子へ供給することができ
る。また、図４は、本発明の他の実施例であり、図７の
回路に本発明の回路を適用した例である。パルス幅変調
用ＩＣ１０の正の電源端子１２へ糸巻歪補正回路のコン
デンサＣ１に生じる電圧をコイルＬ２とコンデンサＣ２
の直列回路で積分して供給することにより、図１と同様
の効果を得ることができる。
化電源回路を設けることなく、電源をコンデンサＣ２か
らパルス幅変調用ＩＣの電源端子へ供給することができ
る。また、図４は、本発明の他の実施例であり、図７の
回路に本発明の回路を適用した例である。パルス幅変調
用ＩＣ１０の正の電源端子１２へ糸巻歪補正回路のコン
デンサＣ１に生じる電圧をコイルＬ２とコンデンサＣ２
の直列回路で積分して供給することにより、図１と同様
の効果を得ることができる。
【００３７】
【発明の効果】以上述べたように本発明によれば、フラ
イバックトランスから３次巻線を設けることもなく、左
右糸巻き歪補正回路に若干の部品を付加するだけで簡単
に正あるいは負の電源を得ることができるばかりでな
く、回路全体の消費電力を軽減できる。また、フライバ
ックトランスの巻数を変えることなく、補正量に応じて
電源を供給できるという効果がある。
イバックトランスから３次巻線を設けることもなく、左
右糸巻き歪補正回路に若干の部品を付加するだけで簡単
に正あるいは負の電源を得ることができるばかりでな
く、回路全体の消費電力を軽減できる。また、フライバ
ックトランスの巻数を変えることなく、補正量に応じて
電源を供給できるという効果がある。
【図１】本発明による水平出力回路を示す図である。
【図２】図１の動作を説明するための図である。
【図３】図１のコイルとコンデンサの直列回路の走査期
間前半の動作を説明するための図である。
間前半の動作を説明するための図である。
【図４】本発明による水平出力回路の他の実施例であ
る。
る。
【図５】従来の水平出力回路を示す図である。
【図６】図５の動作を説明するための図である。
【図７】従来の水平出力回路の他の例である。
１０…パルス幅変調用ＩＣ １１…パルス幅変調・駆動回路（パルス発生回路） １２…正の電源端子 １３…負の電源端子 １４…出力端子 Ｑ１〜Ｑ４…トランジスタ Ｄｄ，Ｄ１〜Ｄ５…ダイオード Ｃ１〜Ｃ４…コンデンサ Ｃ01，Ｃ02…共振コンデンサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年８月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明は、左右糸巻歪補正機能を
有するテレビジョン受像機の水平出力回路に関する。
有するテレビジョン受像機の水平出力回路に関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】パルス幅変調の左右糸巻き歪補正回路を
有する従来の水平出力回路を図５に示す。偏向ヨークＤ
ｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出
力トランジスタＱ３とダンパーダイオードＤｄと共振コ
ンデンサＣ01が接続されている。また、水平出力トラン
ジスタＱ３のエミッタと基準電位間には、コンデンサＣ
１と、そのカソードが基準電位側へなるようにダイオー
ドＤ３が設けられ、さらに、水平出力トランジスタＱ３
のコレクタと基準電位間には、ダイオードＤ４と第２の
共振コンデンサＣ02が並列に接続されている。また、水
平出力トランジスタＱ３のコレクタは、フライバックト
ランスＦＢＴの一次巻線を介して直流電源ＥB へ接続さ
れる。直流電源ＥB には並列にデカップリングコンデン
サＣ３が接続されている。
有する従来の水平出力回路を図５に示す。偏向ヨークＤ
ｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出
力トランジスタＱ３とダンパーダイオードＤｄと共振コ
ンデンサＣ01が接続されている。また、水平出力トラン
ジスタＱ３のエミッタと基準電位間には、コンデンサＣ
１と、そのカソードが基準電位側へなるようにダイオー
ドＤ３が設けられ、さらに、水平出力トランジスタＱ３
のコレクタと基準電位間には、ダイオードＤ４と第２の
共振コンデンサＣ02が並列に接続されている。また、水
平出力トランジスタＱ３のコレクタは、フライバックト
ランスＦＢＴの一次巻線を介して直流電源ＥB へ接続さ
れる。直流電源ＥB には並列にデカップリングコンデン
サＣ３が接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】また、それぞれのベースには、パルス幅変
調・駆動回路１１が接続され、ＮＰＮおよびＰＮＰトラ
ンジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調
・駆動回路１１により、制御される。正の電源端子１２
は、基準電位点へ接続され、負の電源端子１３は、フラ
イバックトランスＦＢＴの３次巻線側に設けられた整流
回路２０のコンデンサＣ４とダイオードＤ５の接続点へ
接続されている。なお、この整流回路２０は、ダイオー
ドＤ５とコンデンサＣ４とから成る。負の電源端子１３
には、３次巻線電圧を整流して得られる一定の負電圧−
Ｖccが供給されている。
調・駆動回路１１が接続され、ＮＰＮおよびＰＮＰトラ
ンジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調
・駆動回路１１により、制御される。正の電源端子１２
は、基準電位点へ接続され、負の電源端子１３は、フラ
イバックトランスＦＢＴの３次巻線側に設けられた整流
回路２０のコンデンサＣ４とダイオードＤ５の接続点へ
接続されている。なお、この整流回路２０は、ダイオー
ドＤ５とコンデンサＣ４とから成る。負の電源端子１３
には、３次巻線電圧を整流して得られる一定の負電圧−
Ｖccが供給されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】水平出力回路は、以上のような構成になっ
ており、帰線期間中にコンデンサＣ１に生じる電圧を、
変調用信号源１０から繰り返して供給されるパルス状の
電圧により、パラボラ状に変化させている。この変調に
より、左右糸巻き歪補正を行っている。
ており、帰線期間中にコンデンサＣ１に生じる電圧を、
変調用信号源１０から繰り返して供給されるパルス状の
電圧により、パラボラ状に変化させている。この変調に
より、左右糸巻き歪補正を行っている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】ここで、コンデンサＣ１に生じる負の共振
電圧の平均値を−Ｖ１ave 、直流電源ＥB の電圧をＥB
、偏向ヨークＤｙのインダクタンスをＬｙ、走査期間
をＴｓとすると、偏向電流Ｉｙ（Ｐ−Ｐ値）は、図５の
ような回路では、下式で与えられる。
電圧の平均値を−Ｖ１ave 、直流電源ＥB の電圧をＥB
、偏向ヨークＤｙのインダクタンスをＬｙ、走査期間
をＴｓとすると、偏向電流Ｉｙ（Ｐ−Ｐ値）は、図５の
ような回路では、下式で与えられる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【式１】 なお、Ｐ−Ｐは、ＰEAK TO ＰEAKの略であり、偏向電
流の振幅の最小値から最大値までの幅を表している。図
５の回路では、コイルＬ１に接続されたパルス幅変調用
のＩＣ１０によりコンデンサＣ１に生じる負の共振電圧
を垂直周期（１Ｖ）でパラボラ状に変化させ、左右糸巻
き歪補正を行っている。以下、この動作を説明する。
流の振幅の最小値から最大値までの幅を表している。図
５の回路では、コイルＬ１に接続されたパルス幅変調用
のＩＣ１０によりコンデンサＣ１に生じる負の共振電圧
を垂直周期（１Ｖ）でパラボラ状に変化させ、左右糸巻
き歪補正を行っている。以下、この動作を説明する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】図６は、図５の動作を説明する図である。
なお、図６は水平周期で見た時の動作である。図の横軸
に時間を示してある。図６のｔ０〜ｔ２までの期間に、
トランジスタＱ１のベースへドライブ電圧が前段のパル
ス幅変調・駆動回路１１から供給される。ＰＮＰトラン
ジスタＱ１は、導通状態となり、基準電位点からエミッ
タ・コレクタ路を介して出力端子１４からコイルＬ１へ
出力電流が流れる（図６（ウ））。この期間内のコンデ
ンサＣ１に生じる負の共振電圧（図６（ア））により、
電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコ
ンデンサＣ１の両端は、ダイオードＤ３により短絡され
ているため、基準電位となっており、基準電位点の正の
電源端子１２と出力端子１４のループ内には電圧はな
く、電流Ｉ１はｔ１時刻の電流がそのまま持続される。
ｔ２になるとＱ１はオフし（このときＱ２のベースには
ドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２
はオンとなる。）、コイルＬ１に発生する逆起電力によ
り先の電流を持続する方向に負の電源端子１３からダイ
オードＤ２を通ってコイルＬ１へ電流Ｉ２が流れる。こ
のとき電流は負電源（−Ｖcc）により、直線的な電流が
逆方向に流れ込むため時間とともに、減少する電流とな
る。再び、ｔ０に達するとＰＮＰトランジスタＱ１のベ
ースにドライブ電圧が加えられ上記の動作を繰り返す。
ｔ０からｔ１、さらにｔ２に至るまでの期間をＴ１、ｔ
２から次のｔ０までの期間をＴ２とすると、コンデンサ
Ｃ１に生じる共振電圧（負の値−Ｖ１）の大きさはこの
時間の比を変化させることで変調することができる。
なお、図６は水平周期で見た時の動作である。図の横軸
に時間を示してある。図６のｔ０〜ｔ２までの期間に、
トランジスタＱ１のベースへドライブ電圧が前段のパル
ス幅変調・駆動回路１１から供給される。ＰＮＰトラン
ジスタＱ１は、導通状態となり、基準電位点からエミッ
タ・コレクタ路を介して出力端子１４からコイルＬ１へ
出力電流が流れる（図６（ウ））。この期間内のコンデ
ンサＣ１に生じる負の共振電圧（図６（ア））により、
電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコ
ンデンサＣ１の両端は、ダイオードＤ３により短絡され
ているため、基準電位となっており、基準電位点の正の
電源端子１２と出力端子１４のループ内には電圧はな
く、電流Ｉ１はｔ１時刻の電流がそのまま持続される。
ｔ２になるとＱ１はオフし（このときＱ２のベースには
ドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２
はオンとなる。）、コイルＬ１に発生する逆起電力によ
り先の電流を持続する方向に負の電源端子１３からダイ
オードＤ２を通ってコイルＬ１へ電流Ｉ２が流れる。こ
のとき電流は負電源（−Ｖcc）により、直線的な電流が
逆方向に流れ込むため時間とともに、減少する電流とな
る。再び、ｔ０に達するとＰＮＰトランジスタＱ１のベ
ースにドライブ電圧が加えられ上記の動作を繰り返す。
ｔ０からｔ１、さらにｔ２に至るまでの期間をＴ１、ｔ
２から次のｔ０までの期間をＴ２とすると、コンデンサ
Ｃ１に生じる共振電圧（負の値−Ｖ１）の大きさはこの
時間の比を変化させることで変調することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】図６の点線の波形はこれを示したもので、
実線の波形に対して時間の比を変え、Ｔ１を長くし、Ｔ
２を短くしたときの動作を表したものである。Ｔ１を長
くするとコイルＬ１を通って流れるコンデンサＣ１の放
電電流が増加するため、コンデンサＣ１に生じる共振電
圧が小さくなる。
実線の波形に対して時間の比を変え、Ｔ１を長くし、Ｔ
２を短くしたときの動作を表したものである。Ｔ１を長
くするとコイルＬ１を通って流れるコンデンサＣ１の放
電電流が増加するため、コンデンサＣ１に生じる共振電
圧が小さくなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】この原理を利用し垂直周期でＴ１とＴ２の
比を変化させれば、左右糸巻き歪が補正できる。つま
り、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大き
くし画面の中央に相当するところでは（Ｔ１／Ｔ２）を
小さくすれば、共振電圧は、垂直周期の初めと終わりで
は小さくなり、画面の中央に相当するところでは大きく
なるため、左右糸巻き歪を補正することができる。な
お、ダイオードＤ４は、図中のダイオードＤ３に流れる
一次巻線電流ＩLPと直流電源ＥB から流れ込む直流電流
ＩDCの和（ＩDC＋ＩLP）が走査期間の初めにおいて負に
なり、ダイオードＤ３がオフし電流が不連続になるのを
防ぐためのものである。
比を変化させれば、左右糸巻き歪が補正できる。つま
り、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大き
くし画面の中央に相当するところでは（Ｔ１／Ｔ２）を
小さくすれば、共振電圧は、垂直周期の初めと終わりで
は小さくなり、画面の中央に相当するところでは大きく
なるため、左右糸巻き歪を補正することができる。な
お、ダイオードＤ４は、図中のダイオードＤ３に流れる
一次巻線電流ＩLPと直流電源ＥB から流れ込む直流電流
ＩDCの和（ＩDC＋ＩLP）が走査期間の初めにおいて負に
なり、ダイオードＤ３がオフし電流が不連続になるのを
防ぐためのものである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】図７は、糸巻き歪補正回路を有する水平出
力回路の別の従来例である。偏向ヨークＤｙとＳ字補正
コンデンサＣｓの直列回路と並列に第１の共振コンデン
サＣ01とダンパダイオードＤｄとが接続される。また、
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位間に、左右糸巻き歪回路が設けられている。こ
の左右糸巻き歪回路は、コンデンサＣ１と、ダイオード
Ｄ７と、コイルＬ２とコンデンサＣ２とからなる直列回
路で構成される。ダイオードはアノードが、基準電位側
になるように設けられ、このダイオードＤ７と並列にコ
ンデンサＣ１が接続される。このコンデンサＣ１に対し
て、並列にコイルＬ２とコンデンサＣ２の直列回路が設
けられる。図５に設けられているダイオードＤ４に相当
するものがなく、コイルＬ２とコンデンサＣ２の直列回
路を設けることにより、鋸歯状波電流ｉ１を図示の方向
に流し、ダイオードＤ７が走査期間の初期にオフするこ
とを防止している。
力回路の別の従来例である。偏向ヨークＤｙとＳ字補正
コンデンサＣｓの直列回路と並列に第１の共振コンデン
サＣ01とダンパダイオードＤｄとが接続される。また、
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と
基準電位間に、左右糸巻き歪回路が設けられている。こ
の左右糸巻き歪回路は、コンデンサＣ１と、ダイオード
Ｄ７と、コイルＬ２とコンデンサＣ２とからなる直列回
路で構成される。ダイオードはアノードが、基準電位側
になるように設けられ、このダイオードＤ７と並列にコ
ンデンサＣ１が接続される。このコンデンサＣ１に対し
て、並列にコイルＬ２とコンデンサＣ２の直列回路が設
けられる。図５に設けられているダイオードＤ４に相当
するものがなく、コイルＬ２とコンデンサＣ２の直列回
路を設けることにより、鋸歯状波電流ｉ１を図示の方向
に流し、ダイオードＤ７が走査期間の初期にオフするこ
とを防止している。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】しかしながら、この回路においても正の電
源と基準電位間にシャントレギュレータ５０を設けるか
シャントレギュレータ５０に相当する別の負荷を電源ラ
インと基準電位の間に設け、電源ラインに流れ込む電流
を放電させることが必要となる。したがって、シャント
レギュレータに相当する別の負荷がない場合、図５と同
様にシャントレギュレータのコスト高を招き、余分な電
力損失を招くこととなる。
源と基準電位間にシャントレギュレータ５０を設けるか
シャントレギュレータ５０に相当する別の負荷を電源ラ
インと基準電位の間に設け、電源ラインに流れ込む電流
を放電させることが必要となる。したがって、シャント
レギュレータに相当する別の負荷がない場合、図５と同
様にシャントレギュレータのコスト高を招き、余分な電
力損失を招くこととなる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】
【作用】請求項１記載の本発明においては、第３のコン
デンサに並列に接続される平滑回路の第４のコンデンサ
に生じる電圧から変調信号源を駆動するための電源電圧
を得ることができる。
デンサに並列に接続される平滑回路の第４のコンデンサ
に生じる電圧から変調信号源を駆動するための電源電圧
を得ることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】請求項３記載の本発明においては、第２の
共振コンデンサに並列に接続される直列回路の第３のコ
ンデンサに生じる電圧から変調信号源を駆動するための
電源電圧を得ることができる。
共振コンデンサに並列に接続される直列回路の第３のコ
ンデンサに生じる電圧から変調信号源を駆動するための
電源電圧を得ることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】
【実施例】実施例について図面を参照して説明する。図
１は本発明の係る水平出力回路の一実施例である。図５
と同様の構成要素には同一の符号を付して説明を加え
る。水平出力トランジスタＱ３のコレクタと基準電位間
のダイオードＤ４と負の電源整流回路２０とシャントレ
ギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２
の平滑回路が付加されている以外、図５の回路と同様の
構成である。
１は本発明の係る水平出力回路の一実施例である。図５
と同様の構成要素には同一の符号を付して説明を加え
る。水平出力トランジスタＱ３のコレクタと基準電位間
のダイオードＤ４と負の電源整流回路２０とシャントレ
ギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２
の平滑回路が付加されている以外、図５の回路と同様の
構成である。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】帰線期間中にコンデンサＣ１に生じる電圧
をパルス幅変調用ＩＣ１０により垂直周期（１Ｖ）でパ
ラボラ状に変化させ、左右の糸巻き歪補正を従来と同様
に行っている。図２は、図１の動作を説明する図であ
る。なお、図２は水平周期で見た時の動作である。図の
横軸に時間を示してある。図１の動作を図２を用いて説
明する。
をパルス幅変調用ＩＣ１０により垂直周期（１Ｖ）でパ
ラボラ状に変化させ、左右の糸巻き歪補正を従来と同様
に行っている。図２は、図１の動作を説明する図であ
る。なお、図２は水平周期で見た時の動作である。図の
横軸に時間を示してある。図１の動作を図２を用いて説
明する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】図２のｔ０〜ｔ２までの期間に、ＰＮＰト
ランジスタＱ１のベースへドライブ電圧が前段の駆動回
路１１から供給される。ＰＮＰトランジスタＱ１は、導
通状態となり、基準電位点からエミッタ・コレクタ路を
介して出力端子１４からコイルＬ１へ出力電流が流れる
（図２（エ））。この期間内のコンデンサＣ１に生じる
負の共振電圧により（図２（ア））、電流Ｉ１は直線に
増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両
端は、ダイオードＤ３により短絡されているため、基準
電位であり、基準電位点の正の電源端子１２と出力端子
１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の
電流がそのまま持続される。ｔ２になると、Ｑ１はオフ
し（このとき、ＮＰＮトラジスタＱ２のベースには、ド
ライブ電圧が前段の駆動回路１１から加えられ、Ｑ２は
オンとなる。）、コイルＬ１に発生する逆起電力により
先の電流を持続する方向に負の電源端子１３からダイオ
ードＤ２を通ってコイルへ電流Ｉ２が流れる。このとき
コンデンサＣ２に蓄えられている負電源からダイオード
Ｄ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデ
ンサＣ２には、コンデンサＣ１の帰線期間に発生する負
の共振電圧を積分した負電源が予め生じている（図２
（イ））。
ランジスタＱ１のベースへドライブ電圧が前段の駆動回
路１１から供給される。ＰＮＰトランジスタＱ１は、導
通状態となり、基準電位点からエミッタ・コレクタ路を
介して出力端子１４からコイルＬ１へ出力電流が流れる
（図２（エ））。この期間内のコンデンサＣ１に生じる
負の共振電圧により（図２（ア））、電流Ｉ１は直線に
増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両
端は、ダイオードＤ３により短絡されているため、基準
電位であり、基準電位点の正の電源端子１２と出力端子
１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の
電流がそのまま持続される。ｔ２になると、Ｑ１はオフ
し（このとき、ＮＰＮトラジスタＱ２のベースには、ド
ライブ電圧が前段の駆動回路１１から加えられ、Ｑ２は
オンとなる。）、コイルＬ１に発生する逆起電力により
先の電流を持続する方向に負の電源端子１３からダイオ
ードＤ２を通ってコイルへ電流Ｉ２が流れる。このとき
コンデンサＣ２に蓄えられている負電源からダイオード
Ｄ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデ
ンサＣ２には、コンデンサＣ１の帰線期間に発生する負
の共振電圧を積分した負電源が予め生じている（図２
（イ））。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】この負電源の大きさは、共振電圧−Ｖ１の
平均値−Ｖ１ave に等しく、帰線期間中にコンデンサＣ
１からコンデンサＣ２に向けて電流ｉcが流れることに
より充電される。電流Ｉ２は、この負電源により直線的
な電流が逆方向に流れ込むため、時間とともに減少する
電流となる。再び、ｔ０に達するとトランジスタのベー
スにドライブ電圧が加えられ上記の動作を繰り返す。ｔ
０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ
０までの時間間隔をＴ２とするとコンデンサＣ１に生じ
る共振電圧（−Ｖ１）の大きさは、この時間の比を変化
させることで変調することができる。
平均値−Ｖ１ave に等しく、帰線期間中にコンデンサＣ
１からコンデンサＣ２に向けて電流ｉcが流れることに
より充電される。電流Ｉ２は、この負電源により直線的
な電流が逆方向に流れ込むため、時間とともに減少する
電流となる。再び、ｔ０に達するとトランジスタのベー
スにドライブ電圧が加えられ上記の動作を繰り返す。ｔ
０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ
０までの時間間隔をＴ２とするとコンデンサＣ１に生じ
る共振電圧（−Ｖ１）の大きさは、この時間の比を変化
させることで変調することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】図２の点線の波形はこれをしめしたもの
で、実線の波形に対して時間の比を変え、Ｔ１を長くし
Ｔ２を短くしたときの動作を表したものである。Ｔ１を
長くするとコイルＬ１を通って、流れるコンデンサＣ１
の放電電流が増加するため、コンデンサＣ１に生じる共
振電圧（負値−Ｖ１）が小さくなる。 この原理を利用
し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻
き歪が補正できる。つまり、垂直周期の初めと終わりで
は（Ｔ１／Ｔ２）を大きくし画面の中央に相当するとこ
ろでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−Ｖ
１）は、垂直周期の初めと終わりでは小さくなり、画面
の中央に相当するところでは大きくなるため、左右糸巻
き歪を補正することができる。
で、実線の波形に対して時間の比を変え、Ｔ１を長くし
Ｔ２を短くしたときの動作を表したものである。Ｔ１を
長くするとコイルＬ１を通って、流れるコンデンサＣ１
の放電電流が増加するため、コンデンサＣ１に生じる共
振電圧（負値−Ｖ１）が小さくなる。 この原理を利用
し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻
き歪が補正できる。つまり、垂直周期の初めと終わりで
は（Ｔ１／Ｔ２）を大きくし画面の中央に相当するとこ
ろでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−Ｖ
１）は、垂直周期の初めと終わりでは小さくなり、画面
の中央に相当するところでは大きくなるため、左右糸巻
き歪を補正することができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】さて、本発明の回路では、Ｔ２期間の電流
は基準電位点からコンデンサＣ２を通りダイオードＤ
２、コイルＬ１へと抜ける。この時、コンデンサＣ２
は、負に充電されるが、走査期間は、ダイオードＤ３が
導通状態にあり、負に充電された分は、電流ｉｄとして
放電されるため、コンデンサＣ２の両端電圧は、一定の
電圧に保持される。このため、従来回路で必要であった
シャントレギュレータが不要となり、コストと部品点数
が少なくて済み、かつ無駄な電力を省くことができる。
また、コンデンサＣ２に生じる負電源は、コンデンサＣ
１に発生する共振電圧Ｖ１を積分したものであり、その
大きさは、共振電圧の平均値−Ｖ１ave に等しいため、
補正量を大きく取ろうとして共振電圧Ｖ１を大きくする
と自動的にコンデンサＣ２に生じる負電圧も大きくなる
ため、従来回路のようにフライバックトランスＦＢＴの
３次巻線を巻き上げ、負電源を大きくする操作が不要と
なり、フライバックトランスＦＢＴも標準化が図れる。
は基準電位点からコンデンサＣ２を通りダイオードＤ
２、コイルＬ１へと抜ける。この時、コンデンサＣ２
は、負に充電されるが、走査期間は、ダイオードＤ３が
導通状態にあり、負に充電された分は、電流ｉｄとして
放電されるため、コンデンサＣ２の両端電圧は、一定の
電圧に保持される。このため、従来回路で必要であった
シャントレギュレータが不要となり、コストと部品点数
が少なくて済み、かつ無駄な電力を省くことができる。
また、コンデンサＣ２に生じる負電源は、コンデンサＣ
１に発生する共振電圧Ｖ１を積分したものであり、その
大きさは、共振電圧の平均値−Ｖ１ave に等しいため、
補正量を大きく取ろうとして共振電圧Ｖ１を大きくする
と自動的にコンデンサＣ２に生じる負電圧も大きくなる
ため、従来回路のようにフライバックトランスＦＢＴの
３次巻線を巻き上げ、負電源を大きくする操作が不要と
なり、フライバックトランスＦＢＴも標準化が図れる。
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (4)
- 【請求項１】ベース、エミッタ、コレクタを有し、ベー
スに水平周期のドライブ信号が供給される水平出力トラ
ンジスタと、 前記トランジスタのコレクタ・エミッタ間に並列に、ダ
ンパダイオード、第１の共振コンデンサ、および水平偏
向コイルとＳ字補正コンデンサの直列回路を接続して形
成した第１の並列回路と、 前記トランジスタのコレクタと基準電位点間に接続され
た第２の共振コンデンサと、 前記トランジスタのエミッタと基準電位点間に並列に、
前記ダンパダイオードと逆極性のダイオードと第３のコ
ンデンサを接続して形成した第２の並列回路と、 前記トランジスタのエミッタに一端が接続された第１の
コイルと、この第１のコイルの他端と基準電位点間に接
続された第４のコンデンサとから成る平滑回路と、 電源端子および信号出力端子を有し、この信号出力端子
から垂直周期で変化するパルス信号を出力する変調信号
源と、 前記変調信号源からの前記パルス信号を第２のコイルを
介して前記第３のコンデンサに供給する手段と、 前記第４のコンデンサに生じる直流電圧を前記変調信号
源の電源端子に供給する電源供給手段と、 を具備したことを特徴とする水平出力回路。 - 【請求項２】前記変調用信号源は、 垂直周期で変化するパルス列を発生するパルス発生回路
と、 エミッタが正の電源端子へ結合され、ベースに前記パル
ス発生回路からのパルス列が供給されるＰＮＰトランジ
スタと、 エミッタが負の電源端子へ結合され、ベースに前記パル
ス発生回路からのパルス列が供給され、コレクタが前記
ＰＮＰトランジスタのコレクタに結合されたＮＰＮトラ
ンジスタと、 前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコ
レクタに結合された信号出力端子と、 前記ＰＮＰトランジスタのエミッタにカソードが結合さ
れ、前記信号出力端子にアノードが結合された第１のダ
イオードと、 前記ＮＰＮトランジスタのエミッタにアノードが結合さ
れ、前記信号出力端子にカソードが結合された第２のダ
イオードとから成り、前記直流電圧を前記負の電源端子
に供給するようにしたことを特徴とする請求項１記載の
水平出力回路。 - 【請求項３】ベース、エミッタ、コレクタを有し、ベー
スに水平周期のドライブ信号が供給される水平出力トラ
ンジスタと、 前記トランジスタのコレクタと第１の点との間に、第１
のダンパダイオード、第１の共振コンデンサ、および水
平偏向コイルとＳ字補正コンデンサの直列回路を接続し
て形成した第１の並列回路と、 前記第１の点と前記トランジスタのエミッタ間に並列
に、第２のダンパダイオード、第２の共振コンデンサを
接続して形成した第２の並列回路と、 前記第１の点に一端が接続された第１のコイルと、この
第１のコイルの他端と前記トランジスタのエミッタ間に
接続された第３のコンデンサとから成る直列回路と、 電源端子および信号出力端子を有し、この信号出力端子
から垂直周期で変化すうパルス信号を出力する変調信号
源と、 前記変調信号源からの前記パルス信号を第２のコイルを
介して前記第２の共振コンデンサに供給する手段と、 前記第３のコンデンサに生じる直流電圧を前記変調信号
源の電源端子に供給する電源供給手段と、 を具備したことを特徴とする水平出力回路。 - 【請求項４】前記変調信号源は、 垂直周期で変化するパルス列を発生するパルス発生回路
と、 エミッタが正の電源端子へ結合され、ベースに前記パル
ス発生回路からのパルス列が供給されるＰＮＰトランジ
スタと、 エミッタが負の電源端子へ結合され、ベースに前記パル
ス発生回路からのパルス列が供給され、コレクタが前記
ＰＮＰトランジスタのコレクタに結合されたＮＰＮトラ
ンジスタと、 前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコ
レクタに結合された信号出力端子と、 前記ＰＮＰトランジスタのエミッタにカソードが結合さ
れ、前記信号出力端子にアノードが結合された第１のダ
イオードと、 前記ＮＰＮトランジスタのエミッタにアノードが結合さ
れ、前記信号出力端子にカソードが結合された第２のダ
イオードとから成り、前記直流電圧を前記正の電源端子
に供給するようにしたことを特徴とする請求項３記載の
水平出力回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019594A JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
| EP95305272A EP0700199A3 (en) | 1994-08-01 | 1995-07-28 | Horizontal power stage circuit |
| DE0700199T DE700199T1 (de) | 1994-08-01 | 1995-07-28 | Horizontalendstufenschaltung |
| US08/508,700 US5596249A (en) | 1994-08-01 | 1995-07-28 | Horizontal output circuit |
| KR1019950023647A KR100218827B1 (ko) | 1994-08-01 | 1995-08-01 | 수평출력회로 |
| CN95108728A CN1076563C (zh) | 1994-08-01 | 1995-08-01 | 行输出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019594A JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846807A true JPH0846807A (ja) | 1996-02-16 |
| JP3558690B2 JP3558690B2 (ja) | 2004-08-25 |
Family
ID=16079066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18019594A Expired - Fee Related JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5596249A (ja) |
| EP (1) | EP0700199A3 (ja) |
| JP (1) | JP3558690B2 (ja) |
| KR (1) | KR100218827B1 (ja) |
| CN (1) | CN1076563C (ja) |
| DE (1) | DE700199T1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504521A (en) * | 1994-06-13 | 1996-04-02 | Display Laboratories, Inc. | Method and apparatus for making corrections in a video monitor during horizontal scan |
| EP0987881A1 (en) * | 1998-09-14 | 2000-03-22 | Sony Corporation | Horizontal deflection circuit |
| US6552504B2 (en) * | 2000-08-25 | 2003-04-22 | Thomson Licensing Sa | Deflection circuit with a feedback controlled capacitive transformation |
| KR20040047080A (ko) | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 전자렌지 및 그 제어방법 |
| CN100553288C (zh) * | 2005-12-06 | 2009-10-21 | 海尔集团公司 | 一种消除彩色电视机枕形失真的电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL152733B (nl) * | 1973-02-01 | 1977-03-15 | Philips Nv | Schakelinrichting voor een van een beeldweergeefbuis voorziene beeldweergeefinrichting voor het opwekken van een zaagtandvormige afbuigstroom door een regelafbuigspoel, alsmede beeldweergeefinrichting voorzien van een dergelijke schakelinrichting. |
| US4677350A (en) * | 1986-08-18 | 1987-06-30 | Rca Corporation | Raster width correction apparatus for multi scan frequency monitors |
| JP2519732B2 (ja) * | 1987-07-13 | 1996-07-31 | 株式会社東芝 | 水平出力回路 |
| JPH0828827B2 (ja) * | 1988-09-26 | 1996-03-21 | 株式会社東芝 | 水平出力回路 |
| US5043637A (en) * | 1990-12-14 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Transformer coupled voltage clamp for pincushion correction circuit |
| US5059874A (en) * | 1990-12-27 | 1991-10-22 | Zenith Electronics Corporation | High voltage regulator for CRT display |
-
1994
- 1994-08-01 JP JP18019594A patent/JP3558690B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-28 US US08/508,700 patent/US5596249A/en not_active Expired - Lifetime
- 1995-07-28 EP EP95305272A patent/EP0700199A3/en not_active Withdrawn
- 1995-07-28 DE DE0700199T patent/DE700199T1/de active Pending
- 1995-08-01 CN CN95108728A patent/CN1076563C/zh not_active Expired - Fee Related
- 1995-08-01 KR KR1019950023647A patent/KR100218827B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1076563C (zh) | 2001-12-19 |
| JP3558690B2 (ja) | 2004-08-25 |
| EP0700199A2 (en) | 1996-03-06 |
| CN1118962A (zh) | 1996-03-20 |
| US5596249A (en) | 1997-01-21 |
| KR960009636A (ko) | 1996-03-22 |
| EP0700199A3 (en) | 1996-04-24 |
| KR100218827B1 (ko) | 1999-09-01 |
| DE700199T1 (de) | 1996-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048544A (en) | Switched vertical deflection system | |
| JPH0846807A (ja) | 水平出力回路 | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| KR940008800B1 (ko) | 포커스 전압 발생 장치 및 방법 | |
| KR100202313B1 (ko) | 고압 안정화 회로 | |
| KR100340775B1 (ko) | 음극선관용전원공급장치 | |
| US5420483A (en) | Television deflection distortion correcting circuit | |
| US4719394A (en) | Horizontal output circuit | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| US4906903A (en) | Horizontal output circuit for television receiver | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| US4118655A (en) | Line sawtooth deflection current generator | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| WO2001026360A1 (en) | Dynamic s-correction | |
| JP2599790B2 (ja) | 水平偏向回路 | |
| JPS61100076A (ja) | 水平出力回路 | |
| GB2098424A (en) | Horizontal driver and linearity circuit | |
| JP2592710Y2 (ja) | 水平偏向回路 | |
| JPH0441658Y2 (ja) | ||
| JP2892705B2 (ja) | 水平出力回路 | |
| JPH0510454Y2 (ja) | ||
| KR20010022615A (ko) | 편향 교정 회로를 가진 편향 회로 | |
| JPH06296239A (ja) | ダイナミックフォーカス装置 | |
| JP2519733B2 (ja) | 水平出力回路 | |
| JPH05328157A (ja) | 高電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| LAPS | Cancellation because of no payment of annual fees |