JP3558690B2 - 水平出力回路 - Google Patents
水平出力回路 Download PDFInfo
- Publication number
- JP3558690B2 JP3558690B2 JP18019594A JP18019594A JP3558690B2 JP 3558690 B2 JP3558690 B2 JP 3558690B2 JP 18019594 A JP18019594 A JP 18019594A JP 18019594 A JP18019594 A JP 18019594A JP 3558690 B2 JP3558690 B2 JP 3558690B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- capacitor
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、左右糸巻歪補正機能を有するテレビジョン受像機の水平出力回路に関する。
【０００２】
【従来の技術】
パルス幅変調の左右糸巻き歪補正回路を有する従来の水平出力回路を図５に示す。偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出力トランジスタＱ３とダンパーダイオードＤｄと共振コンデンサＣ０１が接続されている。また、水平出力トランジスタＱ３のエミッタと基準電位間には、コンデンサＣ１と、そのカソードが基準電位側へなるようにダイオードＤ３が設けられ、さらに、水平出力トランジスタＱ３のコレクタと基準電位間には、ダイオードＤ４と第２の共振コンデンサＣ０２が並列に接続されている。また、水平出力トランジスタＱ３のコレクタは、フライバックトランスＦＢＴの一次巻線を介して直流電源ＥＢ へ接続される。直流電源Ｅ Ｂ には並列にデカップリングコンデンサＣ３が接続されている。
【０００３】
コンデンサＣ１の一端には、パルス幅変調用の集積回路（以下、パルス幅変調用ＩＣという）１０がコイルＬ１を介して接続される。このパルス幅変調用ＩＣ１０には、電源端子１２、１３および出力端子１４が設けられており、このＩＣ１０の出力端子１４と前記コンデンサＣ１の一端が、コイルＬ１を介して接続される。
【０００４】
パルス幅変調用ＩＣ１０の最終段は、ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２とのシングルエンド型で構成されており、ＰＮＰトランジスタＱ１のエミッタは、正の電源端子１２へ、ＮＰＮトランジスタＱ２のエミッタは負の電源端子１３へそれぞれ接続される。ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２のコレクタ・エミッタ間には、それぞれダイオードＤ１，Ｄ２が設けられる。ダイオードＤ１は、カソードがＰＮＰトランジスタＱ１のエミッタ側になるように、またダイオードＤ２は、ＮＰＮトランジスタＱ２のコレクタ側になるようにそれぞれ設けられている。
【０００５】
また、それぞれのベースには、パルス幅変調・駆動回路１１が接続され、ＮＰＮおよびＰＮＰトランジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調・駆動回路１１により、制御される。正の電源端子１２は、基準電位点へ接続され、負の電源端子１３は、フライバックトランスＦＢＴの３次巻線側に設けられた整流回路２０のコンデンサＣ４とダイオードＤ５の接続点へ接続されている。なお、この整流回路２０は、ダイオードＤ５とコンデンサＣ４とから成る。負の電源端子１３には、３次巻線電圧を整流して得られる一定の負電圧−Ｖ ｃｃ が供給されている。
【０００６】
水平出力回路は、以上のような構成になっており、帰線期間中にコンデンサ Ｃ１に生じる電圧を、変調用信号源１０から繰り返して供給されるパルス状の電圧により、パラボラ状に変化させている。この変調により、左右糸巻き歪補正を行っている。
【０００７】
ここで、コンデンサＣ１に生じる負の共振電圧の平均値を−Ｖ１ ａｖｅ 、直流電源Ｅ Ｂ の電圧をＥ Ｂ 、偏向ヨークＤｙのインダクタンスをＬｙ、走査期間をＴｓとすると、偏向電流Ｉｙ（Ｐ−Ｐ値）は、図５のような回路では、下式で与えられる。
【０００８】
【式１】
なお、Ｐ−Ｐは、ＰＥＡＫ ＴＯ ＰＥＡＫの略であり、偏向電流の振幅の最小値から最大値までの幅を表している。図５の回路では、コイルＬ１に接続されたパルス幅変調用のＩＣ１０によりコンデンサＣ１に生じる負の共振電圧を垂直周期（１Ｖ）でパラボラ状に変化させ、左右糸巻き歪補正を行っている。以下、この動作を説明する。
【０００９】
図６は、図５の動作を説明する図である。なお、図６は水平周期で見た時の動作である。図の横軸に時間を示してある。
図６のｔ０〜ｔ２までの期間に、トランジスタＱ１のベースへドライブ電圧が前段のパルス幅変調・駆動回路１１から供給される。ＰＮＰトランジスタＱ１は、導通状態となり、基準電位点からエミッタ・コレクタ路を介して出力端子１４からコイルＬ１へ出力電流が流れる（図６（ウ））。この期間内のコンデンサＣ１に生じる負の共振電圧（図６（ア））により、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両端は、ダイオードＤ３により短絡されているため、基準電位となっており、基準電位点の正の電源端子１２と出力端子１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続される。ｔ２になるとＱ１はオフし（このときＱ２のベースにはドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起電力により先の電流を持続する方向に負の電源端子１３からダイオードＤ２を通ってコイルＬ１へ電流Ｉ２が流れる。このとき電流は負電源（−Ｖｃｃ）により、直線的な電流が逆方向に流れ込むため時間とともに、減少する電流となる。再び、ｔ０に達するとＰＮＰトランジスタＱ１のベースにドライブ電圧が加えられ上記の動作を繰り返す。ｔ０からｔ１、さらにｔ２に至るまでの期間をＴ１、ｔ２から次のｔ０までの期間をＴ２とすると、コンデンサＣ１に生じる共振電圧（負の値−Ｖ１）の大きさはこの時間の比を変化させることで変調することができる。
【００１０】
図６の点線の波形はこれを示したもので、実線の波形に対して時間の比を変え、Ｔ１を長くし、Ｔ２を短くしたときの動作を表したものである。Ｔ１を長くするとコイルＬ１を通って流れるコンデンサＣ１の放電電流が増加するため、コンデンサＣ１に生じる共振電圧が小さくなる。
【００１１】
この原理を利用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻き歪が補正できる。つまり、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大きくし画面の中央に相当するところでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧は、垂直周期の初めと終わりでは小さくなり、画面の中央に相当するところでは大きくなるため、左右糸巻き歪を補正することができる。なお、ダイオードＤ４は、図中のダイオードＤ３に流れる一次巻線電流ＩＬＰと直流電源Ｅ Ｂ から流れ込む直流電流Ｉ ＤＣ の和（ＩＤＣ＋ＩＬＰ）が走査期間の初めにおいて負になり、ダイオードＤ３がオフし電流が不連続になるのを防ぐためのものである。
【００１２】
しかしながら、上記回路においては、以下のような欠点がある。
図５において、Ｔ２期間の出力電流は、パルス幅変調用ＩＣ１０の電源端子１３からダイオードＤ２の順方向に流れる。この時の出力電流は、図中のシャントレギュレータがない場合、基準電位点から負電源（−Ｖｃｃ）の整流回路２０中の平滑コンデンサＣ４を通り、変調用ＩＣ１０の電源端子１３に流れ込み、平滑コンデンサＣ４を負に充電する。このため、ダイオードＤ５はオフし、動作回数を重ねるごとに平滑コンデンサＣ４の両端電圧はどんどん下がっていき、しまいには回路が本来の動作をしなくなってしまう。
【００１３】
これを防ぐためには図５に示すようにシャントレギュレータ４０を電源端子 １３と整流回路２０の間に設ける必要がある。電源電圧を一定になるようにするために出力電流Ｉ２に相当する電流を常時、流さなくてはならなく、この場合、シャントレギュレータ３０のコストアップと余分な電力損失を招くという問題があった。たとえば、出力電流の平均値を２５０ｍＡ、−Ｖｃｃを−２７Ｖとすると６．８Ｗの電力を損失することになる。また、必要とされる補正量が大きくなると、補正範囲が最大、基準電位から負電源−Ｖｃｃまであるため、共振電圧の平均値−Ｖ１ａｖｅ の変化幅を大きくし、補正量をあげようとすると、フライバックトランスＦＢＴの３次巻線数を上げ、負電源−Ｖｃｃも大きくしなければならないという問題があった。
【００１４】
図７は、糸巻き歪補正回路を有する水平出力回路の別の従来例である。
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と並列に第１の共振コンデンサＣ０１とダンパダイオードＤｄとが接続される。また、偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と基準電位間に、左右糸巻き歪回路が設けられている。この左右糸巻き歪回路は、コンデンサＣ１と、ダイオードＤ７と、コイルＬ２とコンデンサＣ２とからなる直列回路で構成される。ダイオードはアノードが、基準電位側になるように設けられ、このダイオードＤ７と並列にコンデンサＣ１が接続される。このコンデンサＣ１に対して、並列にコイルＬ２とコンデンサＣ２の直列回路が設けられる。図５に設けられているダイオードＤ４に相当するものがなく、コイルＬ２とコンデンサＣ２の直列回路を設けることにより、鋸歯状波電流ｉ１を図示の方向に流し、ダイオードＤ７が走査期間の初期にオフすることを防止している。
【００１５】
また、フライバックトランスＦＢＴの３次巻線から整流回路３０を介して正の電圧がパルス幅変調用ＩＣ１０の正の電源端子１２へ供給される。この変調用ＩＣ１０の負の電源端子１３は、基準電位点へ接続されており、出力端子１４がコイルＬ１を介してコンデンサＣ１へ接続されている。
【００１６】
図７の動作を以下説明する。基本的には図５と同様であり、偏向電流は式２で与えられる。
【００１７】
【式２】
帰線期間中には、図５の回路とは異なり、コンデンサＣ１に正の共振電圧が生じており、これを変調するために変調用ＩＣ１０の出力端子１４から所定のデューティ比を持つパルスが繰り返し供給される。このデューティ比すなわちＴ１とＴ２の比を図６と同様に変えることにより、共振電圧Ｖ１を垂直周期でパラボラ状に変化させることができる。
【００１８】
しかしながら、この回路においても正の電源と基準電位間にシャントレギュレータ５０を設けるかシャントレギュレータ５０に相当する別の負荷を電源ラインと基準電位の間に設け、電源ラインに流れ込む電流を放電させることが必要となる。したがって、シャントレギュレータに相当する別の負荷がない場合、図５と同様にシャントレギュレータのコスト高を招き、余分な電力損失を招くこととなる。
【００１９】
【発明が解決しようとする課題】
上記の如く、正あるいは負の電源をフライバックトランスの３次巻線からもうけなければならず、また、３次巻線側の整流回路のコンデンサに放電経路がなく、放電用の負荷あるいはレギュレータを整流回路と負の電源端子との間に設けなければならないため、部品点数が増えるばかりか、レギュレータでの余分な電力損失を招くという問題があった。
【００２０】
そこで、本発明はこのような問題に鑑み、簡略な回路構成にて安価な正あるいは負の電源を得ることを目的とするものである。
【００２１】
【課題を解決するための手段】
請求項１記載の水平出力回路は、
ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタ・エミッタ間に並列に、ダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記トランジスタのコレクタと基準電位点間に接続された第２の共振コンデンサと、
前記トランジスタのエミッタと基準電位点間に並列に、アノードが前記トランジスタのエミッタに接続されたダイオードと第３のコンデンサとを接続して形成した第２の並列回路と、
前記トランジスタのエミッタに一端が接続された第１のコイルと、この第１のコイルの他端と基準電位点間に接続された第４のコンデンサとから成る平滑回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第３のコンデンサに供給する手段と、
前記第４のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とするものである。
【００２２】
請求項２記載の水平出力回路は、請求項１記載の水平出力回路において、
前記変調用信号源を、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが負の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとで構成し、前記直流電圧を前記負の電源端子に供給するようにしたことを特徴とするものである。
【００２３】
請求項３記載の水平出力回路は、
ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタと第１の点との間に、第１のダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記第１の点と前記トランジスタのエミッタ間に並列に、第２のダンパダイオード、第２の共振コンデンサを接続して形成した第２の並列回路と、
前記第１の点に一端が接続された第１のコイルと、この第１のコイルの他端と前記トランジスタのエミッタ間に接続された第３のコンデンサとから成る直列回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第２の共振コンデンサに供給する手段と、
前記第３のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とするものである。
【００２４】
請求項４記載の水平出力回路は、
前記変調信号源を、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが基準電位点へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとから成り、前記直流電圧を前記正の電源端子に供給するようにしたことを特徴とするものである。
【００２５】
【作用】
請求項１記載の本発明においては、第３のコンデンサに並列に接続される平滑回路の第４のコンデンサに生じる電圧から変調信号源を駆動するための電源電圧を得ることができる。
【００２６】
請求項３記載の本発明においては、第２の共振コンデンサに並列に接続される直列回路の第３のコンデンサに生じる電圧から変調信号源を駆動するための電源電圧を得ることができる。
【００２７】
【実施例】
実施例について図面を参照して説明する。
図１は本発明の係る水平出力回路の一実施例である。
図５と同様の構成要素には同一の符号を付して説明を加える。
水平出力トランジスタＱ３のコレクタと基準電位間のダイオードＤ４と負の電源整流回路２０とシャントレギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２の平滑回路が付加されている以外、図５の回路と同様の構成である。
【００２８】
図１のコンデンサＣ１に対し、並列にコイルＬ２とコンデンサＣ２の平滑回路が設けられており、この平滑回路でコンデンサＣ１に発生する電圧を積分している。このコイルＬ２とコンデンサＣ２の接続点Ａから電源端子１３へ負の電源電圧が供給される。
【００２９】
帰線期間中にコンデンサＣ１に生じる電圧をパルス幅変調用ＩＣ１０により垂直周期（１Ｖ）でパラボラ状に変化させ、左右の糸巻き歪補正を従来と同様に行っている。
図２は、図１の動作を説明する図である。なお、図２は水平周期で見た時の動作である。図の横軸に時間を示してある。
図１の動作を図２を用いて説明する。
【００３０】
図２（ア）は、帰線期間にコンデンサＣ１に生じる共振電圧を、（イ）は負電圧の平均値を、（ウ）は、変調用ＩＣ１０の出力端子１４から出力される電圧波形を、（エ）は、変調用ＩＣの出力端子から出力される電流波形を、（オ）はコンデンサＣ２の放電電流をそれぞれ示している。
【００３１】
図２のｔ０〜ｔ２までの期間に、ＰＮＰトランジスタＱ１のベースへドライブ電圧が前段の駆動回路１１から供給される。ＰＮＰトランジスタＱ１は、導通状態となり、基準電位点からエミッタ・コレクタ路を介して出力端子１４からコイルＬ１へ出力電流が流れる（図２（エ））。この期間内のコンデンサＣ１に生じる負の共振電圧により（図２（ア））、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両端は、ダイオードＤ３により短絡されているため、基準電位であり、基準電位点の正の電源端子１２と出力端子１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続される。ｔ２になると、Ｑ１はオフし（このとき、ＮＰＮトラジスタＱ２のベースには、ドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起電力により先の電流を持続する方向に負の電源端子１３からダイオードＤ２を通ってコイルへ電流Ｉ２が流れる。このときコンデンサＣ２に蓄えられている負電源からダイオードＤ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデンサＣ２には、コンデンサＣ１の帰線期間に発生する負の共振電圧を積分した負電源が予め生じている（図２（イ））。
【００３２】
この負電源の大きさは、共振電圧−Ｖ１の平均値−Ｖ１ａｖｅ に等しく、帰線期間中にコンデンサＣ１からコンデンサＣ２に向けて電流ｉｃが流れることにより充電される。電流Ｉ２は、この負電源により直線的な電流が逆方向に流れ込むため、時間とともに減少する電流となる。再び、ｔ０に達するとトランジスタのベースにドライブ電圧が加えられ上記の動作を繰り返す。ｔ０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ０までの時間間隔をＴ２とするとコンデンサＣ１に生じる共振電圧（−Ｖ１）の大きさは、この時間の比を変化させることで変調することができる。
【００３３】
図２の点線の波形はこれをしめしたもので、実線の波形に対して時間の比を変え、Ｔ１を長くしＴ２を短くしたときの動作を表したものである。Ｔ１を長くするとコイルＬ１を通って、流れるコンデンサＣ１の放電電流が増加するため、コンデンサＣ１に生じる共振電圧（負値−Ｖ１）が小さくなる。 この原理を利用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻き歪が補正できる。つまり、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大きくし画面の中央に相当するところでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−Ｖ１）は、垂直周期の初めと終わりでは小さくなり、画面の中央に相当するところでは大きくなるため、左右糸巻き歪を補正することができる。
【００３４】
本発明の回路では、図５の回路に対して、共振電圧（−Ｖ１）を積分するためのコイルＬ２とコンデンサＣ２を新しく追加しているために、図５のダイオードＤ４がなくてもフライバックトランスＦＢＴの一次巻線電流ＩＬＰと直流電源ＩＤＣから流れ込む電流の和が走査期間の初めにおいて負になってもダイオードＤ３がオフし、電流が不連続になることはない。これを示したのが図３であり、コイルＬ２とコンデンサＣ２を新しく追加したことにより、図３の方向に電流ｉ１が流れ、走査期間の初めにおいてダイオードＤ３を流れる電流が負になることがなくなる（図３（ウ））。
【００３５】
さて、本発明の回路では、Ｔ２期間の電流は基準電位点からコンデンサＣ２を通りダイオードＤ２、コイルＬ１へと抜ける。この時、コンデンサＣ２は、負に充電されるが、走査期間は、ダイオードＤ３が導通状態にあり、負に充電された分は、電流ｉｄとして放電されるため、コンデンサＣ２の両端電圧は、一定の電圧に保持される。このため、従来回路で必要であったシャントレギュレータが不要となり、コストと部品点数が少なくて済み、かつ無駄な電力を省くことができる。また、コンデンサＣ２に生じる負電源は、コンデンサＣ１に発生する共振電圧Ｖ１を積分したものであり、その大きさは、共振電圧の平均値−Ｖ１ａｖｅ に等しいため、補正量を大きく取ろうとして共振電圧Ｖ１を大きくすると自動的にコンデンサＣ２に生じる負電圧も大きくなるため、従来回路のようにフライバックトランスＦＢＴの３次巻線を巻き上げ、負電源を大きくする操作が不要となり、フライバックトランスＦＢＴも標準化が図れる。
【００３６】
以上のような構成とすることにより、安定化電源回路を設けることなく、電源をコンデンサＣ２からパルス幅変調用ＩＣの電源端子へ供給することができる。また、図４は、本発明の他の実施例であり、図７の回路に本発明の回路を適用した例である。パルス幅変調用ＩＣ１０の正の電源端子１２へ糸巻歪補正回路のコンデンサＣ１に生じる電圧をコイルＬ２とコンデンサＣ２の直列回路で積分して供給することにより、図１と同様の効果を得ることができる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、フライバックトランスから３次巻線を設けることもなく、左右糸巻き歪補正回路に若干の部品を付加するだけで簡単に正あるいは負の電源を得ることができるばかりでなく、回路全体の消費電力を軽減できる。また、フライバックトランスの巻数を変えることなく、補正量に応じて電源を供給できるという効果がある。
【図面の簡単な説明】
【図１】本発明による水平出力回路を示す図である。
【図２】図１の動作を説明するための図である。
【図３】図１のコイルとコンデンサの直列回路の走査期間前半の動作を説明するための図である。
【図４】本発明による水平出力回路の他の実施例である。
【図５】従来の水平出力回路を示す図である。
【図６】図５の動作を説明するための図である。
【図７】従来の水平出力回路の他の例である。
【符号の説明】
１０…パルス幅変調用ＩＣ
１１…パルス幅変調・駆動回路（パルス発生回路）
１２…正の電源端子
１３…負の電源端子
１４…出力端子
Ｑ１〜Ｑ４…トランジスタ
Ｄｄ，Ｄ１〜Ｄ５…ダイオード
Ｃ１〜Ｃ４…コンデンサ
Ｃ０１，Ｃ０２…共振コンデンサ
【産業上の利用分野】
本発明は、左右糸巻歪補正機能を有するテレビジョン受像機の水平出力回路に関する。
【０００２】
【従来の技術】
パルス幅変調の左右糸巻き歪補正回路を有する従来の水平出力回路を図５に示す。偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路に並列に水平出力トランジスタＱ３とダンパーダイオードＤｄと共振コンデンサＣ０１が接続されている。また、水平出力トランジスタＱ３のエミッタと基準電位間には、コンデンサＣ１と、そのカソードが基準電位側へなるようにダイオードＤ３が設けられ、さらに、水平出力トランジスタＱ３のコレクタと基準電位間には、ダイオードＤ４と第２の共振コンデンサＣ０２が並列に接続されている。また、水平出力トランジスタＱ３のコレクタは、フライバックトランスＦＢＴの一次巻線を介して直流電源ＥＢ へ接続される。直流電源Ｅ Ｂ には並列にデカップリングコンデンサＣ３が接続されている。
【０００３】
コンデンサＣ１の一端には、パルス幅変調用の集積回路（以下、パルス幅変調用ＩＣという）１０がコイルＬ１を介して接続される。このパルス幅変調用ＩＣ１０には、電源端子１２、１３および出力端子１４が設けられており、このＩＣ１０の出力端子１４と前記コンデンサＣ１の一端が、コイルＬ１を介して接続される。
【０００４】
パルス幅変調用ＩＣ１０の最終段は、ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２とのシングルエンド型で構成されており、ＰＮＰトランジスタＱ１のエミッタは、正の電源端子１２へ、ＮＰＮトランジスタＱ２のエミッタは負の電源端子１３へそれぞれ接続される。ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２のコレクタ・エミッタ間には、それぞれダイオードＤ１，Ｄ２が設けられる。ダイオードＤ１は、カソードがＰＮＰトランジスタＱ１のエミッタ側になるように、またダイオードＤ２は、ＮＰＮトランジスタＱ２のコレクタ側になるようにそれぞれ設けられている。
【０００５】
また、それぞれのベースには、パルス幅変調・駆動回路１１が接続され、ＮＰＮおよびＰＮＰトランジスタＱ１，Ｑ２のオン・オフが、このパルス幅変調・駆動回路１１により、制御される。正の電源端子１２は、基準電位点へ接続され、負の電源端子１３は、フライバックトランスＦＢＴの３次巻線側に設けられた整流回路２０のコンデンサＣ４とダイオードＤ５の接続点へ接続されている。なお、この整流回路２０は、ダイオードＤ５とコンデンサＣ４とから成る。負の電源端子１３には、３次巻線電圧を整流して得られる一定の負電圧−Ｖ ｃｃ が供給されている。
【０００６】
水平出力回路は、以上のような構成になっており、帰線期間中にコンデンサ Ｃ１に生じる電圧を、変調用信号源１０から繰り返して供給されるパルス状の電圧により、パラボラ状に変化させている。この変調により、左右糸巻き歪補正を行っている。
【０００７】
ここで、コンデンサＣ１に生じる負の共振電圧の平均値を−Ｖ１ ａｖｅ 、直流電源Ｅ Ｂ の電圧をＥ Ｂ 、偏向ヨークＤｙのインダクタンスをＬｙ、走査期間をＴｓとすると、偏向電流Ｉｙ（Ｐ−Ｐ値）は、図５のような回路では、下式で与えられる。
【０００８】
【式１】
【０００９】
図６は、図５の動作を説明する図である。なお、図６は水平周期で見た時の動作である。図の横軸に時間を示してある。
図６のｔ０〜ｔ２までの期間に、トランジスタＱ１のベースへドライブ電圧が前段のパルス幅変調・駆動回路１１から供給される。ＰＮＰトランジスタＱ１は、導通状態となり、基準電位点からエミッタ・コレクタ路を介して出力端子１４からコイルＬ１へ出力電流が流れる（図６（ウ））。この期間内のコンデンサＣ１に生じる負の共振電圧（図６（ア））により、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両端は、ダイオードＤ３により短絡されているため、基準電位となっており、基準電位点の正の電源端子１２と出力端子１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続される。ｔ２になるとＱ１はオフし（このときＱ２のベースにはドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起電力により先の電流を持続する方向に負の電源端子１３からダイオードＤ２を通ってコイルＬ１へ電流Ｉ２が流れる。このとき電流は負電源（−Ｖｃｃ）により、直線的な電流が逆方向に流れ込むため時間とともに、減少する電流となる。再び、ｔ０に達するとＰＮＰトランジスタＱ１のベースにドライブ電圧が加えられ上記の動作を繰り返す。ｔ０からｔ１、さらにｔ２に至るまでの期間をＴ１、ｔ２から次のｔ０までの期間をＴ２とすると、コンデンサＣ１に生じる共振電圧（負の値−Ｖ１）の大きさはこの時間の比を変化させることで変調することができる。
【００１０】
図６の点線の波形はこれを示したもので、実線の波形に対して時間の比を変え、Ｔ１を長くし、Ｔ２を短くしたときの動作を表したものである。Ｔ１を長くするとコイルＬ１を通って流れるコンデンサＣ１の放電電流が増加するため、コンデンサＣ１に生じる共振電圧が小さくなる。
【００１１】
この原理を利用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻き歪が補正できる。つまり、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大きくし画面の中央に相当するところでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧は、垂直周期の初めと終わりでは小さくなり、画面の中央に相当するところでは大きくなるため、左右糸巻き歪を補正することができる。なお、ダイオードＤ４は、図中のダイオードＤ３に流れる一次巻線電流ＩＬＰと直流電源Ｅ Ｂ から流れ込む直流電流Ｉ ＤＣ の和（ＩＤＣ＋ＩＬＰ）が走査期間の初めにおいて負になり、ダイオードＤ３がオフし電流が不連続になるのを防ぐためのものである。
【００１２】
しかしながら、上記回路においては、以下のような欠点がある。
図５において、Ｔ２期間の出力電流は、パルス幅変調用ＩＣ１０の電源端子１３からダイオードＤ２の順方向に流れる。この時の出力電流は、図中のシャントレギュレータがない場合、基準電位点から負電源（−Ｖｃｃ）の整流回路２０中の平滑コンデンサＣ４を通り、変調用ＩＣ１０の電源端子１３に流れ込み、平滑コンデンサＣ４を負に充電する。このため、ダイオードＤ５はオフし、動作回数を重ねるごとに平滑コンデンサＣ４の両端電圧はどんどん下がっていき、しまいには回路が本来の動作をしなくなってしまう。
【００１３】
これを防ぐためには図５に示すようにシャントレギュレータ４０を電源端子 １３と整流回路２０の間に設ける必要がある。電源電圧を一定になるようにするために出力電流Ｉ２に相当する電流を常時、流さなくてはならなく、この場合、シャントレギュレータ３０のコストアップと余分な電力損失を招くという問題があった。たとえば、出力電流の平均値を２５０ｍＡ、−Ｖｃｃを−２７Ｖとすると６．８Ｗの電力を損失することになる。また、必要とされる補正量が大きくなると、補正範囲が最大、基準電位から負電源−Ｖｃｃまであるため、共振電圧の平均値−Ｖ１ａｖｅ の変化幅を大きくし、補正量をあげようとすると、フライバックトランスＦＢＴの３次巻線数を上げ、負電源−Ｖｃｃも大きくしなければならないという問題があった。
【００１４】
図７は、糸巻き歪補正回路を有する水平出力回路の別の従来例である。
偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と並列に第１の共振コンデンサＣ０１とダンパダイオードＤｄとが接続される。また、偏向ヨークＤｙとＳ字補正コンデンサＣｓの直列回路と基準電位間に、左右糸巻き歪回路が設けられている。この左右糸巻き歪回路は、コンデンサＣ１と、ダイオードＤ７と、コイルＬ２とコンデンサＣ２とからなる直列回路で構成される。ダイオードはアノードが、基準電位側になるように設けられ、このダイオードＤ７と並列にコンデンサＣ１が接続される。このコンデンサＣ１に対して、並列にコイルＬ２とコンデンサＣ２の直列回路が設けられる。図５に設けられているダイオードＤ４に相当するものがなく、コイルＬ２とコンデンサＣ２の直列回路を設けることにより、鋸歯状波電流ｉ１を図示の方向に流し、ダイオードＤ７が走査期間の初期にオフすることを防止している。
【００１５】
また、フライバックトランスＦＢＴの３次巻線から整流回路３０を介して正の電圧がパルス幅変調用ＩＣ１０の正の電源端子１２へ供給される。この変調用ＩＣ１０の負の電源端子１３は、基準電位点へ接続されており、出力端子１４がコイルＬ１を介してコンデンサＣ１へ接続されている。
【００１６】
図７の動作を以下説明する。基本的には図５と同様であり、偏向電流は式２で与えられる。
【００１７】
【式２】
【００１８】
しかしながら、この回路においても正の電源と基準電位間にシャントレギュレータ５０を設けるかシャントレギュレータ５０に相当する別の負荷を電源ラインと基準電位の間に設け、電源ラインに流れ込む電流を放電させることが必要となる。したがって、シャントレギュレータに相当する別の負荷がない場合、図５と同様にシャントレギュレータのコスト高を招き、余分な電力損失を招くこととなる。
【００１９】
【発明が解決しようとする課題】
上記の如く、正あるいは負の電源をフライバックトランスの３次巻線からもうけなければならず、また、３次巻線側の整流回路のコンデンサに放電経路がなく、放電用の負荷あるいはレギュレータを整流回路と負の電源端子との間に設けなければならないため、部品点数が増えるばかりか、レギュレータでの余分な電力損失を招くという問題があった。
【００２０】
そこで、本発明はこのような問題に鑑み、簡略な回路構成にて安価な正あるいは負の電源を得ることを目的とするものである。
【００２１】
【課題を解決するための手段】
請求項１記載の水平出力回路は、
ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタ・エミッタ間に並列に、ダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記トランジスタのコレクタと基準電位点間に接続された第２の共振コンデンサと、
前記トランジスタのエミッタと基準電位点間に並列に、アノードが前記トランジスタのエミッタに接続されたダイオードと第３のコンデンサとを接続して形成した第２の並列回路と、
前記トランジスタのエミッタに一端が接続された第１のコイルと、この第１のコイルの他端と基準電位点間に接続された第４のコンデンサとから成る平滑回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第３のコンデンサに供給する手段と、
前記第４のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とするものである。
【００２２】
請求項２記載の水平出力回路は、請求項１記載の水平出力回路において、
前記変調用信号源を、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが負の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとで構成し、前記直流電圧を前記負の電源端子に供給するようにしたことを特徴とするものである。
【００２３】
請求項３記載の水平出力回路は、
ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタと第１の点との間に、第１のダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記第１の点と前記トランジスタのエミッタ間に並列に、第２のダンパダイオード、第２の共振コンデンサを接続して形成した第２の並列回路と、
前記第１の点に一端が接続された第１のコイルと、この第１のコイルの他端と前記トランジスタのエミッタ間に接続された第３のコンデンサとから成る直列回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第２の共振コンデンサに供給する手段と、
前記第３のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とするものである。
【００２４】
請求項４記載の水平出力回路は、
前記変調信号源を、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが基準電位点へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとから成り、前記直流電圧を前記正の電源端子に供給するようにしたことを特徴とするものである。
【００２５】
【作用】
請求項１記載の本発明においては、第３のコンデンサに並列に接続される平滑回路の第４のコンデンサに生じる電圧から変調信号源を駆動するための電源電圧を得ることができる。
【００２６】
請求項３記載の本発明においては、第２の共振コンデンサに並列に接続される直列回路の第３のコンデンサに生じる電圧から変調信号源を駆動するための電源電圧を得ることができる。
【００２７】
【実施例】
実施例について図面を参照して説明する。
図１は本発明の係る水平出力回路の一実施例である。
図５と同様の構成要素には同一の符号を付して説明を加える。
水平出力トランジスタＱ３のコレクタと基準電位間のダイオードＤ４と負の電源整流回路２０とシャントレギュレータ４０が省かれ、コイルＬ２とコンデンサＣ２の平滑回路が付加されている以外、図５の回路と同様の構成である。
【００２８】
図１のコンデンサＣ１に対し、並列にコイルＬ２とコンデンサＣ２の平滑回路が設けられており、この平滑回路でコンデンサＣ１に発生する電圧を積分している。このコイルＬ２とコンデンサＣ２の接続点Ａから電源端子１３へ負の電源電圧が供給される。
【００２９】
帰線期間中にコンデンサＣ１に生じる電圧をパルス幅変調用ＩＣ１０により垂直周期（１Ｖ）でパラボラ状に変化させ、左右の糸巻き歪補正を従来と同様に行っている。
図２は、図１の動作を説明する図である。なお、図２は水平周期で見た時の動作である。図の横軸に時間を示してある。
図１の動作を図２を用いて説明する。
【００３０】
図２（ア）は、帰線期間にコンデンサＣ１に生じる共振電圧を、（イ）は負電圧の平均値を、（ウ）は、変調用ＩＣ１０の出力端子１４から出力される電圧波形を、（エ）は、変調用ＩＣの出力端子から出力される電流波形を、（オ）はコンデンサＣ２の放電電流をそれぞれ示している。
【００３１】
図２のｔ０〜ｔ２までの期間に、ＰＮＰトランジスタＱ１のベースへドライブ電圧が前段の駆動回路１１から供給される。ＰＮＰトランジスタＱ１は、導通状態となり、基準電位点からエミッタ・コレクタ路を介して出力端子１４からコイルＬ１へ出力電流が流れる（図２（エ））。この期間内のコンデンサＣ１に生じる負の共振電圧により（図２（ア））、電流Ｉ１は直線に増加する。ｔ１を過ぎ、ｔ２まではコンデンサＣ１の両端は、ダイオードＤ３により短絡されているため、基準電位であり、基準電位点の正の電源端子１２と出力端子１４のループ内には電圧はなく、電流Ｉ１はｔ１時刻の電流がそのまま持続される。ｔ２になると、Ｑ１はオフし（このとき、ＮＰＮトラジスタＱ２のベースには、ドライブ電圧が前段の駆動回路１１から加えられ、Ｑ２はオンとなる。）、コイルＬ１に発生する逆起電力により先の電流を持続する方向に負の電源端子１３からダイオードＤ２を通ってコイルへ電流Ｉ２が流れる。このときコンデンサＣ２に蓄えられている負電源からダイオードＤ２を通ってコイルへ電流Ｉ２が流れる。なお、コンデンサＣ２には、コンデンサＣ１の帰線期間に発生する負の共振電圧を積分した負電源が予め生じている（図２（イ））。
【００３２】
この負電源の大きさは、共振電圧−Ｖ１の平均値−Ｖ１ａｖｅ に等しく、帰線期間中にコンデンサＣ１からコンデンサＣ２に向けて電流ｉｃが流れることにより充電される。電流Ｉ２は、この負電源により直線的な電流が逆方向に流れ込むため、時間とともに減少する電流となる。再び、ｔ０に達するとトランジスタのベースにドライブ電圧が加えられ上記の動作を繰り返す。ｔ０からｔ１を通り、ｔ２に至る期間をＴ１、ｔ２からｔ０までの時間間隔をＴ２とするとコンデンサＣ１に生じる共振電圧（−Ｖ１）の大きさは、この時間の比を変化させることで変調することができる。
【００３３】
図２の点線の波形はこれをしめしたもので、実線の波形に対して時間の比を変え、Ｔ１を長くしＴ２を短くしたときの動作を表したものである。Ｔ１を長くするとコイルＬ１を通って、流れるコンデンサＣ１の放電電流が増加するため、コンデンサＣ１に生じる共振電圧（負値−Ｖ１）が小さくなる。 この原理を利用し垂直周期でＴ１とＴ２の比を変化させれば、左右糸巻き歪が補正できる。つまり、垂直周期の初めと終わりでは（Ｔ１／Ｔ２）を大きくし画面の中央に相当するところでは（Ｔ１／Ｔ２）を小さくすれば、共振電圧（−Ｖ１）は、垂直周期の初めと終わりでは小さくなり、画面の中央に相当するところでは大きくなるため、左右糸巻き歪を補正することができる。
【００３４】
本発明の回路では、図５の回路に対して、共振電圧（−Ｖ１）を積分するためのコイルＬ２とコンデンサＣ２を新しく追加しているために、図５のダイオードＤ４がなくてもフライバックトランスＦＢＴの一次巻線電流ＩＬＰと直流電源ＩＤＣから流れ込む電流の和が走査期間の初めにおいて負になってもダイオードＤ３がオフし、電流が不連続になることはない。これを示したのが図３であり、コイルＬ２とコンデンサＣ２を新しく追加したことにより、図３の方向に電流ｉ１が流れ、走査期間の初めにおいてダイオードＤ３を流れる電流が負になることがなくなる（図３（ウ））。
【００３５】
さて、本発明の回路では、Ｔ２期間の電流は基準電位点からコンデンサＣ２を通りダイオードＤ２、コイルＬ１へと抜ける。この時、コンデンサＣ２は、負に充電されるが、走査期間は、ダイオードＤ３が導通状態にあり、負に充電された分は、電流ｉｄとして放電されるため、コンデンサＣ２の両端電圧は、一定の電圧に保持される。このため、従来回路で必要であったシャントレギュレータが不要となり、コストと部品点数が少なくて済み、かつ無駄な電力を省くことができる。また、コンデンサＣ２に生じる負電源は、コンデンサＣ１に発生する共振電圧Ｖ１を積分したものであり、その大きさは、共振電圧の平均値−Ｖ１ａｖｅ に等しいため、補正量を大きく取ろうとして共振電圧Ｖ１を大きくすると自動的にコンデンサＣ２に生じる負電圧も大きくなるため、従来回路のようにフライバックトランスＦＢＴの３次巻線を巻き上げ、負電源を大きくする操作が不要となり、フライバックトランスＦＢＴも標準化が図れる。
【００３６】
以上のような構成とすることにより、安定化電源回路を設けることなく、電源をコンデンサＣ２からパルス幅変調用ＩＣの電源端子へ供給することができる。また、図４は、本発明の他の実施例であり、図７の回路に本発明の回路を適用した例である。パルス幅変調用ＩＣ１０の正の電源端子１２へ糸巻歪補正回路のコンデンサＣ１に生じる電圧をコイルＬ２とコンデンサＣ２の直列回路で積分して供給することにより、図１と同様の効果を得ることができる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、フライバックトランスから３次巻線を設けることもなく、左右糸巻き歪補正回路に若干の部品を付加するだけで簡単に正あるいは負の電源を得ることができるばかりでなく、回路全体の消費電力を軽減できる。また、フライバックトランスの巻数を変えることなく、補正量に応じて電源を供給できるという効果がある。
【図面の簡単な説明】
【図１】本発明による水平出力回路を示す図である。
【図２】図１の動作を説明するための図である。
【図３】図１のコイルとコンデンサの直列回路の走査期間前半の動作を説明するための図である。
【図４】本発明による水平出力回路の他の実施例である。
【図５】従来の水平出力回路を示す図である。
【図６】図５の動作を説明するための図である。
【図７】従来の水平出力回路の他の例である。
【符号の説明】
１０…パルス幅変調用ＩＣ
１１…パルス幅変調・駆動回路（パルス発生回路）
１２…正の電源端子
１３…負の電源端子
１４…出力端子
Ｑ１〜Ｑ４…トランジスタ
Ｄｄ，Ｄ１〜Ｄ５…ダイオード
Ｃ１〜Ｃ４…コンデンサ
Ｃ０１，Ｃ０２…共振コンデンサ
Claims (4)
- ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタ・エミッタ間に並列に、ダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記トランジスタのコレクタと基準電位点間に接続された第２の共振コンデンサと、
前記トランジスタのエミッタと基準電位点間に並列に、アノードが前記トランジスタのエミッタに接続されたダイオードと第３のコンデンサとを接続して形成した第２の並列回路と、
前記トランジスタのエミッタに一端が接続された第１のコイルと、この第１のコイルの他端と基準電位点間に接続された第４のコンデンサとから成る平滑回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第３のコンデンサに供給する手段と、
前記第４のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とする水平出力回路。 - 前記変調用信号源は、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが負の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとから成り、前記直流電圧を前記負の電源端子に供給するようにしたことを特徴とする請求項１記載の水平出力回路。 - ベース、エミッタ、コレクタを有し、ベースに水平周期のドライブ信号が供給される水平出力トランジスタと、
前記トランジスタのコレクタと第１の点との間に、第１のダンパダイオード、第１の共振コンデンサ、および水平偏向コイルとＳ字補正コンデンサの直列回路を接続して形成した第１の並列回路と、
前記第１の点と前記トランジスタのエミッタ間に並列に、第２のダンパダイオード、第２の共振コンデンサを接続して形成した第２の並列回路と、
前記第１の点に一端が接続された第１のコイルと、この第１のコイルの他端と前記トランジスタのエミッタ間に接続された第３のコンデンサとから成る直列回路と、
電源端子および信号出力端子を有し、この信号出力端子から垂直周期で変化するパルス信号を出力する変調信号源と、
前記変調信号源からの前記パルス信号を第２のコイルを介して前記第２の共振コンデンサに供給する手段と、
前記第３のコンデンサに生じる直流電圧を前記変調信号源の電源端子に供給する電源供給手段と、
を具備したことを特徴とする水平出力回路。 - 前記変調信号源は、
垂直周期で変化するパルス列を発生するパルス発生回路と、
エミッタが正の電源端子へ結合され、ベースに前記パルス発生回路からのパルス列が供給されるＰＮＰトランジスタと、
エミッタが基準電位点へ結合され、ベースに前記パルス発生回路からのパルス列が供給され、コレクタが前記ＰＮＰトランジスタのコレクタに結合されたＮＰＮトランジスタと、
前記ＰＮＰトランジスタおよびＮＰＮトランジスタのコレクタに結合された信号出力端子と、
前記ＰＮＰトランジスタのエミッタにカソードが結合され、前記信号出力端子にアノードが結合された第１のダイオードと、
前記ＮＰＮトランジスタのエミッタにアノードが結合され、前記信号出力端子にカソードが結合された第２のダイオードとから成り、前記直流電圧を前記正の電源端子に供給するようにしたことを特徴とする請求項３記載の水平出力回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019594A JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
| US08/508,700 US5596249A (en) | 1994-08-01 | 1995-07-28 | Horizontal output circuit |
| DE0700199T DE700199T1 (de) | 1994-08-01 | 1995-07-28 | Horizontalendstufenschaltung |
| EP95305272A EP0700199A3 (en) | 1994-08-01 | 1995-07-28 | Horizontal power stage circuit |
| KR1019950023647A KR100218827B1 (ko) | 1994-08-01 | 1995-08-01 | 수평출력회로 |
| CN95108728A CN1076563C (zh) | 1994-08-01 | 1995-08-01 | 行输出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019594A JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846807A JPH0846807A (ja) | 1996-02-16 |
| JP3558690B2 true JP3558690B2 (ja) | 2004-08-25 |
Family
ID=16079066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18019594A Expired - Fee Related JP3558690B2 (ja) | 1994-08-01 | 1994-08-01 | 水平出力回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5596249A (ja) |
| EP (1) | EP0700199A3 (ja) |
| JP (1) | JP3558690B2 (ja) |
| KR (1) | KR100218827B1 (ja) |
| CN (1) | CN1076563C (ja) |
| DE (1) | DE700199T1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504521A (en) * | 1994-06-13 | 1996-04-02 | Display Laboratories, Inc. | Method and apparatus for making corrections in a video monitor during horizontal scan |
| US6384548B1 (en) * | 1998-09-14 | 2002-05-07 | Sony Corporation | Horizontal deflection circuit |
| US6552504B2 (en) * | 2000-08-25 | 2003-04-22 | Thomson Licensing Sa | Deflection circuit with a feedback controlled capacitive transformation |
| KR20040047080A (ko) | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 전자렌지 및 그 제어방법 |
| CN100553288C (zh) * | 2005-12-06 | 2009-10-21 | 海尔集团公司 | 一种消除彩色电视机枕形失真的电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL152733B (nl) * | 1973-02-01 | 1977-03-15 | Philips Nv | Schakelinrichting voor een van een beeldweergeefbuis voorziene beeldweergeefinrichting voor het opwekken van een zaagtandvormige afbuigstroom door een regelafbuigspoel, alsmede beeldweergeefinrichting voorzien van een dergelijke schakelinrichting. |
| US4677350A (en) * | 1986-08-18 | 1987-06-30 | Rca Corporation | Raster width correction apparatus for multi scan frequency monitors |
| JP2519732B2 (ja) * | 1987-07-13 | 1996-07-31 | 株式会社東芝 | 水平出力回路 |
| JPH0828827B2 (ja) * | 1988-09-26 | 1996-03-21 | 株式会社東芝 | 水平出力回路 |
| US5043637A (en) * | 1990-12-14 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Transformer coupled voltage clamp for pincushion correction circuit |
| US5059874A (en) * | 1990-12-27 | 1991-10-22 | Zenith Electronics Corporation | High voltage regulator for CRT display |
-
1994
- 1994-08-01 JP JP18019594A patent/JP3558690B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-28 DE DE0700199T patent/DE700199T1/de active Pending
- 1995-07-28 EP EP95305272A patent/EP0700199A3/en not_active Withdrawn
- 1995-07-28 US US08/508,700 patent/US5596249A/en not_active Expired - Lifetime
- 1995-08-01 CN CN95108728A patent/CN1076563C/zh not_active Expired - Fee Related
- 1995-08-01 KR KR1019950023647A patent/KR100218827B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1118962A (zh) | 1996-03-20 |
| EP0700199A3 (en) | 1996-04-24 |
| DE700199T1 (de) | 1996-10-10 |
| US5596249A (en) | 1997-01-21 |
| CN1076563C (zh) | 2001-12-19 |
| EP0700199A2 (en) | 1996-03-06 |
| KR960009636A (ko) | 1996-03-22 |
| JPH0846807A (ja) | 1996-02-16 |
| KR100218827B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048544A (en) | Switched vertical deflection system | |
| JP3558690B2 (ja) | 水平出力回路 | |
| JPS62166657A (ja) | 水平出力回路 | |
| KR940008800B1 (ko) | 포커스 전압 발생 장치 및 방법 | |
| JPS61134182A (ja) | 集束電圧発生装置 | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| US4719394A (en) | Horizontal output circuit | |
| JP2519732B2 (ja) | 水平出力回路 | |
| US6586895B2 (en) | Raster distortion correction circuit | |
| EP0989742A1 (en) | Horizontal deflection circuit | |
| JPH0828827B2 (ja) | 水平出力回路 | |
| US5142206A (en) | Slow turn-on in a deflection circuit | |
| JP2993361B2 (ja) | 水平偏向高圧発生回路 | |
| JP2570262B2 (ja) | 水平偏向回路 | |
| US4118655A (en) | Line sawtooth deflection current generator | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| EP1135927A1 (en) | Dynamic s-correction | |
| JP2599790B2 (ja) | 水平偏向回路 | |
| JP3778944B2 (ja) | ラインｓ−補正発生用ダイオード変調器 | |
| JPH0510454Y2 (ja) | ||
| JPH0441658Y2 (ja) | ||
| JP2892705B2 (ja) | 水平出力回路 | |
| JP2562597Y2 (ja) | 水平偏向出力回路 | |
| JP3858444B2 (ja) | 水平偏向回路 | |
| JP2829943B2 (ja) | 水平偏向高圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| LAPS | Cancellation because of no payment of annual fees |