JP2610799B2 - 調整電源兼偏向回路 - Google Patents
調整電源兼偏向回路Info
- Publication number
- JP2610799B2 JP2610799B2 JP59136434A JP13643484A JP2610799B2 JP 2610799 B2 JP2610799 B2 JP 2610799B2 JP 59136434 A JP59136434 A JP 59136434A JP 13643484 A JP13643484 A JP 13643484A JP 2610799 B2 JP2610799 B2 JP 2610799B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- retrace
- circuit
- flyback transformer
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の背景〕 この発明は、テレビジョン受像機用の電力がフライバ
ック変成器により分配される線同期電源を具えた偏向回
路に関し、特に、水平トレース期間中に大電力音声出力
増幅器等の負荷回路によってフライバック変成器に大き
な負荷がかかるときに、水平リトレース期間が受動的負
荷補償回路により制御される調整電源兼偏向回路に関す
る。
ック変成器により分配される線同期電源を具えた偏向回
路に関し、特に、水平トレース期間中に大電力音声出力
増幅器等の負荷回路によってフライバック変成器に大き
な負荷がかかるときに、水平リトレース期間が受動的負
荷補償回路により制御される調整電源兼偏向回路に関す
る。
欧州特許公報第0058552号に対応する米国特許出願第3
33610号明細書記載の「SICOS」のような電源装置では、
水平走査電流の振幅と高電圧の調整をよくするために、
調整器制御回路を水平リトレースパルスのピーク電圧に
応動させている。水平トレース期間中にフライバック変
成器に大きな負荷変動が生ずると、不都合な画像幅変調
をもたらすリトレース時間変調を生じさせることがあ
る。一般に水平リトレース期間はトレース負荷が増大す
るほど長くなるが、その負荷が大電力音声出力増幅器に
より電力が消費されることによるときは、米国特許第44
29257号記載ような左右補正回路を用いた場合には、平
均直流10Wを中心として変化する電力レベルで不都合な
画像幅変調が目立つようになる。このような左右補正回
路を用いないときは、より低い電力レベルでも不都合な
画像幅変調が目障りになる。
33610号明細書記載の「SICOS」のような電源装置では、
水平走査電流の振幅と高電圧の調整をよくするために、
調整器制御回路を水平リトレースパルスのピーク電圧に
応動させている。水平トレース期間中にフライバック変
成器に大きな負荷変動が生ずると、不都合な画像幅変調
をもたらすリトレース時間変調を生じさせることがあ
る。一般に水平リトレース期間はトレース負荷が増大す
るほど長くなるが、その負荷が大電力音声出力増幅器に
より電力が消費されることによるときは、米国特許第44
29257号記載ような左右補正回路を用いた場合には、平
均直流10Wを中心として変化する電力レベルで不都合な
画像幅変調が目立つようになる。このような左右補正回
路を用いないときは、より低い電力レベルでも不都合な
画像幅変調が目障りになる。
この発明の調整電源兼偏向回路は、ラスタ幅を比較的
一定に保つようにフライバック変成器の音声負荷の変動
による影響が補償されることを特徴とするものである。
この発明の調整電源兼偏向回路の主要部の構成を参考ま
でに後程説明する図示の実施例中で使用されている参照
番号を付して示すと、この発明の調整電源兼偏向回路
は、偏向巻線（Ly）と、該偏向巻線に結合されていてこ
の偏向巻線中に走査電流（iy）を発生させる偏向回路
（39）と、該偏向回路に結合されたフライバック変成器
（T1）と、上記偏向回路が走査電流の発生を停止するリ
トレース期間中、上記フライバック変成器に変成器リト
レースパルス電圧を生成する、上記偏向巻線とリトレー
スコンデンサ（Cr）とからなるリトレース共振回路
（Ly、Cr）と、未調整直流電圧（Vin）を発生する供給
エネルギ源（19）と、上記フライバック変成器に結合さ
れていてそれから負荷電流を引出す負荷回路（36）と、
上記フライバック変成器に結合された第１のインダクタ
ンス（Wa）および該第１のインダクタンスに変成器
（T2）により密結合された第２のインダクタンス（Wb）
と、上記エネルギ供給源を上記第１のインダクタンス
（Wa）を経て上記フライバック変成器（T1）に結合する
第１のスイッチング手段（S1）と、該第１のスイッチン
グ手段と相補的に動作して上記第１のインダクタンス
（Wa）を上記フライバック変成器（T1）を介して上記リ
トレース共振回路（Ly、Cr）に実質的に並列に接続する
第２のスイッチング手段（S2）と、上記第２のインダク
タンス（Wb）の両端間に結合された補償用の第３のイン
ダクタンス（L2）とダイオード（D1）とブーストコンデ
ンサ（C3）との直列回路と、を具備している。
一定に保つようにフライバック変成器の音声負荷の変動
による影響が補償されることを特徴とするものである。
この発明の調整電源兼偏向回路の主要部の構成を参考ま
でに後程説明する図示の実施例中で使用されている参照
番号を付して示すと、この発明の調整電源兼偏向回路
は、偏向巻線（Ly）と、該偏向巻線に結合されていてこ
の偏向巻線中に走査電流（iy）を発生させる偏向回路
（39）と、該偏向回路に結合されたフライバック変成器
（T1）と、上記偏向回路が走査電流の発生を停止するリ
トレース期間中、上記フライバック変成器に変成器リト
レースパルス電圧を生成する、上記偏向巻線とリトレー
スコンデンサ（Cr）とからなるリトレース共振回路
（Ly、Cr）と、未調整直流電圧（Vin）を発生する供給
エネルギ源（19）と、上記フライバック変成器に結合さ
れていてそれから負荷電流を引出す負荷回路（36）と、
上記フライバック変成器に結合された第１のインダクタ
ンス（Wa）および該第１のインダクタンスに変成器
（T2）により密結合された第２のインダクタンス（Wb）
と、上記エネルギ供給源を上記第１のインダクタンス
（Wa）を経て上記フライバック変成器（T1）に結合する
第１のスイッチング手段（S1）と、該第１のスイッチン
グ手段と相補的に動作して上記第１のインダクタンス
（Wa）を上記フライバック変成器（T1）を介して上記リ
トレース共振回路（Ly、Cr）に実質的に並列に接続する
第２のスイッチング手段（S2）と、上記第２のインダク
タンス（Wb）の両端間に結合された補償用の第３のイン
ダクタンス（L2）とダイオード（D1）とブーストコンデ
ンサ（C3）との直列回路と、を具備している。
上記の回路構成をもったこの発明の調整電源兼偏向回
路では、第１のスイッチング手段（S1）と第２のスイッ
チング手段（S2）の各ターンオン、ターンオフのタイミ
ングは、上記フライバック変成器（T1）に結合された調
整器制御回路（28）から供給される信号によって上記フ
ライバック変成器（T1）中のエネルギの関数として制御
される。また、上記補償用の第３のインダクタンス
（L2）には上記負荷回路（36）を流れる負荷電流の大き
さの変化に伴って変化する電流（i2）が流れ、上記ダイ
オード（D1）はリトレース期間中における上記負荷電流
の大きさの変化に伴って変化する所定期間中（例えば、
t1′〜t2′またはt1′〜t3′）導通して、上記第３のイ
ンダクタンス（L2）を上記第２のインダクタンス（Wb）
に並列に接続し、これによって上記第３のインダクタン
ス（L2）を上記第１のインダクタンス（Wa）と共に上記
フライバック変成器（T1）を介して上記リトレース共振
回路（Ly，Cr）に実効的に並列に接続して、該リトレー
ス共振回路の実効共振周波数を変化させ、それによって
上記第３のインダクタンス（L2）を流れる上記電流
（i2）の変化に従って上記リトレース期間を制御する。
路では、第１のスイッチング手段（S1）と第２のスイッ
チング手段（S2）の各ターンオン、ターンオフのタイミ
ングは、上記フライバック変成器（T1）に結合された調
整器制御回路（28）から供給される信号によって上記フ
ライバック変成器（T1）中のエネルギの関数として制御
される。また、上記補償用の第３のインダクタンス
（L2）には上記負荷回路（36）を流れる負荷電流の大き
さの変化に伴って変化する電流（i2）が流れ、上記ダイ
オード（D1）はリトレース期間中における上記負荷電流
の大きさの変化に伴って変化する所定期間中（例えば、
t1′〜t2′またはt1′〜t3′）導通して、上記第３のイ
ンダクタンス（L2）を上記第２のインダクタンス（Wb）
に並列に接続し、これによって上記第３のインダクタン
ス（L2）を上記第１のインダクタンス（Wa）と共に上記
フライバック変成器（T1）を介して上記リトレース共振
回路（Ly，Cr）に実効的に並列に接続して、該リトレー
ス共振回路の実効共振周波数を変化させ、それによって
上記第３のインダクタンス（L2）を流れる上記電流
（i2）の変化に従って上記リトレース期間を制御する。
第１図の調整電源兼偏向回路において、供給電源（供
給エネルギ源）19は全波ブリッジ整流器22の入力端子2
3、24間に結合された未調整交流入力電圧源21と、整流
器22の出力端子25と電流帰路端子26との間に結合された
主濾波コンデンサC1を含み、コンデンサC1の両端間に未
調整直流電圧Vinが発生する。
給エネルギ源）19は全波ブリッジ整流器22の入力端子2
3、24間に結合された未調整交流入力電圧源21と、整流
器22の出力端子25と電流帰路端子26との間に結合された
主濾波コンデンサC1を含み、コンデンサC1の両端間に未
調整直流電圧Vinが発生する。
供給電源19と水平フライバック変成器T1との間には切
換式電源27が挿入されており、供給電源19とフライバッ
ク変成器の巻線W2〜W4に結合された種々の負荷回路との
間のエネルギ転送を調整するようになっている。フライ
バック変成器T1に結合された負荷回路の１つは巻線W2に
結合された水平偏向回路39である。巻線W2の点のない端
子と、電圧源21から導電的に絶縁された接地シャーシと
の間には直流阻止用コンデンサ38が結合されている。
換式電源27が挿入されており、供給電源19とフライバッ
ク変成器の巻線W2〜W4に結合された種々の負荷回路との
間のエネルギ転送を調整するようになっている。フライ
バック変成器T1に結合された負荷回路の１つは巻線W2に
結合された水平偏向回路39である。巻線W2の点のない端
子と、電圧源21から導電的に絶縁された接地シャーシと
の間には直流阻止用コンデンサ38が結合されている。
水平偏向回路39は、水平出力トランジスタ31のベース
に結合されてそのトランジスタを水平周波数で切換える
水平発振駆動回路29を含んでいる。水平出力トランジス
タ31はダンパーダイオード32と共に動作して、Ｓ字整形
用コンデンサCsと直列の水平偏向巻線Lyに水平走査電流
iyを発生させる。水平出力トランジスタ31が水平トレー
ス期間の終りで非導通になると、水平偏向巻線Lyは偏向
リトレースコンデンサCrと共に偏向リトレース共振回路
を形成し、偏向巻線の両端間に偏向リトレースパルス電
圧を発生する。
に結合されてそのトランジスタを水平周波数で切換える
水平発振駆動回路29を含んでいる。水平出力トランジス
タ31はダンパーダイオード32と共に動作して、Ｓ字整形
用コンデンサCsと直列の水平偏向巻線Lyに水平走査電流
iyを発生させる。水平出力トランジスタ31が水平トレー
ス期間の終りで非導通になると、水平偏向巻線Lyは偏向
リトレースコンデンサCrと共に偏向リトレース共振回路
を形成し、偏向巻線の両端間に偏向リトレースパルス電
圧を発生する。
偏向リトレース共振回路は、偏向リトレースパルス電
圧をフライバック変成器T1の巻線W2に供給して、このフ
ライバック変成器の他に巻線にリトレースパルス電圧を
発生させる。巻線W2に発生したリトレースパルス電圧は
高電圧巻線W3により逓昇され、高電圧回路33を付勢して
第１図には示されていないテレビジョン受像機の映像管
の端子Ｕに陽極電圧（アルタ電圧）を発生させる。
圧をフライバック変成器T1の巻線W2に供給して、このフ
ライバック変成器の他に巻線にリトレースパルス電圧を
発生させる。巻線W2に発生したリトレースパルス電圧は
高電圧巻線W3により逓昇され、高電圧回路33を付勢して
第１図には示されていないテレビジョン受像機の映像管
の端子Ｕに陽極電圧（アルタ電圧）を発生させる。
巻線W4に結合されたトレース整流電圧源50では、巻線
W4に発生した電圧はダイオード34によりトレース整流さ
れ、すなわち水平トレース期間中に整流され、コンデン
サ35で濾波されて直流低電圧Vaを発生する。この電圧Va
は第１図には示されない垂直偏向回路や、スピーカ37を
駆動する大電力音声段36を含む大電力音声回路のような
負荷回路の供給電圧として使用される。
W4に発生した電圧はダイオード34によりトレース整流さ
れ、すなわち水平トレース期間中に整流され、コンデン
サ35で濾波されて直流低電圧Vaを発生する。この電圧Va
は第１図には示されない垂直偏向回路や、スピーカ37を
駆動する大電力音声段36を含む大電力音声回路のような
負荷回路の供給電圧として使用される。
巻線W2に発生したリトレースパルス電圧は、フライバ
ック変成器T1の他の巻線W1に変成器結合されて、該巻線
W1の両端間にリトレースパルス電圧Vrを発生させる。後
程詳細に説明するように、リトレースパルス電圧Vrは切
換式電源27と相互に作用し合って、電源19から上記巻線
W1に転送されるエネルギ量を直接調整する。切換式電源
27は前記米国特許出願明細書に記載のものと同様でよ
く、出力端子40に結合された可制御双方向導通スイッチ
S1、S2を含む。スイッチS2の両端間にはコンデンサC2、
変成器T2の第１巻線Waおよび変成器T1の巻線W1の直列回
路が結合され、これによってスイッチS1、S2はこの直列
回路とプッシュプル回路を形成している。
ック変成器T1の他の巻線W1に変成器結合されて、該巻線
W1の両端間にリトレースパルス電圧Vrを発生させる。後
程詳細に説明するように、リトレースパルス電圧Vrは切
換式電源27と相互に作用し合って、電源19から上記巻線
W1に転送されるエネルギ量を直接調整する。切換式電源
27は前記米国特許出願明細書に記載のものと同様でよ
く、出力端子40に結合された可制御双方向導通スイッチ
S1、S2を含む。スイッチS2の両端間にはコンデンサC2、
変成器T2の第１巻線Waおよび変成器T1の巻線W1の直列回
路が結合され、これによってスイッチS1、S2はこの直列
回路とプッシュプル回路を形成している。
正規の動作期間中は、水平偏向回路39は水平リトレー
ス期間中フライバック変成器T1の２次巻線W2にリトレー
スパルス電圧を発生し、これが磁気的に密結合された巻
線W1に変成器結合され、該巻線W1の両端間に第２図
（ａ）に実線の電圧波形で示されるリトレースパルス電
圧Vrを発生させる。巻線W1のタップ端子に生ずるリトレ
ースパルス電圧は、切換式電源27のパルス幅変調器とし
て作用する調整器制御回路28に供給される。調整器制御
回路28はプッシュプル・スイッチS1、S2の動作をパルス
幅変調して、水平フライバック変成器T1の各巻線に発生
するリトレースパルス電圧の振幅を、未調整入力電圧V
inの変動と、変成器T1に結合された各負荷回路の負荷変
動に対して調整する。
ス期間中フライバック変成器T1の２次巻線W2にリトレー
スパルス電圧を発生し、これが磁気的に密結合された巻
線W1に変成器結合され、該巻線W1の両端間に第２図
（ａ）に実線の電圧波形で示されるリトレースパルス電
圧Vrを発生させる。巻線W1のタップ端子に生ずるリトレ
ースパルス電圧は、切換式電源27のパルス幅変調器とし
て作用する調整器制御回路28に供給される。調整器制御
回路28はプッシュプル・スイッチS1、S2の動作をパルス
幅変調して、水平フライバック変成器T1の各巻線に発生
するリトレースパルス電圧の振幅を、未調整入力電圧V
inの変動と、変成器T1に結合された各負荷回路の負荷変
動に対して調整する。
各水平トレース期間内の可制御時点、例えば第２図の
時点t7において、スイッチS2はターンオフし、スイッチ
S1はターンオフする。第２図（ｄ）に示すように、供給
電源19よりスイッチS1を経て変成器T2の巻線Waと変成器
T1の巻線W1を流れる電流i1は時点t7′〜t1′間では上向
き傾斜の波形となる。電流i1は水平トレース期間の終了
時点t1′付近で正のピーク値に達し、巻線Waのインダク
タンスに所要量のエネルギが蓄積される。
時点t7において、スイッチS2はターンオフし、スイッチ
S1はターンオフする。第２図（ｄ）に示すように、供給
電源19よりスイッチS1を経て変成器T2の巻線Waと変成器
T1の巻線W1を流れる電流i1は時点t7′〜t1′間では上向
き傾斜の波形となる。電流i1は水平トレース期間の終了
時点t1′付近で正のピーク値に達し、巻線Waのインダク
タンスに所要量のエネルギが蓄積される。
水平リトレースの期間の開始時点でもある上記時点
t1′付近で水平出力トランジスタ31が非導通になり、偏
向巻線LyとコンデンサCrとを含む偏向リトレース共振回
路が形成されると、調整器制御回路28により調整器スイ
ッチS1がターンオフされ、スイッチS2がターンオンす
る。また、フライバック変成器T1によって、巻線Waから
偏向リトレース共振回路と、高電圧巻線W3に結合された
陽極高電圧回路33のようなフライバック変成器T1に結合
されたリトレース駆動負荷回路へのエネルギの転送が開
始される。時点t1′〜t4′間の水平リトレース期間中
は、巻線W1に点のある側が負のリトレースパルス電圧Vr
が発生し、このリトレースパルス電圧Vrの影響を受け
て、巻線WaおよびW1を経て流れる電流i1は下向きに傾斜
し、時点t4′付近で時点t1′付近の正のピーク値より小
さい負の値に達する。このことは巻線Waのインダクタン
スからフライバック変成器T1の負荷回路へのエネルギの
転送を示している。
t1′付近で水平出力トランジスタ31が非導通になり、偏
向巻線LyとコンデンサCrとを含む偏向リトレース共振回
路が形成されると、調整器制御回路28により調整器スイ
ッチS1がターンオフされ、スイッチS2がターンオンす
る。また、フライバック変成器T1によって、巻線Waから
偏向リトレース共振回路と、高電圧巻線W3に結合された
陽極高電圧回路33のようなフライバック変成器T1に結合
されたリトレース駆動負荷回路へのエネルギの転送が開
始される。時点t1′〜t4′間の水平リトレース期間中
は、巻線W1に点のある側が負のリトレースパルス電圧Vr
が発生し、このリトレースパルス電圧Vrの影響を受け
て、巻線WaおよびW1を経て流れる電流i1は下向きに傾斜
し、時点t4′付近で時点t1′付近の正のピーク値より小
さい負の値に達する。このことは巻線Waのインダクタン
スからフライバック変成器T1の負荷回路へのエネルギの
転送を示している。
水平トレース期間の開始の時点t4′または対応する時
点t4付近では、電流i1は引続き下向きに傾斜するが、コ
ンデンサC2とフライバック変成器T1の巻線W1に発生する
電圧の代数和から成る電圧が巻線Waに印加されるため、
水平リトレース期間中より傾斜が小さくなる。時点t4′
（t4）以後は、エネルギはフライバック変成器の巻線
W1、W4によりトレース整流電圧源50に転送され、転送さ
れたエネルギは調整器スイッチS1の導通中にデコンデン
サC2に予め蓄積されたエネルギから得られる。時点t7′
（t7）付近でスイッチS2がターンオフし、スイッチS1が
ターンオンして、各水平偏向期間中に生ずるエネルギ転
送サイクルを繰返す。
点t4付近では、電流i1は引続き下向きに傾斜するが、コ
ンデンサC2とフライバック変成器T1の巻線W1に発生する
電圧の代数和から成る電圧が巻線Waに印加されるため、
水平リトレース期間中より傾斜が小さくなる。時点t4′
（t4）以後は、エネルギはフライバック変成器の巻線
W1、W4によりトレース整流電圧源50に転送され、転送さ
れたエネルギは調整器スイッチS1の導通中にデコンデン
サC2に予め蓄積されたエネルギから得られる。時点t7′
（t7）付近でスイッチS2がターンオフし、スイッチS1が
ターンオンして、各水平偏向期間中に生ずるエネルギ転
送サイクルを繰返す。
リトレースパルス電圧Vrの振幅に変化を生じさせる傾
向のある負荷または幹線電圧のあらゆる変動に対して、
調整器制御回路28はリトレースパルス電圧の振幅が比較
的一定に保たれるようにスイッチS2のターンオフの時点
を変化させる。第２図の破線で示す波形はフライバック
変成器T1の平均負荷状態を示す。スイッチS2がトレース
期間のより早い時点t6でターンオフすると、リトレース
期間の開始時点t1′付近における巻線Waのインダクタン
ス中の電流i1のピーク振幅は小さくなり、これによって
負荷回路へ転送する必要のあるエネルギ量の減少に対処
することができる。
向のある負荷または幹線電圧のあらゆる変動に対して、
調整器制御回路28はリトレースパルス電圧の振幅が比較
的一定に保たれるようにスイッチS2のターンオフの時点
を変化させる。第２図の破線で示す波形はフライバック
変成器T1の平均負荷状態を示す。スイッチS2がトレース
期間のより早い時点t6でターンオフすると、リトレース
期間の開始時点t1′付近における巻線Waのインダクタン
ス中の電流i1のピーク振幅は小さくなり、これによって
負荷回路へ転送する必要のあるエネルギ量の減少に対処
することができる。
供給電源19から供給される幹線電圧が高くなると電流
i1は大きくなり、キャパシタ38の電圧は高くなる。この
ため、偏向電流は大きくなり、またリトレースパルス電
圧Vrは高くなる。リトレースパルス電圧が高くなると、
調整器制御回路28はトレース期間のより早い時点t6でス
イッチS2をターンオフし、これによってリトレースパル
ス電圧Vrを同様に一定値になるようにする。
i1は大きくなり、キャパシタ38の電圧は高くなる。この
ため、偏向電流は大きくなり、またリトレースパルス電
圧Vrは高くなる。リトレースパルス電圧が高くなると、
調整器制御回路28はトレース期間のより早い時点t6でス
イッチS2をターンオフし、これによってリトレースパル
ス電圧Vrを同様に一定値になるようにする。
上述の回路網は、例えば大電力音声段36による負荷が
増大してトレース整流電圧源50の負荷が大きくなると、
リトレースパルス電圧が生ずるリトレース期間を不所望
に変化させることがある。
増大してトレース整流電圧源50の負荷が大きくなると、
リトレースパルス電圧が生ずるリトレース期間を不所望
に変化させることがある。
偏向回路39、変成器T1の巻線W2およびコンデンサ38に
よって生ずるエネルギ・フライホィール作用のために、
トレース負荷の増大に伴ってリトレース期間が増大す
る。変成器T1の各巻線の両端間に現れるトレース電圧は
コンデンサ38の電圧によって決まる。どの巻線のトレー
ス負荷が大きくなってもコンデンサ38の電圧は低下する
ため、リトレースパルス電圧Vrおよび特にリトレース期
間の前半におけるdVr/dtもまた引下げられる。このた
め、時間t1′〜t4′間の電流i1の−di1/dtが減少し、巻
線W2を流れる電流の零軸との交叉が遅れ、量は少ないが
リトレース期間の中点も遅れる。この正味の効果として
リトレース期間が増大する。また、負荷が増大すると巻
線W3の両端間の電圧も低下して端子Ｕに発生する陽極電
圧つまりアルタ電圧を低下させる。アルタ電圧が低下す
ると電子銃からスクリーンに向かう電子ビームの速度が
遅くなり、電子ビームは偏向され易くなり、その結果画
像寸法が大きくなる。
よって生ずるエネルギ・フライホィール作用のために、
トレース負荷の増大に伴ってリトレース期間が増大す
る。変成器T1の各巻線の両端間に現れるトレース電圧は
コンデンサ38の電圧によって決まる。どの巻線のトレー
ス負荷が大きくなってもコンデンサ38の電圧は低下する
ため、リトレースパルス電圧Vrおよび特にリトレース期
間の前半におけるdVr/dtもまた引下げられる。このた
め、時間t1′〜t4′間の電流i1の−di1/dtが減少し、巻
線W2を流れる電流の零軸との交叉が遅れ、量は少ないが
リトレース期間の中点も遅れる。この正味の効果として
リトレース期間が増大する。また、負荷が増大すると巻
線W3の両端間の電圧も低下して端子Ｕに発生する陽極電
圧つまりアルタ電圧を低下させる。アルタ電圧が低下す
ると電子銃からスクリーンに向かう電子ビームの速度が
遅くなり、電子ビームは偏向され易くなり、その結果画
像寸法が大きくなる。
第１図の切換式電源27はこの発明を実施した負荷補償
回路30を具えており、負荷が変動する状況の下でもリト
レースパルスの持続時間を一定に保ことができる。この
負荷補償回路30は変成器T2の第１巻線Waと磁気的に密結
合した第２巻線Wb、追加の補償用インダクタL2、ダイオ
ードD1からなる一方向導通手段およびコンデンサC3を含
み、コンデンサC3は全波ブリッジ整流器22の電流帰路端
子26とフライバック変成器T1の巻線W1の点のない端子と
の間に結合されている。上記電流帰路端子26と上記巻線
W1の点のない端子との間には巻線Wb、インダクタL2およ
びダイオードD1からなる直列回路も同様に結合されてい
る。
回路30を具えており、負荷が変動する状況の下でもリト
レースパルスの持続時間を一定に保ことができる。この
負荷補償回路30は変成器T2の第１巻線Waと磁気的に密結
合した第２巻線Wb、追加の補償用インダクタL2、ダイオ
ードD1からなる一方向導通手段およびコンデンサC3を含
み、コンデンサC3は全波ブリッジ整流器22の電流帰路端
子26とフライバック変成器T1の巻線W1の点のない端子と
の間に結合されている。上記電流帰路端子26と上記巻線
W1の点のない端子との間には巻線Wb、インダクタL2およ
びダイオードD1からなる直列回路も同様に結合されてい
る。
変成器T2の巻線WaとWbは磁気的に密結合されており、
巻線Waに第２図（ｄ）の電流i1が流れることにより、巻
線Wbの両端間には第２図（ｂ）に示す電圧V2が発生す
る。この電圧V2はスイッチS1、S2により切取られた直流
電圧とリトレースパルス電圧Vrとを重畳したものであ
る。負荷補償回路30を構成する巻線Wb、インダクタL2お
よびダイオードD1の直列回路に流れる電流i2は第２図
（Ｃ）に示されている。この電流i2はコンデンサC3をそ
の下側の極板を基準にして正の電圧Vbに充電する。この
電圧VbはコンデンサC1に発生する整流された幹線電圧V
inに加算されるブースト電圧である。従って、切換式電
源27は約10％高い直流電圧から動作するため、フライバ
ック変成器T1に結合されたテレビジョン受像機の負荷回
路に約20％多くの電力を転送することができる。
巻線Waに第２図（ｄ）の電流i1が流れることにより、巻
線Wbの両端間には第２図（ｂ）に示す電圧V2が発生す
る。この電圧V2はスイッチS1、S2により切取られた直流
電圧とリトレースパルス電圧Vrとを重畳したものであ
る。負荷補償回路30を構成する巻線Wb、インダクタL2お
よびダイオードD1の直列回路に流れる電流i2は第２図
（Ｃ）に示されている。この電流i2はコンデンサC3をそ
の下側の極板を基準にして正の電圧Vbに充電する。この
電圧VbはコンデンサC1に発生する整流された幹線電圧V
inに加算されるブースト電圧である。従って、切換式電
源27は約10％高い直流電圧から動作するため、フライバ
ック変成器T1に結合されたテレビジョン受像機の負荷回
路に約20％多くの電力を転送することができる。
第２図の破線の波形で示される平均負荷状態では、電
圧V2は時点t6で正の電圧レベルまで上昇し、この時点で
電流i2が上向きの傾斜に入る。時点t1′付近で調整器制
御回路28がスイッチS1をターンオフすると、巻線Waの点
のない端子にリトレースパルス電圧Vrが印加されたと
き、電圧V2は極性を反転する。電流i2は、時点t1′付近
でピーク値に達した後、電圧V2のリトレースパルス電圧
の影響で振幅を減じ、時点t2′付近で零に達する。
圧V2は時点t6で正の電圧レベルまで上昇し、この時点で
電流i2が上向きの傾斜に入る。時点t1′付近で調整器制
御回路28がスイッチS1をターンオフすると、巻線Waの点
のない端子にリトレースパルス電圧Vrが印加されたと
き、電圧V2は極性を反転する。電流i2は、時点t1′付近
でピーク値に達した後、電圧V2のリトレースパルス電圧
の影響で振幅を減じ、時点t2′付近で零に達する。
リトレース期間の始めのt1′〜t2′の期間中はダイオ
ードD1は導通しており、またこの期間中はコンデンサC3
は電流i2に対して非常に低いインピーダンスを呈するの
で、インダクタL2は上記コンデンサC3を介して巻線Wbと
並列に接続される。また、巻線Wbは巻線Waと密結合して
いるから、上記のようにインダクタL2が巻線Wbと並列に
接続されると、該インダクタL2は実効的に巻線Waとも並
列に接続され、t1′〜t2′の期間における巻線Waの実効
インダクタンスは残りのt2′〜t4′の期間におけるイン
ダクタンスより小さくなる。
ードD1は導通しており、またこの期間中はコンデンサC3
は電流i2に対して非常に低いインピーダンスを呈するの
で、インダクタL2は上記コンデンサC3を介して巻線Wbと
並列に接続される。また、巻線Wbは巻線Waと密結合して
いるから、上記のようにインダクタL2が巻線Wbと並列に
接続されると、該インダクタL2は実効的に巻線Waとも並
列に接続され、t1′〜t2′の期間における巻線Waの実効
インダクタンスは残りのt2′〜t4′の期間におけるイン
ダクタンスより小さくなる。
スイッチS2はリトレース期間中は常に導通しており、
またリトレース周波数ではコンデンサC2は短絡回路と見
ることができるから、変成器T2の巻線Waはフライバック
変成器T1の巻線W1に並列接続される。従って、変成器T2
の巻線Waは水平偏向回路39のリトレース共振回路につい
てその回路の一部となっている。
またリトレース周波数ではコンデンサC2は短絡回路と見
ることができるから、変成器T2の巻線Waはフライバック
変成器T1の巻線W1に並列接続される。従って、変成器T2
の巻線Waは水平偏向回路39のリトレース共振回路につい
てその回路の一部となっている。
前述のように、t1′〜t2′の期間中は実効的にインダ
クタL2が巻線Waに並列に接続されるため、巻線Waの実効
インダクタンスは小さくなる。このことによって切換式
電源27にこの発明の負荷補償回路30が設けられていない
場合よりリトレース共振周波数は高くなり、リトレース
期間は短縮される。このリトレース期間の短縮時間は、
フライバック変成器T1に対する負荷の変動により生ずる
リトレース期間の変動を補償するように変化する。
クタL2が巻線Waに並列に接続されるため、巻線Waの実効
インダクタンスは小さくなる。このことによって切換式
電源27にこの発明の負荷補償回路30が設けられていない
場合よりリトレース共振周波数は高くなり、リトレース
期間は短縮される。このリトレース期間の短縮時間は、
フライバック変成器T1に対する負荷の変動により生ずる
リトレース期間の変動を補償するように変化する。
例えば、音声段36による負荷が増大して、フライバッ
ク変成器T1のトレース負荷が増大するときは第２図の実
線で示す波形が適用される。負荷が増大すると、これに
伴ってリトレースパルス電圧Vrの振幅は減少傾向を示す
が、この減少傾向は調整器制御回路28によりスイッチS2
のターンオフの時点を第２図の時点t7にまで遅らせるこ
とによって補償される。
ク変成器T1のトレース負荷が増大するときは第２図の実
線で示す波形が適用される。負荷が増大すると、これに
伴ってリトレースパルス電圧Vrの振幅は減少傾向を示す
が、この減少傾向は調整器制御回路28によりスイッチS2
のターンオフの時点を第２図の時点t7にまで遅らせるこ
とによって補償される。
高負荷状態で時点t7〜t1′間に想定される電圧V2の正
レベルは、第２図（ｂ）に点線で示すような前述の平均
負荷状態のときより高い。従って、補償用インダクタL2
を流れる電流i2は第２図（ｃ）の実線で示すように傾斜
が大きくなり、リトレース期間の開始時点t1′付近でよ
り高いピーク値に達する。リトレース期間中は電流i2は
より長い時間をかけて零まで低下し、より遅い時点t3′
で零に達する。
レベルは、第２図（ｂ）に点線で示すような前述の平均
負荷状態のときより高い。従って、補償用インダクタL2
を流れる電流i2は第２図（ｃ）の実線で示すように傾斜
が大きくなり、リトレース期間の開始時点t1′付近でよ
り高いピーク値に達する。リトレース期間中は電流i2は
より長い時間をかけて零まで低下し、より遅い時点t3′
で零に達する。
従って、高負荷状態では、インダクタL2はリトレース
期間中、平均負荷状態のときより長い時間巻線Waの実効
インダクタンスに並列接続されることになる。このため
高負荷状態ではリトレース共振周波数が高くなってリト
レース期間が短くなる傾向があり、リトレース期間が負
荷と共に増大する傾向を補償する。このようにして、フ
ライバック変成器T1の負荷の変動に従ってリトレース期
間内の異なる期間、異なる大きさのインダクタンスが偏
向リトレース共振回路に並列接続されて、リトレース期
間を一定に保つことができる。第２図（ｃ）の実線波形
と破線波形を比較することにより、スイッチS2のターン
オフ時点をt6〜t7間で変える調整器制御回路28に応答し
て、リトレース期間中に異なる大きさのインダクタンス
が異なる持続時間フライバック変成器T1に自動的に結合
されることが判る。
期間中、平均負荷状態のときより長い時間巻線Waの実効
インダクタンスに並列接続されることになる。このため
高負荷状態ではリトレース共振周波数が高くなってリト
レース期間が短くなる傾向があり、リトレース期間が負
荷と共に増大する傾向を補償する。このようにして、フ
ライバック変成器T1の負荷の変動に従ってリトレース期
間内の異なる期間、異なる大きさのインダクタンスが偏
向リトレース共振回路に並列接続されて、リトレース期
間を一定に保つことができる。第２図（ｃ）の実線波形
と破線波形を比較することにより、スイッチS2のターン
オフ時点をt6〜t7間で変える調整器制御回路28に応答し
て、リトレース期間中に異なる大きさのインダクタンス
が異なる持続時間フライバック変成器T1に自動的に結合
されることが判る。
あらゆる負荷変動または幹線電圧の変動に応じて調整
器制御回路28を介してスイッチS2のターンオフの時点を
変化させて補償用インダクタL2を流れる電流i2が上向き
の傾斜に入る時点を変える。高負荷では電流i2が遅い時
点すなわちt7で上向きの傾斜に入るため、トレースの終
了時点t1′付近での電流i2の振幅は大きく、リトレース
期間のより遅い時点t3′で電流i2は零になる。従って、
補償用インダクタL2を流れる電流の変動はフライバック
変成器T1の負荷時の電流変動を表わす。この負荷補償回
路30の動作により、リトレース期間は負荷状態が変動し
ても変化しない。すなわち、リトレース期間の長さが負
荷電流の変動と共に変化する傾向はなくなる。
器制御回路28を介してスイッチS2のターンオフの時点を
変化させて補償用インダクタL2を流れる電流i2が上向き
の傾斜に入る時点を変える。高負荷では電流i2が遅い時
点すなわちt7で上向きの傾斜に入るため、トレースの終
了時点t1′付近での電流i2の振幅は大きく、リトレース
期間のより遅い時点t3′で電流i2は零になる。従って、
補償用インダクタL2を流れる電流の変動はフライバック
変成器T1の負荷時の電流変動を表わす。この負荷補償回
路30の動作により、リトレース期間は負荷状態が変動し
ても変化しない。すなわち、リトレース期間の長さが負
荷電流の変動と共に変化する傾向はなくなる。
一般的観測として、電流i2は入力供給電源19の蓄積コ
ンデンサC1へ戻る直流電流であることが判る。水平トレ
ース期間の終了時にインダクタL2に蓄積されたエネルギ
は後続する水平リトレース期間中に偏向回路に転送され
る。調整器制御回路28のループ利得は、調整範囲期間t6
〜t7を縮小し得る負荷補償回路30を用いて増大される。
さらに、負荷補償回路30を用いるとトレースの終了時の
電流i1の振幅が大きくなり、これによって負荷調整能力
がさらに向上する。また補償回路30を用いると、これに
よって調整能力が追加されるため、負荷変動によるリト
レースパルス電圧Vrのピーク振幅の調整がよくなる。
ンデンサC1へ戻る直流電流であることが判る。水平トレ
ース期間の終了時にインダクタL2に蓄積されたエネルギ
は後続する水平リトレース期間中に偏向回路に転送され
る。調整器制御回路28のループ利得は、調整範囲期間t6
〜t7を縮小し得る負荷補償回路30を用いて増大される。
さらに、負荷補償回路30を用いるとトレースの終了時の
電流i1の振幅が大きくなり、これによって負荷調整能力
がさらに向上する。また補償回路30を用いると、これに
よって調整能力が追加されるため、負荷変動によるリト
レースパルス電圧Vrのピーク振幅の調整がよくなる。
第１図の調整器制御回路28はリトレース電圧のピーク
値を制御するが、補償帰路30がなければ負荷の上昇によ
ってリトレース期間が長くなり、トレース電圧も増大す
る。従って、トレース電圧はリトレース期間の長さに依
存する。トレース電圧とリトレース電圧の双方を一定に
保つことにより画像安定度がよくなり、これは負荷変動
に対してリトレース期間を一定に保つ補償回路30により
達せられる。
値を制御するが、補償帰路30がなければ負荷の上昇によ
ってリトレース期間が長くなり、トレース電圧も増大す
る。従って、トレース電圧はリトレース期間の長さに依
存する。トレース電圧とリトレース電圧の双方を一定に
保つことにより画像安定度がよくなり、これは負荷変動
に対してリトレース期間を一定に保つ補償回路30により
達せられる。
第１図はこの発明を実施した負荷補償回路を含む切換式
電源兼偏向回路を示す図、第２図は第１図の回路の動作
の説明に用いる波形を示す図である。 Ly……偏向巻線、39……偏向回路、T1……フライバック
変成器、Cr……リトレースコンデンサ、19……供給エネ
ルギ源（供給電源）、36……負荷回路、Wa……第１のイ
ンダクタンス、Wb……第２のインダクタンス、L2……第
３のインダクタンス、S1……第１のスイッチング手段、
S2……第２のスイッチング手段、D1…ダイオード、C3…
…ブーストコンデンサ。
電源兼偏向回路を示す図、第２図は第１図の回路の動作
の説明に用いる波形を示す図である。 Ly……偏向巻線、39……偏向回路、T1……フライバック
変成器、Cr……リトレースコンデンサ、19……供給エネ
ルギ源（供給電源）、36……負荷回路、Wa……第１のイ
ンダクタンス、Wb……第２のインダクタンス、L2……第
３のインダクタンス、S1……第１のスイッチング手段、
S2……第２のスイッチング手段、D1…ダイオード、C3…
…ブーストコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−109464（ＪＰ，Ａ) 特開 昭49−74829（ＪＰ，Ａ) 米国特許4484113（ＵＳ，Ａ)
Claims (1)
- 【請求項１】偏向巻線と、 上記偏向巻線に結合されていてこの偏向巻線中に走査電
流を発生させる偏向回路と、 上記偏向回路に結合されたフライバック変成器と、 上記偏向回路が走査電流の発生を停止するリトレース期
間中、上記フライバック変成器に変成器リトレースパル
ス電圧を生成する、上記偏向巻線とリトレースコンデン
サとからなるリトレース共振回路と、 未調整直流電圧を発生する供給エネルギ源と、 上記フライバック変成器に結合されていてそれから負荷
電流を引出す負荷回路と、 上記フライバック変成器に結合された第１のインダクタ
ンスおよび該第１のインダクタンスに変成器により密結
合された第２のインダクタンスと、 上記エネルギ供給源を上記第１のインダクタンスを経て
上記フライバック変成器に結合する第１のスイッチング
手段と、 上記第１のスイッチング手段と相補的に動作して上記第
１のインダクタンスを上記フライバック変成器を介して
上記リトレース共振回路に実質的に並列に接続する第２
のスイッチング手段と、 上記第２のインダクタンスの両端間に結合された補償用
の第３のインダクタンスとダイオードとブーストコンデ
ンサとの直列回路と、 を具備し、 上記第１のスイッチング手段と第２のスイッチング手段
の各ターンオン、ターンオフのタイミングは、上記フラ
イバック変成器に結合された調整器制御回路から供給さ
れる信号によって上記フライバック変成器中のエネルギ
の関数として制御され、 上記補償用の第３のインダクタンスには上記負荷回路を
流れる負荷電流の大きさの変化に伴って変化する電流が
流れ、上記ダイオードはリトレース期間中における上記
負荷電流の大きさの変化に伴って変化する所定期間中導
通して、上記第３のインダクタンスを上記第２のインダ
クタンスに並列に接続し、これによって上記第３のイン
ダクタンスを上記第１のインダクタンスと共に上記フラ
イバック変成器を介して上記リトレース共振回路に実効
的に並列に接続して、該リトレース共振回路の実効共振
周波数を変化させ、それによって上記第３のインダクタ
ンスを流れる上記電流の変化に従って上記リトレース期
間を制御する、 調整電源兼偏向回路。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB838317970A GB8317970D0 (en) | 1983-07-01 | 1983-07-01 | Television receiver load compensation circuit |
| GB8317970 | 1983-07-01 | ||
| US564912 | 1983-12-13 | ||
| US06/564,912 US4604556A (en) | 1983-07-01 | 1983-12-23 | Television receiver load compensation circuit |
| US8317970 | 1983-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037883A JPS6037883A (ja) | 1985-02-27 |
| JP2610799B2 true JP2610799B2 (ja) | 1997-05-14 |
Family
ID=26286524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136434A Expired - Lifetime JP2610799B2 (ja) | 1983-07-01 | 1984-06-29 | 調整電源兼偏向回路 |
Country Status (11)
| Country | Link |
|---|---|
| JP (1) | JP2610799B2 (ja) |
| KR (1) | KR920004104B1 (ja) |
| AT (1) | AT393581B (ja) |
| DE (1) | DE3424032A1 (ja) |
| DK (1) | DK163781C (ja) |
| FI (1) | FI76463C (ja) |
| FR (1) | FR2548404B1 (ja) |
| GB (1) | GB2143686B (ja) |
| HK (1) | HK58891A (ja) |
| IT (1) | IT1176367B (ja) |
| SE (1) | SE457310B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2405808A1 (fr) * | 1977-10-12 | 1979-05-11 | Allibert Exploitation | Corps creux en matiere plastique et son procede de fabrication |
| HU200049B (en) * | 1988-09-02 | 1990-03-28 | Videoton Elekt Vallalat | Method and circuit arrangement for eliminating variation of picture size dependent on valume of 110 degree colour televisors |
| JP2008304485A (ja) * | 2008-09-26 | 2008-12-18 | Casio Comput Co Ltd | 電波腕時計 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484113A (en) | 1981-02-16 | 1984-11-20 | Rca Corporation | Regulated deflection circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974829A (ja) * | 1972-11-20 | 1974-07-19 | ||
| US4362974A (en) * | 1979-03-12 | 1982-12-07 | Rca Corporation | Commutated switched regulator with line isolation for transistor deflection |
| US4298829A (en) * | 1980-02-08 | 1981-11-03 | Rca Corporation | Power supply and deflection circuit with raster size compensation |
| US4321514A (en) * | 1980-11-07 | 1982-03-23 | Rca Corporation | Commutated SCR regulator for a horizontal deflection circuit |
| US4429257A (en) * | 1982-04-23 | 1984-01-31 | Rca Corporation | Variable horizontal deflection circuit capable of providing east-west pincushion correction |
-
1984
- 1984-06-20 SE SE8403319A patent/SE457310B/sv not_active IP Right Cessation
- 1984-06-25 FI FI842548A patent/FI76463C/fi not_active IP Right Cessation
- 1984-06-28 GB GB08416418A patent/GB2143686B/en not_active Expired
- 1984-06-29 FR FR8410398A patent/FR2548404B1/fr not_active Expired
- 1984-06-29 DK DK321684A patent/DK163781C/da active
- 1984-06-29 JP JP59136434A patent/JP2610799B2/ja not_active Expired - Lifetime
- 1984-06-29 DE DE19843424032 patent/DE3424032A1/de active Granted
- 1984-06-29 KR KR1019840003759A patent/KR920004104B1/ko not_active IP Right Cessation
- 1984-06-29 IT IT21680/84A patent/IT1176367B/it active
- 1984-07-02 AT AT2132/84A patent/AT393581B/de active
-
1991
- 1991-08-01 HK HK588/91A patent/HK58891A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484113A (en) | 1981-02-16 | 1984-11-20 | Rca Corporation | Regulated deflection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DK321684A (da) | 1985-01-02 |
| GB8416418D0 (en) | 1984-08-01 |
| DK163781C (da) | 1992-09-07 |
| HK58891A (en) | 1991-08-09 |
| KR850000855A (ko) | 1985-03-09 |
| IT8421680A0 (it) | 1984-06-29 |
| FI76463C (fi) | 1988-10-10 |
| GB2143686A (en) | 1985-02-13 |
| IT8421680A1 (it) | 1985-12-29 |
| AT393581B (de) | 1991-11-11 |
| JPS6037883A (ja) | 1985-02-27 |
| SE8403319D0 (sv) | 1984-06-20 |
| DE3424032C2 (ja) | 1993-05-19 |
| FR2548404B1 (fr) | 1988-11-25 |
| FI842548A0 (fi) | 1984-06-25 |
| IT1176367B (it) | 1987-08-18 |
| FR2548404A1 (fr) | 1985-01-04 |
| DK321684D0 (da) | 1984-06-29 |
| DK163781B (da) | 1992-03-30 |
| ATA213284A (de) | 1991-04-15 |
| GB2143686B (en) | 1986-08-20 |
| SE457310B (sv) | 1988-12-12 |
| DE3424032A1 (de) | 1985-01-10 |
| FI842548A (fi) | 1985-01-02 |
| KR920004104B1 (ko) | 1992-05-25 |
| SE8403319L (sv) | 1985-01-02 |
| FI76463B (fi) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937728A (en) | Switch-mode power supply with burst mode standby operation | |
| US4298829A (en) | Power supply and deflection circuit with raster size compensation | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JP2559282B2 (ja) | スイッチモード電源 | |
| EP0414184A2 (en) | High voltage regulator circuit for picture tube | |
| JPS635949B2 (ja) | ||
| KR840001292B1 (ko) | 라스터 왜곡 교정 편향 회로 | |
| JPH02222374A (ja) | 高電圧発生回路 | |
| JP2610799B2 (ja) | 調整電源兼偏向回路 | |
| JPH0681267B2 (ja) | 水平出力回路 | |
| US4604556A (en) | Television receiver load compensation circuit | |
| JP2641191B2 (ja) | 直線性補正偏向回路 | |
| US4572993A (en) | Television deflection circuit with raster width stabilization | |
| US4190791A (en) | Switching regulator for television deflection circuit with improved ultor voltage regulation | |
| GB2262822A (en) | A synchronised switch-mode power supply | |
| US4812719A (en) | High voltage regulator in a television apparatus | |
| JP3795427B2 (ja) | ラスタ歪み補正付き偏向装置 | |
| EP0332091A2 (en) | Raster distortion corrected deflection circuit | |
| JPS5857946B2 (ja) | テレビジヨン装置用切換調整器 | |
| US4169989A (en) | Circuit arrangements for providing saw-tooth currents in coils | |
| JP3120850B2 (ja) | テレビジョン装置の電源 | |
| EP1185085A1 (en) | A deflection circuit with a feedback controlled capacitive transformation | |
| GB2032658A (en) | Regulated deflection system e.g. for television receivers | |
| JP3840648B2 (ja) | ビデオ表示装置 | |
| JPS5910842Y2 (ja) | テレビジヨン受像機 |