JP6623063B2 - プラズマリアクタ用電源装置 - Google Patents

Description

本発明は、プラズマリアクタに印加される電圧を発生するプラズマリアクタ用電源装置に関する。

エンジン、とくにディーゼルエンジンから排出される排ガスには、ＣＯ（一酸化炭素）、ＨＣ（炭化水素）、ＮＯｘ（窒素酸化物）およびＰＭ（Particulate Matter：粒子状物質）などが含まれる。

排ガスに含まれるＰＭを除去する手法として、プラズマリアクタを用いて、排ガスに含まれるＰＭを除去する手法が提案されている。プラズマリアクタは、複数の電極パネルを備えている。電極パネルは、たとえば、誘電体に電極を内蔵した構成であり、複数の電極パネルは、排ガスの流れ方向と直交する方向に間隔を空けて対向配置される。プラズマリアクタ用電源装置から電極間にパルス電圧が印加されると、誘電体バリア放電が生じて、電極パネル間に低温プラズマ（非平衡プラズマ）が発生し、電極パネル間を流れる排ガス中のＰＭが酸化により除去される。

プラズマリアクタ用電源装置には、フライバック型昇圧トランスが備えられている。フライバック型昇圧トランスの一次コイルには、スイッチング素子が直列に接続され、その一次コイルとスイッチング素子との直列回路には、直流電源が接続されている。フライバック型昇圧トランスの二次コイルは、プラズマリアクタの電極に接続されている。

スイッチング素子がオンされると、フライバック型昇圧トランスの一次コイルに電流が流れ、一次コイルにエネルギが蓄積される。その後、スイッチング素子がオフされると、一次コイルに蓄積されたエネルギが開放されて、一次コイルに起電力が生じ、フライバック型昇圧トランスの二次コイルに巻数比に応じた二次電圧が発生する。スイッチング素子のオン／オフが一定の周期で繰り返されることにより、二次電圧がパルス的に発生し、パルス波状に変化する二次電圧がプラズマリアクタの電極間に印加される。

たとえば、直流電源と一次コイルとの間にＤＣ−ＤＣコンバータを介在させて、直流電源の電圧をＤＣ−ＤＣコンバータで昇圧し、フライバック型昇圧トランスの一次コイルに印加される電圧を高めることにより、二次電圧の発生に必要なエネルギを一次コイルに蓄積するための通電時間を短縮することができる。その結果、プラズマリアクタ用電源装置の回路効率（変換効率）を向上させることができる。

特許第４２６９４３６号公報

しかしながら、トランスの一次コイルに印加される電圧を一定値に保つことを目的としたＤＣ−ＤＣコンバータは、電力容量の大きなものが必要となり、高価である。そのうえ、ＤＣ−ＤＣコンバータは、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるため、サイズが大きい。そのため、プラズマリアクタ用電源装置にＤＣ−ＤＣコンバータを組み込むと、プラズマリアクタ用電源装置の価格およびサイズが増大してしまう。

本発明の目的は、安価かつ小型な構成でフライバック型昇圧トランスの一次コイルに印加される一次電圧を高めることができる、プラズマリアクタ用電源装置を提供することである。

前記の目的を達成するため、本発明の一の局面に係るプラズマリアクタ用電源装置は、プラズマリアクタに印加される電圧を発生するプラズマリアクタ用電源装置であって、フライバック型昇圧トランスと、フライバック型昇圧トランスの一次コイルと直列に接続されたスイッチング素子と、一次コイルおよびスイッチング素子の直列回路に接続された直流電源と、スイッチング素子と並列に接続されたスナバ回路と、一次コイルと直流電源との間に介在され、直流電源の電圧に応じた向きと逆向きの電流を遮断するダイオードと、ダイオードと並列に接続された昇圧用コンデンサとを含む。

この構成によれば、スイッチング素子がオンされると、フライバック型昇圧トランスの一次コイルに電流が流れ、一次コイルにエネルギが蓄積される。その後、スイッチング素子がオフされると、一次コイルに蓄積されたエネルギが開放されて、一次コイルに起電力が生じ、フライバック型昇圧トランスの二次コイルに巻数比に応じた二次電圧（プラズマリアクタに印加される電圧）がパルス的に発生する。また、一次コイルに蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路（スナバコンデンサ）が充電される。

二次電圧の発生後、残ったエネルギ（プラズマリアクタの放電電極の蓄積電荷、スナバ回路の蓄積エネルギ）により、一次コイルには、スイッチング素子のオン時とは逆方向の電流、つまり直流電源の電圧に応じた向きと逆向きの電流が流れる。その逆向きの電流は、一次コイルと直流電源との間に介在されているダイオードを通過できないので、ダイオードと並列に設けられた昇圧用コンデンサに蓄積される。

これにより、スイッチング素子のオン時には、直流電源の電圧に昇圧用コンデンサの電圧が加わり、一次コイルに印加される電圧が直流電源の電圧よりも高くなる。そのため、二次電圧の発生に必要なエネルギを一次コイルに蓄積するための通電時間を短縮することができる。その結果、一次コイルにおけるジュール損失やスイッチング素子におけるオン損失が低減されるので、プラズマリアクタ用電源装置の回路効率（変換効率）を向上させることができる。

また、二次電圧の発生後に一次コイルに流れる電流（逆向きの電流）が昇圧用コンデンサに蓄積されることにより、その電流が流れる時間も短くなるので、その分の損失も低減することができる。

そして、昇圧用コンデンサは、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。

よって、安価かつ小型な構成によって、フライバック型昇圧トランスの一次コイルに印加される一次電圧を高めることができ、プラズマリアクタ用電源装置の回路効率を向上させることができる。

また、スイッチング素子のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタにおけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタの放電電極の小型化を図ることができ、ひいてはプラズマリアクタの小型化を図ることができる。

本発明の他の局面に係るプラズマリアクタ用電源装置は、プラズマリアクタに印加される電圧を発生するプラズマリアクタ用電源装置であって、フライバック型昇圧トランスと、フライバック型昇圧トランスの一次コイルと直列に接続されたスイッチング素子と、一次コイルおよびスイッチング素子の直列回路に接続された直流電源と、スイッチング素子と並列に接続されたスナバ回路と、一次コイルと直流電源との間に介在され、直流電源の電圧に応じた向きと逆向きの電流を遮断する寄生ダイオードを有する損失低減用トランジスタと、損失低減用トランジスタと並列に接続された昇圧用コンデンサと、寄生ダイオードの通電を検出し、当該検出に応答して損失低減用トランジスタをオンさせるトランジスタ駆動手段とを含む。

この構成によれば、スイッチング素子がオンされると、フライバック型昇圧トランスの一次コイルに電流が流れ、一次コイルにエネルギが蓄積される。その後、スイッチング素子がオフされると、一次コイルに蓄積されたエネルギが開放されて、一次コイルに起電力が生じ、フライバック型昇圧トランスの二次コイルに巻数比に応じた二次電圧（プラズマリアクタに印加される電圧）がパルス的に発生する。また、一次コイルに蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路（スナバコンデンサ）が充電される。

二次電圧の発生後、残ったエネルギ（プラズマリアクタの放電電極の蓄積電荷、スナバ回路の蓄積エネルギ）により、一次コイルには、スイッチング素子のオン時とは逆方向の電流、つまり直流電源の電圧に応じた向きと逆向きの電流が流れる。その逆向きの電流は、一次コイルと直流電源との間に介在されている損失低減用トランジスタ（たとえば、ＭＯＳＦＥＴ）の寄生ダイオードを通過できないので、損失低減用トランジスタと並列に設けられた昇圧用コンデンサに蓄積される。

これにより、スイッチング素子のオン時には、直流電源の電圧に昇圧用コンデンサの電圧が加わり、一次コイルに印加される電圧が直流電源の電圧よりも高くなる。そのため、二次電圧の発生に必要なエネルギを一次コイルに蓄積するための通電時間を短縮することができる。その結果、一次コイルにおけるジュール損失やスイッチング素子におけるオン損失が低減されるので、プラズマリアクタ用電源装置の回路効率（変換効率）を向上させることができる。

また、二次電圧の発生後に一次コイルに流れる電流（逆向きの電流）が昇圧用コンデンサに蓄積されることにより、その電流が流れる時間も短くなるので、その分の損失も低減することができる。

昇圧用コンデンサからの電荷の放出が終わると、直流電源から一次コイルに向けて流れる電流が損失低減用トランジスタの寄生ダイオードを通過する。この寄生ダイオードの通電が検出されたことに応答して、損失低減用トランジスタがオフからオンに切り替えられる。損失低減用トランジスタがオンにされることにより、寄生ダイオードよりも電圧降下の小さい損失低減用トランジスタに電流が流れるので、通電損失を低減することができる。その結果、プラズマリアクタ用電源装置の回路効率をさらに向上させることができる。

そして、昇圧用コンデンサは、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。

よって、安価かつ小型な構成によって、フライバック型昇圧トランスの一次コイルに印加される一次電圧を高めることができ、プラズマリアクタ用電源装置の回路効率を向上させることができる。

また、スイッチング素子のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタにおけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタの放電電極の小型化を図ることができ、ひいてはプラズマリアクタの小型化を図ることができる。

トランジスタ駆動手段は、寄生ダイオードの通電を検出したことを示す検出信号を出力してない状態から、寄生ダイオードのカソード−アノード間電圧（カソードの電位からアノードの電位を減じた値）が負の閾値以下になったことに応答して検出信号を出力するコンパレータ回路を備える構成であってもよい。

コンパレータ回路は、検出信号を出力していない状態から、寄生ダイオードのカソード−アノード間電圧が負のオン閾値以下になったことに応答して検出信号を出力し、検出信号を出力している状態から、寄生ダイオードのカソード−アノード間電圧が負のオフ閾値以上になったことに応答して検出信号の出力を停止するヒステリシスコンパレータ回路であり、トランジスタ駆動手段は、ヒステリシスコンパレータ回路から検出信号が出力されたことに応答して損失低減用トランジスタをオンさせ、ヒステリシスコンパレータ回路からの検出信号の出力が停止したことに応答して損失低減用トランジスタをオフさせてもよい。検出信号がヒステリシスを有しているので、損失低減用トランジスタのチャタリングを防止でき、作動の信頼性を高めることができる。

本発明のさらに他の局面に係るプラズマリアクタ用電源装置は、プラズマリアクタに印加される電圧を発生するプラズマリアクタ用電源装置であって、フライバック型昇圧トランスと、フライバック型昇圧トランスの一次コイルと直列に接続されたスイッチング素子と、一次コイルおよびスイッチング素子の直列回路に接続された直流電源と、スイッチング素子と並列に接続されたスナバ回路と、一次コイルと直流電源との間に介在され、直流電源の電圧に応じた向きと逆向きの電流を遮断するダイオードと、ダイオードと並列に接続された昇圧用コンデンサと、直流電源の電圧を用いて昇圧用コンデンサを充電する絶縁型ＤＣ−ＤＣコンバータとを含む。

この構成によれば、スイッチング素子がオンされると、フライバック型昇圧トランスの一次コイルに電流が流れ、一次コイルにエネルギが蓄積される。その後、スイッチング素子がオフされると、一次コイルに蓄積されたエネルギが開放されて、一次コイルに起電力が生じ、フライバック型昇圧トランスの二次コイルに巻数比に応じた二次電圧（プラズマリアクタに印加される電圧）がパルス的に発生する。また、一次コイルに蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路（スナバコンデンサ）が充電される。

二次電圧の発生後、残ったエネルギ（プラズマリアクタの放電電極の蓄積電荷、スナバ回路の蓄積エネルギ）により、一次コイルには、スイッチング素子のオン時とは逆方向の電流、つまり直流電源の電圧に応じた向きと逆向きの電流が流れる。その逆向きの電流は、一次コイルと直流電源との間に介在されているダイオードを通過できないので、ダイオードと並列に設けられた昇圧用コンデンサに蓄積される。また、昇圧用コンデンサは、絶縁型ＤＣ−ＤＣコンバータによっても充電される。

これにより、スイッチング素子のオン時には、直流電源の電圧に昇圧用コンデンサの電圧が加わり、一次コイルに印加される電圧が直流電源の電圧よりも高くなる。そのため、二次電圧の発生に必要なエネルギを一次コイルに蓄積するための通電時間を短縮することができる。その結果、一次コイルにおけるジュール損失やスイッチング素子におけるオン損失が低減されるので、プラズマリアクタ用電源装置の回路効率（変換効率）を向上させることができる。

また、二次電圧の発生後に一次コイルに流れる電流（逆向きの電流）が昇圧用コンデンサに蓄積されることにより、その電流が流れる時間も短くなるので、その分の損失も低減することができる。

そして、昇圧用コンデンサは、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。また、絶縁型ＤＣ−ＤＣコンバータとして、昇圧用コンデンサを一定の電圧に保持することが可能な電力容量の大きなものではなく、出力電圧および出力電流をそれぞれ比較的低値に設定可能な電力容量の小さなものが用いられても、一次コイルに印加される電圧を昇圧させる効果を発揮することができる。

よって、安価かつ小型な構成によって、フライバック型昇圧トランスの一次コイルに印加される一次電圧を高めることができ、プラズマリアクタ用電源装置の回路効率を向上させることができる。

また、スイッチング素子のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタにおけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタの放電電極の小型化を図ることができ、ひいてはプラズマリアクタの小型化を図ることができる。

ダイオードは、損失低減用トランジスタの寄生ダイオードで構成されてもよい。

この場合、プラズマリアクタ用電源装置は、寄生ダイオードの通電を検出し、当該検出に応答して損失低減用トランジスタをオンさせるトランジスタ駆動手段をさらに含む構成であってもよい。

昇圧用コンデンサからの電荷の放出が終わると、直流電源から一次コイルに向けて流れる電流が損失低減用トランジスタの寄生ダイオードを通過する。この寄生ダイオードの通電が検出されると、損失低減用トランジスタがオフからオンに切り替えられる。損失低減用トランジスタがオンにされることにより、寄生ダイオードよりも電圧降下の小さい損失低減用トランジスタに電流が流れるので、通電損失を低減することができる。その結果、プラズマリアクタ用電源装置の回路効率をさらに向上させることができる。

プラズマリアクタ用電源装置は、トランジスタ駆動手段を含む構成である場合、損失低減用トランジスタがオフの期間内に絶縁型ＤＣ−ＤＣコンバータを作動させるコンバータ作動手段をさらに含むことが好ましい。

損失低減用トランジスタがオフの期間内に絶縁型ＤＣ−ＤＣコンバータによる昇圧用コンデンサの充電が行われることにより、絶縁型ＤＣ−ＤＣコンバータの出力端子間が損失低減用トランジスタを介して短絡することを防止できる。

本発明によれば、安価かつ小型な構成によって、フライバック型昇圧トランスの一次コイルに印加される一次電圧を高めることができ、プラズマリアクタ用電源装置の回路効率を向上させることができる。また、プラズマリアクタにおけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタの放電電極の小型化を図ることができ、ひいてはプラズマリアクタの小型化を図ることができる。

プラズマリアクタの構成を図解的に示す断面図である。 本発明の第１実施形態に係るプラズマリアクタ用電源装置の構成を示す回路図である。 図２に示されるプラズマリアクタ用電源装置における一次コイル電流、出力電圧および一次電圧の時間変化を示すグラフである。 図２に示されるプラズマリアクタ用電源装置からダイオードおよび昇圧用コンデンサを省略した構成における一次コイル電流および出力電圧の時間変化を示すグラフである。 本発明の第２実施形態に係るプラズマリアクタ用電源装置の構成を示す回路図である。 本発明の第３実施形態に係るプラズマリアクタ用電源装置の構成を示す回路図である。 図６に示されるプラズマリアクタ用電源装置における一次コイル電流、出力電圧および一次電圧の時間変化を示すグラフである。

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。

＜プラズマリアクタ＞
図１は、プラズマリアクタ１の構成を図解的に示す断面図である。

プラズマリアクタ１は、たとえば、自動車のエンジン（図示せず）から排出される排ガスに含まれるＰＭを除去するために、エキゾーストパイプなどの排気管２の途中部に介装される。

プラズマリアクタ１には、放電電極３，４が備えられている。放電電極３，４は、それぞれ排ガスの流れに沿う方向に延び、互いに間隔を空けて平行をなして交互に配置されている。放電電極３，４の材料としては、タングステンを例示することができる。また、放電電極３，４は、たとえば、それぞれ四角板状の誘電体５に内蔵されることにより、誘電体５とともに電極パネル６を構成している。電極パネル６間には、排ガスが流通可能な間隔が空けられている。誘電体５の材料としては、Ａｌ_２Ｏ_３（アルミナ）を例示することができる。

放電電極３，４間には、プラズマリアクタ用電源装置７から出力されるパルス波状の高電圧が印加される。プラズマリアクタ用電源装置７の出力電圧が放電電極３，４間に印加されることにより、電極パネル６間に誘電体バリア放電が生じ、その誘電体バリア放電によるプラズマが発生する。プラズマの発生により、電極パネル６間を流通する排ガスに含まれるＰＭが酸化（燃焼）されて除去される。

＜プラズマリアクタ用電源装置（第１実施形態）＞
図２は、本発明の第１実施形態に係るプラズマリアクタ用電源装置７の構成を示す回路図である。

プラズマリアクタ用電源装置７（７Ａ）は、フライバック型昇圧トランス１１、通電制御用ＭＯＳＦＥＴ１２、スナバ回路１３、入力用コンデンサ１４、ダイオード１５、昇圧用コンデンサ１６、ゲートドライブ回路１７および制御回路１８を備えている。

フライバック型昇圧トランス１１は、一次コイル２１および二次コイル２２を有している。一次コイル２１の一端は、配線２３に接続されている。一次コイル２１の他端は、通電制御用ＭＯＳＦＥＴ１２を介して、グランドに接続（接地）されている。二次コイル２２の一端および他端は、それぞれプラズマリアクタ１の放電電極３，４に接続されている。

通電制御用ＭＯＳＦＥＴ１２は、たとえば、エンハンスメント型のｎＭＯＳＦＥＴであり、そのドレインがフライバック型昇圧トランス１１の一次コイル２１の他端に接続され、ソースがグランドに接続されている。通電制御用ＭＯＳＦＥＴ１２は、ドレイン−ソース間に、寄生ダイオード２４を有している。

スナバ回路１３は、コンデンサ（スナバコンデンサ）２５で構成されている。スナバ回路１３は、通電制御用ＭＯＳＦＥＴ１２と並列に接続されている。すなわち、スナバ回路１３の一端は、通電制御用ＭＯＳＦＥＴ１２のドレインと同電位に接続され、その他端は、通電制御用ＭＯＳＦＥＴ１２のソースと同電位に接続（アースに接続）されている。なお、スナバ回路１３は、単一のコンデンサ２５で構成されていてもよいが、複数のコンデンサの直列または並列の回路によって構成されていてもよい。

入力用コンデンサ１４は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。入力用コンデンサ１４の一端は、配線２３に接続され、その他端は、グランドに接続されている。

配線２３には、ヒューズ２６を介して、バッテリ２７のプラス端子が接続されている。そのため、入力用コンデンサ１４は、常にバッテリ２７の出力電圧で充電された状態になっている。これにより、配線２３のうちダイオード１５のアノード側の電位は、バッテリ２７のプラス端子と同電位（バッテリ２７の出力電圧）に安定に保たれる。バッテリ２７は、たとえば、１２Ｖの直流電圧を出力する車載バッテリである。

ダイオード１５は、配線２３の途中部に介装されており、アノードが入力用コンデンサ１４の一端と同電位に接続され、カソードがフライバック型昇圧トランス１１の一次コイル２１の一端と同電位に接続されている。

昇圧用コンデンサ１６は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。昇圧用コンデンサ１６は、ダイオード１５と並列に接続されている。すなわち、昇圧用コンデンサ１６の一端は、ダイオード１５のアノードと同電位に接続され、その他端は、ダイオード１５のカソードと同電位に接続されている。

ゲートドライブ回路１７は、通電制御用ＭＯＳＦＥＴ１２をオン／オフするためのゲート信号を出力する回路である。

制御回路１８は、ゲートドライブ回路１７を制御し、ゲートドライブ回路１７からのゲート信号の出力／停止を切り替える。すなわち、制御回路１８からゲートドライブ回路１７にオン指示信号が入力されると、ゲートドライブ回路１７からゲート信号が出力され、ゲート信号が通電制御用ＭＯＳＦＥＴ１２のゲートに入力されることにより、通電制御用ＭＯＳＦＥＴ１２がオンになる。制御回路１８からゲートドライブ回路１７にオフ指示信号が入力されると、ゲートドライブ回路１７からのゲート信号の出力が停止され、通電制御用ＭＯＳＦＥＴ１２のゲートへのゲート信号の入力がなくなることにより、通電制御用ＭＯＳＦＥＴ１２がオフになる。

＜回路動作＞
図３は、フライバック型昇圧トランス１１の一次コイル２１に流れる一次コイル電流、プラズマリアクタ用電源装置７の出力電圧（フライバック型昇圧トランス１１の二次電圧）およびフライバック型昇圧トランス１１の一次コイル２１に印加される一次電圧の時間変化を示すグラフである。

プラズマリアクタ１の作動時には、制御回路１８によりゲートドライブ回路１７が制御されて、通電制御用ＭＯＳＦＥＴ１２のオン／オフが一定の周期で繰り返される。

通電制御用ＭＯＳＦＥＴ１２がオンされると（時刻Ｔ１）、フライバック型昇圧トランス１１の一次コイル２１に一次電圧が印加され、配線２３および一次コイル２１に一次コイル電流が流れる。昇圧用コンデンサ１６に電荷が蓄積されている間（時間Ｔ１−Ｔ２）、一次電圧は、入力用コンデンサ１４の電圧（バッテリ２７の出力電圧）と昇圧用コンデンサ１６の電圧との和となる。一次コイル２１に一次コイル電流が流れることにより、一次コイル２１にエネルギが蓄積される。

なお、一次コイル電流は、入力用コンデンサ１４から一次コイル２１側に流れるときに正の値をとり、その逆向きに流れるときに負の値をとるものとする。

昇圧用コンデンサ１６からの電荷の放出が終わると（時刻Ｔ２）、一次電圧が入力用コンデンサ１４の電圧となり、一次コイル電流がダイオード１５を流れる。

その後、通電制御用ＭＯＳＦＥＴ１２がオフされると（時刻Ｔ３）、一次コイル２１に蓄積されているエネルギが開放されて、フライバック型昇圧トランス１１の二次コイル２２に巻数比に応じた二次電圧がパルス的に発生する。この二次電圧がプラズマリアクタ用電源装置７の出力電圧として、プラズマリアクタ１の放電電極３，４間に印加される。また、一次コイル２１に蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路１３が充電される。

出力電圧の発生後に、残ったエネルギ（放電電極３，４の蓄積電荷、スナバ回路１３の蓄積エネルギ）により、一次コイル２１には、一次コイル２１から入力用コンデンサ１４側に向かう電流、つまり負の一次コイル電流が流れる（時間Ｔ４−Ｔ５）。この負の一次コイル電流は、ダイオード１５を通過できないので、ダイオード１５と並列に接続された昇圧用コンデンサ１６に蓄積される。

＜作用効果＞
以上のように、通電制御用ＭＯＳＦＥＴ１２のオン時には、入力用コンデンサ１４の電圧に昇圧用コンデンサ１６の電圧が加わり、一次コイル２１に印加される一次コイル電圧が入力用コンデンサ１４の電圧よりも高くなる。そのため、図３に示される時間Ｔ１−Ｔ３と図４に示される時間Ｔ１−Ｔ６を比較して判るように、昇圧用コンデンサ１６が設けられた構成では、昇圧用コンデンサ１６が設けられていない構成と比較して、二次電圧（出力電圧）の発生に必要なエネルギを一次コイル２１に蓄積するための通電時間を短縮することができる。その結果、一次コイル２１におけるジュール損失や通電制御用ＭＯＳＦＥＴ１２におけるオン損失が低減されるので、プラズマリアクタ用電源装置７の回路効率（変換効率）を向上させることができる。

また、昇圧用コンデンサ１６が設けられた構成では、二次電圧の発生後に一次コイル２１に流れる負の一次コイル電流が昇圧用コンデンサ１６に蓄積される。そのため、図3に示される時間Ｔ４−Ｔ５と図４に示される時間Ｔ７−Ｔ８とを比較して判るように、昇圧用コンデンサ１６が設けられた構成では、昇圧用コンデンサ１６が設けられていない構成と比較して、負の一次コイル電流が流れる時間も短くなるので、その時間が短縮された分の損失も低減することができる。

なお、図４は、図２に示されるプラズマリアクタ用電源装置７からダイオード１５および昇圧用コンデンサ１６を省略した構成における一次コイル電流および出力電圧の時間変化を示すグラフである。図４において、時刻Ｔ１は、通電制御用ＭＯＳＦＥＴ１２がオンされる時刻であり、時刻Ｔ６は、通電制御用ＭＯＳＦＥＴ１２がオフされる時刻であり、時刻Ｔ７は、負の一次コイル電流が流れ始める時刻であり、時刻Ｔ８は、負の一次コイル電流が０になる時刻である。

そして、昇圧用コンデンサ１６およびダイオード１５は、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。

よって、安価かつ小型な構成によって、フライバック型昇圧トランス１１の一次コイル２１に印加される一次電圧を高めることができ、プラズマリアクタ用電源装置７の回路効率を向上させることができる。

また、通電制御用ＭＯＳＦＥＴ１２のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタ１におけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタ１の放電電極３，４の小型化を図ることができ、ひいてはプラズマリアクタ１の小型化を図ることができる。

＜プラズマリアクタ用電源装置（第２実施形態）＞
図５は、本発明の第２実施形態に係るプラズマリアクタ用電源装置７の構成を示す回路図である。

プラズマリアクタ用電源装置７（７Ｂ）は、フライバック型昇圧トランス３１、通電制御用ＭＯＳＦＥＴ３２、スナバ回路３３、入力用コンデンサ３４、損失低減用ＭＯＳＦＥＴ３５、昇圧用コンデンサ３６、ゲートドライブ回路３７、制御回路３８、ゲートドライブ回路３９およびヒステリシスコンパレータ回路４０を備えている。

フライバック型昇圧トランス３１は、一次コイル４１および二次コイル４２を有している。一次コイル４１の一端は、配線４３に接続されている。一次コイル４１の他端は、通電制御用ＭＯＳＦＥＴ３２を介して、グランドに接続（接地）されている。二次コイル４２の一端および他端は、それぞれプラズマリアクタ１の放電電極３，４に接続されている。

通電制御用ＭＯＳＦＥＴ３２は、たとえば、エンハンスメント型のｎＭＯＳＦＥＴであり、そのドレインがフライバック型昇圧トランス３１の一次コイル４１の他端に接続され、ソースがグランドに接続されている。通電制御用ＭＯＳＦＥＴ３２は、ドレイン−ソース間に、寄生ダイオード４４を有している。

スナバ回路３３は、コンデンサ（スナバコンデンサ）４５で構成されている。スナバ回路３３は、通電制御用ＭＯＳＦＥＴ３２と並列に接続されている。すなわち、スナバ回路３３の一端は、通電制御用ＭＯＳＦＥＴ３２のドレインと同電位に接続され、その他端は、通電制御用ＭＯＳＦＥＴ３２のソースと同電位に接続（アースに接続）されている。なお、スナバ回路３３は、単一のコンデンサ４５で構成されていてもよいが、複数のコンデンサの直列または並列の回路によって構成されていてもよい。

入力用コンデンサ３４は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。入力用コンデンサ３４の一端は、配線４３に接続され、その他端は、グランドに接続されている。

配線４３には、ヒューズ４６を介して、バッテリ４７のプラス端子が接続されている。そのため、入力用コンデンサ３４は、常にバッテリ４７の出力電圧で充電された状態になっている。これにより、配線４３のうち損失低減用ＭＯＳＦＥＴ３５のソース側の電位は、バッテリ４７のプラス端子と同電位（バッテリ４７の出力電圧）に安定に保たれる。バッテリ４７は、たとえば、１２Ｖの直流電圧を出力する車載バッテリである。

損失低減用ＭＯＳＦＥＴ３５は、配線４３の途中部に介装されている。損失低減用ＭＯＳＦＥＴ３５は、たとえば、エンハンスメント型のｎＭＯＳＦＥＴであり、そのドレインがフライバック型昇圧トランス３１の一次コイル４１の一端に接続され、ソースが入力用コンデンサ３４の一端と同電位に接続されている。損失低減用ＭＯＳＦＥＴ３５は、ドレイン−ソース間に、寄生ダイオード４８を有している。

昇圧用コンデンサ３６は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。昇圧用コンデンサ３６は、損失低減用ＭＯＳＦＥＴ３５と並列に接続されている。すなわち、昇圧用コンデンサ３６の一端は、損失低減用ＭＯＳＦＥＴ３５のドレインと同電位に接続され、その他端は、損失低減用ＭＯＳＦＥＴ３５のソースと同電位に接続されている。

ゲートドライブ回路３７は、通電制御用ＭＯＳＦＥＴ３２をオン／オフするためのゲート信号を出力する回路である。

制御回路３８は、ゲートドライブ回路３７を制御し、ゲートドライブ回路３７からのゲート信号の出力／停止を切り替える。すなわち、制御回路３８からゲートドライブ回路３７にオン指示信号が入力されると、ゲートドライブ回路３７からゲート信号が出力され、ゲート信号が通電制御用ＭＯＳＦＥＴ３２のゲートに入力されることにより、通電制御用ＭＯＳＦＥＴ３２がオンになる。制御回路３８からゲートドライブ回路３７にオフ指示信号が入力されると、ゲートドライブ回路３７からのゲート信号の出力が停止され、通電制御用ＭＯＳＦＥＴ３２のゲートへのゲート信号の入力がなくなることにより、通電制御用ＭＯＳＦＥＴ３２がオフになる。

ゲートドライブ回路３９は、損失低減用ＭＯＳＦＥＴ３５をオン／オフするためのゲート信号を出力する回路である。

ヒステリシスコンパレータ回路４０には、損失低減用ＭＯＳＦＥＴ３５のドレイン電圧およびソース電圧が入力される。ヒステリシスコンパレータ回路４０は、検出信号を出力していない状態から、ドレイン電圧からソース電圧を減じた値（損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧）が負のオン閾値以下になったことに応答して検出信号を出力し、検出信号を出力している状態から、損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧が負のオフ閾値以上になったことに応答して検出信号の出力を停止する回路構成を有している。

なお、オン閾値は、損失低減用ＭＯＳＦＥＴ３５の寄生ダイオード４８の通電時の電圧降下量に応じた値であって、その絶対値が電圧降下量よりも小さい値となるように設定されている。また、オフ閾値は、０に近い値であって、その絶対値が損失低減用ＭＯＳＦＥＴ３５の通電時の電圧降下量よりも大きい値となるように設定されている。

ヒステリシスコンパレータ回路４０の検出信号は、ゲートドライブ回路３９に入力される。ヒステリシスコンパレータ回路４０からゲートドライブ回路３９に検出信号が入力されると、ゲートドライブ回路３９からゲート信号が出力され、ゲート信号が損失低減用ＭＯＳＦＥＴ３５のゲートに入力されることにより、損失低減用ＭＯＳＦＥＴ３５がオンになる。ヒステリシスコンパレータ回路４０からの検出信号の出力が停止すると、ゲートドライブ回路３９からのゲート信号の出力が停止され、損失低減用ＭＯＳＦＥＴ３５のゲートへのゲート信号の入力がなくなることにより、損失低減用ＭＯＳＦＥＴ３５がオフになる。

＜回路動作＞
プラズマリアクタ１の作動時には、制御回路３８によりゲートドライブ回路３７が制御されて、通電制御用ＭＯＳＦＥＴ３２のオン／オフが一定の周期で繰り返される。

通電制御用ＭＯＳＦＥＴ３２がオンされると、フライバック型昇圧トランス３１の一次コイル４１に一次電圧が印加され、配線４３および一次コイル４１に一次コイル電流が流れる。昇圧用コンデンサ３６に電荷が蓄積されている間、一次電圧は、入力用コンデンサ３４の電圧（バッテリ４７の出力電圧）と昇圧用コンデンサ３６の電圧との和となる。一次コイル４１に一次コイル電流が流れることにより、一次コイル４１にエネルギが蓄積される。

なお、一次コイル電流は、入力用コンデンサ３４から一次コイル４１側に流れるときに正の値をとり、その逆向きに流れるときに負の値をとるものとする。

昇圧用コンデンサ３６からの電荷の放出が終わると、一次電圧が入力用コンデンサ３４の電圧となり、一次コイル電流が損失低減用ＭＯＳＦＥＴ３５の寄生ダイオード４８を流れる。一次コイル電流が寄生ダイオード４８を流れることにより、寄生ダイオード４８での電圧降下が生じ、損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧が負のオン閾値以下になる。これに応答して、ヒステリシスコンパレータ回路４０からゲートドライブ回路３９に検出信号が入力され、ゲートドライブ回路３９から損失低減用ＭＯＳＦＥＴ３５のゲートにゲート信号が入力されることにより、損失低減用ＭＯＳＦＥＴ３５がオンになる。その結果、一次コイル電流が損失低減用ＭＯＳＦＥＴ３５を流れる。

その後、通電制御用ＭＯＳＦＥＴ３２がオフされると、損失低減用ＭＯＳＦＥＴ３５を流れる一次コイル電流が０になり、損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧が負のオフ閾値以上になる。これに応答して、ヒステリシスコンパレータ回路４０からの検出信号の出力が停止し、ゲートドライブ回路３９から損失低減用ＭＯＳＦＥＴ３５のゲートへのゲート信号の入力が停止することにより、損失低減用ＭＯＳＦＥＴ３５がオフになる。また、通電制御用ＭＯＳＦＥＴ３２がオフされると、一次コイル４１に蓄積されているエネルギが開放されて、フライバック型昇圧トランス３１の二次コイル４２に巻数比に応じた二次電圧がパルス的に発生する。この二次電圧がプラズマリアクタ用電源装置７の出力電圧として、プラズマリアクタ１の放電電極３，４間に印加される。また、一次コイル４１に蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路３３が充電される。

出力電圧の発生後に、残ったエネルギ（放電電極３，４の蓄積電荷、スナバ回路３３の蓄積エネルギ）により、一次コイル４１には、一次コイル４１から入力用コンデンサ３４側に向かう電流、つまり負の一次コイル電流が流れる。この負の一次コイル電流は、損失低減用ＭＯＳＦＥＴ３５およびその寄生ダイオード４８を通過できないので、損失低減用ＭＯＳＦＥＴ３５と並列に接続された昇圧用コンデンサ３６に蓄積される。

＜作用効果＞
以上のように、通電制御用ＭＯＳＦＥＴ３２のオン時には、入力用コンデンサ３４の電圧に昇圧用コンデンサ３６の電圧が加わり、一次コイル４１に印加される電圧が入力用コンデンサ３４の電圧よりも高くなる。そのため、二次電圧（出力電圧）の発生に必要なエネルギを一次コイル４１に蓄積するための通電時間を短縮することができる。その結果、一次コイル４１におけるジュール損失や通電制御用ＭＯＳＦＥＴ３２におけるオン損失が低減されるので、プラズマリアクタ用電源装置７の回路効率（変換効率）を向上させることができる。

また、二次電圧の発生後に一次コイル４１に流れる負の一次コイル電流が昇圧用コンデンサ３６に蓄積されることにより、その負の一次コイル電流が流れる時間も短くなるので、その分の損失も低減することができる。

昇圧用コンデンサ３６からの電荷の放出が終わると、入力用コンデンサ３４から一次コイル４１に向けて流れる正の一次コイル電流が損失低減用ＭＯＳＦＥＴ３５の寄生ダイオード４８を通過する。この寄生ダイオード４８の通電が検出されたことに応答して、損失低減用ＭＯＳＦＥＴ３５がオフからオンに切り替えられる。損失低減用ＭＯＳＦＥＴ３５がオンにされることにより、寄生ダイオード４８よりも電圧降下の小さい損失低減用ＭＯＳＦＥＴ３５に一次コイル電流が流れるので、通電損失を低減することができる。その結果、プラズマリアクタ用電源装置７の回路効率をさらに向上させることができる。

そして、昇圧用コンデンサ３６および損失低減用ＭＯＳＦＥＴ３５は、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。

よって、安価かつ小型な構成によって、フライバック型昇圧トランス３１の一次コイル４１に印加される一次電圧を高めることができ、プラズマリアクタ用電源装置７の回路効率を向上させることができる。

また、通電制御用ＭＯＳＦＥＴ３２のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタ１におけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタ１の放電電極３，４の小型化を図ることができ、ひいてはプラズマリアクタ１の小型化を図ることができる。

また、ヒステリシスコンパレータ回路４０は、検出信号を出力していない状態から、損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧が負のオン閾値以下になったことに応答して検出信号を出力し、検出信号を出力している状態から、損失低減用ＭＯＳＦＥＴ３５のドレイン−ソース間電圧が負のオフ閾値以上になったことに応答して検出信号の出力を停止する回路構成を有している。そして、ヒステリシスコンパレータ回路４０の検出信号が出力されている間、ゲートドライブ回路３９からゲート信号が出力され、損失低減用ＭＯＳＦＥＴ３５がオンになる。ヒステリシスコンパレータ回路４０の検出信号がヒステリシスを有しているので、損失低減用ＭＯＳＦＥＴ３５のチャタリングを防止でき、作動の信頼性を高めることができる。

＜プラズマリアクタ用電源装置（第３実施形態）＞
図６は、本発明の第３実施形態に係るプラズマリアクタ用電源装置７の構成を示す回路図である。

プラズマリアクタ用電源装置７（７Ｃ）は、フライバック型昇圧トランス５１、通電制御用ＭＯＳＦＥＴ５２、スナバ回路５３、入力用コンデンサ５４、損失低減用ＭＯＳＦＥＴ５５、昇圧用コンデンサ５６、ゲートドライブ回路５７、制御回路５８および絶縁型ＤＣ−ＤＣコンバータ５９を備えている。

フライバック型昇圧トランス５１は、一次コイル６１および二次コイル６２を有している。一次コイル６１の一端は、配線６３に接続されている。一次コイル６１の他端は、通電制御用ＭＯＳＦＥＴ５２を介して、グランドに接続（接地）されている。二次コイル６２の一端および他端は、それぞれプラズマリアクタ１の放電電極３，４に接続されている。

通電制御用ＭＯＳＦＥＴ５２は、たとえば、エンハンスメント型のｎＭＯＳＦＥＴであり、そのドレインがフライバック型昇圧トランス５１の一次コイル６１の他端に接続され、ソースがグランドに接続されている。通電制御用ＭＯＳＦＥＴ５２は、ドレイン−ソース間に、寄生ダイオード６４を有している。

スナバ回路５３は、コンデンサ（スナバコンデンサ）６５で構成されている。スナバ回路５３は、通電制御用ＭＯＳＦＥＴ５２と並列に接続されている。すなわち、スナバ回路５３の一端は、通電制御用ＭＯＳＦＥＴ５２のドレインと同電位に接続され、その他端は、通電制御用ＭＯＳＦＥＴ５２のソースと同電位に接続（アースに接続）されている。なお、スナバ回路５３は、単一のコンデンサ６５で構成されていてもよいが、複数のコンデンサの直列または並列の回路によって構成されていてもよい。

入力用コンデンサ５４は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。入力用コンデンサ５４の一端は、配線６３に接続され、その他端は、グランドに接続されている。

配線６３には、ヒューズ６６を介して、バッテリ６７のプラス端子が接続されている。そのため、入力用コンデンサ５４は、常にバッテリ６７の出力電圧で充電された状態になっている。これにより、配線６３のうち損失低減用ＭＯＳＦＥＴ５５のソース側の電位は、バッテリ６７のプラス端子と同電位（バッテリ６７の出力電圧）に安定に保たれる。バッテリ６７は、たとえば、１２Ｖの直流電圧を出力する車載バッテリである。

損失低減用ＭＯＳＦＥＴ５５は、配線６３の途中部に介装されている。損失低減用ＭＯＳＦＥＴ５５は、たとえば、エンハンスメント型のｎＭＯＳＦＥＴであり、そのドレインがフライバック型昇圧トランス５１の一次コイル６１の一端に接続され、ソースが入力用コンデンサ５４の一端と同電位に接続されている。損失低減用ＭＯＳＦＥＴ５５は、ドレイン−ソース間に、寄生ダイオード６８を有している。

昇圧用コンデンサ５６は、単一のコンデンサによって構成されていてもよいし、直列または並列に接続された複数のコンデンサによって構成されていてもよい。昇圧用コンデンサ５６は、損失低減用ＭＯＳＦＥＴ５５と並列に接続されている。すなわち、昇圧用コンデンサ５６の一端は、損失低減用ＭＯＳＦＥＴ５５のドレインと同電位に接続され、その他端は、損失低減用ＭＯＳＦＥＴ５５のソースと同電位に接続されている。

ゲートドライブ回路５７は、通電制御用ＭＯＳＦＥＴ５２をオン／オフするためのゲート信号を出力する回路である。

制御回路５８は、ゲートドライブ回路５７を制御し、ゲートドライブ回路５７からのゲート信号の出力／停止を切り替える。すなわち、制御回路５８からゲートドライブ回路５７にオン指示信号が入力されると、ゲートドライブ回路５７からゲート信号が出力され、ゲート信号が通電制御用ＭＯＳＦＥＴ５２のゲートに入力されることにより、通電制御用ＭＯＳＦＥＴ５２がオンになる。制御回路５８からゲートドライブ回路５７にオフ指示信号が入力されると、ゲートドライブ回路５７からのゲート信号の出力が停止され、通電制御用ＭＯＳＦＥＴ５２のゲートへのゲート信号の入力がなくなることにより、通電制御用ＭＯＳＦＥＴ５２がオフになる。

また、制御回路５８は、損失低減用ＭＯＳＦＥＴ５５のゲートドライブ回路（図示せず）を制御し、ゲートドライブ回路からのゲート信号の出力／停止を切り替える。すなわち、制御回路５８から損失低減用ＭＯＳＦＥＴ５５のゲートドライブ回路にオン指示信号が入力されると、ゲートドライブ回路からゲート信号が出力され、ゲート信号が損失低減用ＭＯＳＦＥＴ５５のゲートに入力されることにより、損失低減用ＭＯＳＦＥＴ５５がオンになる。制御回路５８からゲートドライブ回路にオフ指示信号が入力されると、ゲートドライブ回路からのゲート信号の出力が停止され、損失低減用ＭＯＳＦＥＴ５５のゲートへのゲート信号の入力がなくなることにより、損失低減用ＭＯＳＦＥＴ５５がオフになる。

絶縁型ＤＣ−ＤＣコンバータ５９は、入力用コンデンサ５４の電圧（バッテリ６７の出力電圧）を用いて昇圧用コンデンサ５６を充電可能に設けられている。すなわち、絶縁型ＤＣ−ＤＣコンバータ５９の入力端子は、配線６３およびグランドに接続されており、絶縁型ＤＣ−ＤＣコンバータ５９の出力端子は、昇圧用コンデンサ５６の両端に接続されている。絶縁型ＤＣ−ＤＣコンバータ５９は、制御回路５８によって制御され、損失低減用ＭＯＳＦＥＴ５５がオフされている期間内においてのみ作動される。そして、その作動中、絶縁型ＤＣ−ＤＣコンバータ５９は、ＣＣ−ＣＶモードで動作する。すなわち、絶縁型ＤＣ−ＤＣコンバータ５９は、ＣＶモード（定電圧動作モード）において、出力電圧（昇圧用コンデンサ５６に印加される電圧）が予め設定された制限値未満であっても、出力電流が予め設定された制限値に達すると、ＣＶモードからＣＣモード（定電流動作モード）に移行して、出力電流を制限値以下に制限する。一方、絶縁型ＤＣ−ＤＣコンバータ５９は、ＣＣモードにおいて、出力電流が制限値未満であっても、出力電圧が制限値に達すると、ＣＣモードからＣＶモードに移行して、出力電圧を制限値以下に制限する。

＜回路動作＞
図７は、フライバック型昇圧トランス５１の一次コイル６１に流れる一次コイル電流、プラズマリアクタ用電源装置７の出力電圧（フライバック型昇圧トランス５１の二次電圧）およびフライバック型昇圧トランス５１の一次コイル６１に印加される一次電圧の時間変化を示すグラフである。

プラズマリアクタ１の作動時には、制御回路５８によりゲートドライブ回路５７が制御されて、通電制御用ＭＯＳＦＥＴ５２のオン／オフが一定の周期で繰り返される。

通電制御用ＭＯＳＦＥＴ５２がオンされると（時刻Ｔ１１）、フライバック型昇圧トランス５１の一次コイル６１に一次電圧が印加され、配線６３および一次コイル６１に一次コイル電流が流れる。昇圧用コンデンサ５６に電荷が蓄積されている間（時刻Ｔ１１−Ｔ１２）、一次電圧は、入力用コンデンサ５４の電圧（バッテリ６７の出力電圧）と昇圧用コンデンサ５６の電圧との和となる。一次コイル６１に一次コイル電流が流れることにより、一次コイル６１にエネルギが蓄積される。

なお、一次コイル電流は、入力用コンデンサ５４から一次コイル６１側に流れるときに正の値をとり、その逆向きに流れるときに負の値をとるものとする。

昇圧用コンデンサ５６からの電荷の放出が終わると（時刻Ｔ１２）、一次電圧が入力用コンデンサ５４の電圧となり、一次コイル電流が損失低減用ＭＯＳＦＥＴ５５の寄生ダイオード６８を流れる。一次コイル電流が寄生ダイオード６８を流れることにより、寄生ダイオード６８での電圧降下が生じる。制御回路５８により、寄生ダイオード６８での電圧降下（寄生ダイオード６８の通電）が検出されると、損失低減用ＭＯＳＦＥＴ５５のゲートドライブ回路が制御されて、ゲートドライブ回路から損失低減用ＭＯＳＦＥＴ５５のゲートにゲート信号が入力される。これにより、損失低減用ＭＯＳＦＥＴ５５がオンになる。その結果、一次コイル電流が損失低減用ＭＯＳＦＥＴ５５を流れる。

また、損失低減用ＭＯＳＦＥＴ５５のオンに対応して、制御回路５８により、絶縁型ＤＣ−ＤＣコンバータ５９の作動が停止される。

その後、通電制御用ＭＯＳＦＥＴ５２がオフされると（時刻Ｔ１３）、損失低減用ＭＯＳＦＥＴ５５を流れる一次コイル電流が０になる。これに応答して、制御回路５８により、損失低減用ＭＯＳＦＥＴ５５のゲートドライブ回路が制御されて、ゲートドライブ回路から損失低減用ＭＯＳＦＥＴ５５のゲートへのゲート信号が停止されることにより、損失低減用ＭＯＳＦＥＴ５５がオフになる。損失低減用ＭＯＳＦＥＴ５５のオフに対応して、制御回路５８により、絶縁型ＤＣ−ＤＣコンバータ５９が作動され、昇圧用コンデンサ５６の充電が開始される。

また、通電制御用ＭＯＳＦＥＴ５２がオフされると、一次コイル６１に蓄積されているエネルギが開放されて、フライバック型昇圧トランス５１の二次コイル６２に巻数比に応じた二次電圧がパルス的に発生する。この二次電圧がプラズマリアクタ用電源装置７の出力電圧として、プラズマリアクタ１の放電電極３，４間に印加される。また、一次コイル６１に蓄積されたエネルギが開放されると、そのエネルギの一部により、スナバ回路５３が充電される。

出力電圧の発生後に、残ったエネルギ（放電電極３，４の蓄積電荷、スナバ回路５３の蓄積エネルギ）により、一次コイル６１には、一次コイル６１から入力用コンデンサ５４側に向かう電流、つまり負の一次コイル電流が流れる（時間Ｔ１４−Ｔ１５）。この負の一次コイル電流は、損失低減用ＭＯＳＦＥＴ５５およびその寄生ダイオード６８を通過できないので、損失低減用ＭＯＳＦＥＴ５５と並列に接続された昇圧用コンデンサ５６に蓄積される。

＜作用効果＞
以上のように、通電制御用ＭＯＳＦＥＴ５２のオン時には、入力用コンデンサ５４の電圧に昇圧用コンデンサ５６の電圧が加わり、一次コイル６１に印加される電圧が入力用コンデンサ５４の電圧よりも高くなる。そのため、二次電圧（出力電圧）の発生に必要なエネルギを一次コイル６１に蓄積するための通電時間を短縮することができる。その結果、一次コイル６１におけるジュール損失や通電制御用ＭＯＳＦＥＴ５２におけるオン損失が低減されるので、プラズマリアクタ用電源装置７の回路効率（変換効率）を向上させることができる。

また、二次電圧の発生後に一次コイル６１に流れる負の一次コイル電流が昇圧用コンデンサ５６に蓄積されることにより、その負の一次コイル電流が流れる時間も短くなるので、その分の損失も低減することができる。

昇圧用コンデンサ５６からの電荷の放出が終わると、入力用コンデンサ５４から一次コイル６１に向けて流れる正の一次コイル電流が損失低減用ＭＯＳＦＥＴ５５の寄生ダイオード６８を通過する。この寄生ダイオード６８の通電が検出されたことに応答して、損失低減用ＭＯＳＦＥＴ５５がオフからオンに切り替えられる。損失低減用ＭＯＳＦＥＴ５５がオンにされることにより、寄生ダイオード６８よりも電圧降下の小さい損失低減用ＭＯＳＦＥＴ５５に一次コイル電流が流れるので、通電損失を低減することができる。その結果、プラズマリアクタ用電源装置７の回路効率をさらに向上させることができる。

そして、昇圧用コンデンサ５６および損失低減用ＭＯＳＦＥＴ５５は、スイッチング素子、昇圧トランスおよび出力電圧平滑用のコンデンサなどの多数の部品で構成されるＤＣ−ＤＣコンバータと比較して、サイズが小さく、かつ、安価である。

また、昇圧用コンデンサ５６は、絶縁型ＤＣ−ＤＣコンバータ５９によっても充電される。絶縁型ＤＣ−ＤＣコンバータ５９として、昇圧用コンデンサ５６を一定の電圧に保持することが可能な電力容量の大きなものではなく、出力電圧および出力電流をそれぞれ比較的低値に設定可能な電力容量の小さなものが用いられても、一次コイル６１に印加される電圧を昇圧させる効果を発揮することができる。

よって、安価かつ小型な構成によって、フライバック型昇圧トランス５１の一次コイル６１に印加される一次電圧を高めることができ、プラズマリアクタ用電源装置７の回路効率を向上させることができる。

また、通電制御用ＭＯＳＦＥＴ５２のオン／オフ周期を短くすることができるので、二次電圧の発生周期を短くすることができる。これにより、プラズマリアクタ１におけるプラズマの出力周波数の増大を図ることができ、その出力周波数の増大に応じて、プラズマリアクタ１の放電電極３，４の小型化を図ることができ、ひいてはプラズマリアクタ１の小型化を図ることができる。

また、絶縁型ＤＣ−ＤＣコンバータ５９は、損失低減用ＭＯＳＦＥＴ５５がオフの期間内においてのみ作動され、損失低減用ＭＯＳＦＥＴ５５がオンの期間は作動されない。これにより、絶縁型ＤＣ−ＤＣコンバータ５９の出力端子間が損失低減用ＭＯＳＦＥＴ５５を介して短絡することを防止できる。

＜変形例＞
以上、本発明のいくつかの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。

たとえば、図６に示されるプラズマリアクタ用電源装置７Ｃにおいて、損失低減用ＭＯＳＦＥＴ５５のオン／オフを切り替えるために、図５に示されるゲートドライブ回路３９およびヒステリシスコンパレータ回路４０と同等の構成が備えられてもよい。

また、図６に示される構成において、損失低減用ＭＯＳＦＥＴ５５に代えて、ダイオードが設けられてもよい。ダイオードは、配線６３の途中部に介装されて、アノードが入力用コンデンサ５４の一端と同電位に接続され、カソードがフライバック型昇圧トランス５１の一次コイル６１の一端と同電位に接続される。

その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ プラズマリアクタ
７ プラズマリアクタ用電源装置
１１ フライバック型昇圧トランス
１２ 通電制御用ＭＯＳＦＥＴ（スイッチング素子）
１３ スナバ回路
１４ 入力用コンデンサ（直流電源）
１５ ダイオード
１６ 昇圧用コンデンサ
２１ 一次コイル
３１ フライバック型昇圧トランス
３２ 通電制御用ＭＯＳＦＥＴ（スイッチング素子）
３３ スナバ回路
３４ 入力用コンデンサ（直流電源）
３５ 損失低減用ＭＯＳＦＥＴ
３６ 昇圧用コンデンサ
３９ ゲートドライブ回路（トランジスタ駆動手段）
４０ ヒステリシスコンパレータ回路（’トランジスタ駆動手段）
４１ 一次コイル
４８ 寄生ダイオード
５１ フライバック型昇圧トランス
５２ 通電制御用ＭＯＳＦＥＴ（スイッチング素子）
５３ スナバ回路
５４ 入力用コンデンサ（直流電源）
５６ 昇圧用コンデンサ
５９ 絶縁型ＤＣ−ＤＣコンバータ
６１ 一次コイル
６８ 寄生ダイオード（ダイオード）

Claims (1)

1. プラズマリアクタに印加される電圧を発生するプラズマリアクタ用電源装置であって、
   フライバック型昇圧トランスと、
   前記フライバック型昇圧トランスの一次コイルと直列に接続されたスイッチング素子と、
   前記一次コイルおよび前記スイッチング素子の直列回路に接続された直流電源と、
   前記スイッチング素子と並列に接続されたスナバ回路と、
   前記一次コイルと前記直流電源との間に介在され、前記直流電源の電圧に応じた向きと逆向きの電流を遮断するダイオードと、
   前記ダイオードと並列に接続された昇圧用コンデンサと、
   前記直流電源の電圧を用いて前記昇圧用コンデンサを充電する絶縁型ＤＣ−ＤＣコンバータとを含む、プラズマリアクタ用電源装置。

Images