JP3283843B2 - フライバックトランス用電源回路 - Google Patents

フライバックトランス用電源回路

Info

Publication number
JP3283843B2
JP3283843B2 JP02757099A JP2757099A JP3283843B2 JP 3283843 B2 JP3283843 B2 JP 3283843B2 JP 02757099 A JP02757099 A JP 02757099A JP 2757099 A JP2757099 A JP 2757099A JP 3283843 B2 JP3283843 B2 JP 3283843B2
Authority
JP
Japan
Prior art keywords
switching element
primary coil
power supply
voltage value
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02757099A
Other languages
English (en)
Other versions
JP2000228877A (ja
Inventor
貞雄 森元
敏一 永木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP02757099A priority Critical patent/JP3283843B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to CN00800122.7A priority patent/CN1293864A/zh
Priority to CNB2005101378403A priority patent/CN100468935C/zh
Priority to US09/647,643 priority patent/US6344982B1/en
Priority to PCT/JP2000/000548 priority patent/WO2000046982A1/ja
Priority to EP00902043A priority patent/EP1069762A1/en
Priority to TW089101992A priority patent/TW461216B/zh
Publication of JP2000228877A publication Critical patent/JP2000228877A/ja
Application granted granted Critical
Publication of JP3283843B2 publication Critical patent/JP3283843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子機器、通
信機器等に用い、トランスの一次側の共振動作によって
電圧パルスを発生させ、この電圧パルスを昇圧して二次
側から出力する電源回路に関するものである。
【0002】
【従来の技術】以下、従来の電源回路について図面を参
照しながら説明する。
【0003】図5は従来の電源回路を示す等価回路図、
図6は同電源回路における電圧、電流、スイッチパルス
の時経変化を示す波形図である。
【0004】図5において、従来の電源回路は、テレビ
やディスプレイ等に使用して、トランスから陰極線管に
加えられる高圧出力電圧の安定化を図っており、トラン
ス1の一次コイル2の一端側に接続した駆動電源3と、
この一次コイル2の他端側に接続したスイッチング素子
4およびコンデンサ5およびダイオード6とを備えてい
る。
【0005】また、スイッチング素子4は内部ダイオー
ドを有したMOS型電界効果トランジスタ(MOS F
ET)とし、このMOS型電界効果トランジスタのドレ
インを一次コイル2の他端側に接続し、ソースをアース
側に接続し、ゲートをスイッチング素子4を制御するパ
ルス波を発生するPWM制御回路7側に接続し、内部ダ
イオードがアノードをアース側にカソードを一次コイル
2の他端側に接続した状態で保有され、コンデンサ5は
一端を一次コイル2の他端側に接続し、他端をアース側
に接続し、ダイオード6はカソードを一次コイル2の他
端側に接続し、アノードをアース側に接続し、ダイオー
ド6のカソードおよびコンデンサ5の一端をトランジス
タのドレインと一次コイルとの間に接続している。
【0006】このとき、コンデンサ5の一端はダイオー
ド6のカソードと一次コイル2の他端との間に接続して
いる。
【0007】そして、二次コイル8には、水平周波数や
垂直周波数の高いディスプレイ9(CRT)等を接続し
ている。
【0008】さらに、この電源回路における時経変化に
対する電圧、電流、スイッチパルスを示す波形は図6に
示すようになる。
【0009】図6において、(a)は電源回路のO点に
おけるトランスの一次コイルに誘起される電圧値の時経
変化を示す波形図、(b)は電源回路のO点における電
流値の時経変化を示す波形図、(c)はスイッチング素
子に入力されるPWM制御回路の出力波形の時経変化を
示す波形図である。
【0010】A−B期間について、(c)において、ス
イッチング素子4にPWM制御回路7の一定周期のパル
ス波(出力波)が入力され、スイッチング素子4をON
状態にすると、(b)において、スイッチング素子4の
ON状態の長さに比例して、O点における電流値が時間
とともに増大し、一次コイル2にエネルギーが充填され
る。
【0011】B−C期間について、(c)において、ス
イッチング素子4へのPWM制御回路7パルス波の入力
をやめ、スイッチング素子4をOFF状態にすると、一
次コイル2に充填されたエネルギーはコンデンサ5へ充
填され始め、(b)において、O点における電流値が時
間とともに減少し、充填が完了すると、(a)におい
て、一次コイル2の電圧値がピーク値となる。
【0012】C−D期間について、コンデンサ5への充
填が完了すると、コンデンサ5に充填されたエネルギー
は一次コイル2へ再充填され始め、(b)において、O
点における電流値が時間とともに減少し、充填が完了す
ると、(a)において、一次コイル2の電圧値が0とな
る。
【0013】D−E期間について、一次コイル2への充
填が完了すると、一次コイル2に充填されたエネルギー
はコンデンサへ再充填され始めようとするが、このと
き、一次コイル2の両端の電圧の正負極の関係より、コ
ンデンサ5はアース側から再充填され始めようとする。
しかし、一次コイル2の他端とアースとの間には、アー
ス側にアノードを接続したダイオード6があるので、コ
ンデンサ5には充填されず、インピーダンスの低いダイ
オード6を介して電流が流れ、(b)において、O点に
おける電流値が時間とともに増加しつつも、コンデンサ
5にはエネルギーが充填されないので、(a)におい
て、一次コイル2の電圧値は0のままである。
【0014】E−F期間について、ここで、一次コイル
2に充填されたエネルギーはダイオード6を介して電流
が流れたことにより開放されたので、理論的には、
(b)において、O点における電流値は、(c)におい
て、スイッチング素子4をON状態にしない限りは、0
のままであるはずだが、実際には、(b)において、O
点における電流値はある一定時間増加している。
【0015】そして、このO点における電流値の増加に
ともない、一次コイル2に一定のエネルギーが充填され
てしまう。
【0016】F−G期間について、そうすると、上述と
同様に、一次コイル2への充填が完了すると、一次コイ
ル2に充填されたエネルギーはコンデンサ5へ充填され
始め、(b)において、O点における電流値が時間とと
もに減少し、充填が完了すると、(a)において、一次
コイル2の電圧値がピーク値となる。
【0017】G−H期間について、コンデンサ5への充
填が完了すると、コンデンサ5に充填されたエネルギー
は一次コイル2へ再充填され始め、(b)において、O
点における電流値が時間とともに減少し、充填が完了す
ると、(a)において、一次コイル2の電圧値が0とな
る。
【0018】H−I期間について、一次コイル2への充
填が完了すると、一次コイル2に充填されたエネルギー
はコンデンサ5へ再充填され始めようとするが、(b)
において、O点における電流値が時間とともに増加しつ
つも、コンデンサ5にはエネルギーが充填されないの
で、(a)において、一次コイル2の電圧値は0のまま
である。
【0019】I−J期間について、そして、上述と同様
に、再度、(b)において、O点における電流値はある
一定時間増加するので、一次コイル2にエネルギーが充
填される。
【0020】J−K(A)期間について、一次コイル2
への充填が完了すると、一次コイル2に充填されたエネ
ルギーはコンデンサ5へ充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル2の電圧値が
ピーク値となるが、この途中で、(c)において、スイ
ッチング素子4をON状態にしたので、新たに、これを
起点として、上述と同様のことが再度繰り返される。
【0021】
【発明が解決しようとする課題】上記従来の構成では、
一次コイル2の電圧値によって、二次コイル8の出力電
圧が変化するが、一次コイル2の電圧値はスイッチング
素子4のON状態の時間の長短により変化し、ON状態
が長いほど、電圧値は大きくなる。
【0022】このとき、PWM制御回路7から一定周期
のパルス波をスイッチング素子4に入力するが、このパ
ルス波のONのタイミング時に、一次コイル2の電圧値
は、一瞬にして0になる。そして、この急激な電圧値の
変動のために、O点における電流値は、スイッチング素
子4のON状態の間、うねりを生じながら、増大してい
く。特に、パルス波のONのタイミング時に、一次コイ
ル2の電圧値が駆動電源電圧値よりも大きい値から0に
変化した場合は、この影響は大きい。
【0023】このように、従来の構成では、この電流値
のうねりの影響によって、画面にノイズが発生するとい
う問題点を有していた。
【0024】本発明は上記問題点を解決するもので、電
流値のうねりを抑制し、画面にノイズが発生するのを防
止した電源回路を提供することを目的としている。
【0025】
【課題を解決するための手段】上記目的を達成するため
に本発明は、トランスの一次コイルの一端側に接続した
駆動電源と、前記一次コイルの他端側に接続した第1の
スイッチング素子およびコンデンサおよび第1のダイオ
ードとを備え、前記第1のスイッチング素子は第1のM
OS型電界効果トランジスタとし、前記第1のMOS型
電界効果トランジスタのドレインを前記一次コイルの他
端側に接続し、ソースをアース側に接続し、ゲートを制
御回路側に接続し、前記コンデンサは一端を前記一次コ
イルの他端側に接続し、他端をアース側に接続し、前記
第1のダイオードはカソードを前記一次コイルの他端側
に接続し、アノードをアース側に接続しており、さら
に、前記一次コイルに相互誘導される補助コイルを設け
るとともに、前記補助コイルに接続した第2のダイオー
ドおよび第2のスイッチング素子を設け、前記第2のス
イッチング素子は第2のMOS型電界効果トランジスタ
とし、前記第2のMOS型電界効果トランジスタのドレ
インを前記第2のダイオードのカソード側に接続し、ソ
ースをアース側に接続し、ゲートを前記制御回路側に接
続し、前記補助コイルは一端をアース側に接続し、他端
を前記第2のダイオードのアノード側に接続しており、
前記制御回路は、第1のスイッチング素子および第2の
スイッチング素子を制御するパルス波を発生するととも
に、第1のスイッチング素子がOFF状態で、前記第1
のダイオードに電流が流れた後、前記一次コイルの電圧
値が駆動電源電圧値よりも大きい時に第2のスイッチン
グ素子をON状態に切換え、前記一次コイルの電圧値を
駆動電源電圧値に降圧し、第2のスイッチング素子がO
N状態の間に第1のスイッチング素子をON状態に切換
え、前記一次コイルの電圧値を駆動電源電圧値から0に
降圧し、第1のスイッチング素子がON状態の間に第2
のスイッチング素子をOFF状態に切換えるようにした
構成である。
【0026】なお、補助コイルの出力電圧波形は巻数比
に応じた一次コイルの電圧波形の電源電圧が0Vにシフ
トされた電圧波形が誘起されることによって切換わる。
【0027】上記構成により、第2のスイッチング素子
を、第1のスイッチング素子がOFF状態で、前記第1
のダイオードに電流が流れた後、前記一次コイルの電圧
値が駆動電源電圧値よりも大きい時にON状態に切換え
るので、一次コイルの電圧値が駆動電源電圧値よりも大
きい場合、第2のスイッチング素子をONにした瞬間
に、一次コイルの電圧値は駆動電源電圧値に減少し、第
1のスイッチング素子をONにした瞬間に、一次コイル
の電圧値は0になる。
【0028】つまり、第1のスイッチング素子をONに
した瞬間は、常に、駆動電源電圧値以下の値から0に変
化するので、急激な電圧変化がなく、電流波形に生じる
うねりを抑制できる。
【0029】
【発明の実施の形態】本発明の請求項1記載の発明は、
トランスの一次コイルの一端側に接続した駆動電源と、
前記一次コイルの他端側に接続した第1のスイッチング
素子およびコンデンサおよび第1のダイオードとを備
え、前記第1のスイッチング素子は第1のMOS型電界
効果トランジスタとし、前記第1のMOS型電界効果ト
ランジスタのドレインを前記一次コイルの他端側に接続
し、ソースをアース側に接続し、ゲートを制御回路側に
接続し、前記コンデンサは一端を前記一次コイルの他端
側に接続し、他端をアース側に接続し、前記第1のダイ
オードはカソードを前記一次コイルの他端側に接続し、
アノードをアース側に接続しており、さらに、前記一次
コイルに相互誘導される補助コイルを設けるとともに、
前記補助コイルに接続した第2のダイオードおよび第2
のスイッチング素子を設け、前記第2のスイッチング素
子は第2のMOS型電界効果トランジスタとし、前記第
2のMOS型電界効果トランジスタのドレインを前記第
2のダイオードのカソード側に接続し、ソースをアース
側に接続し、ゲートを前記制御回路側に接続し、前記補
助コイルは一端をアース側に接続し、他端を前記第2の
ダイオードのアノード側に接続しており、前記制御回路
は、第1のスイッチング素子および第2のスイッチング
素子を制御するパルス波を発生するとともに、第2のス
イッチング素子を、第1のスイッチング素子がOFF状
態で、前記第1のダイオードに電流が流れた後、前記一
次コイルの電圧値が駆動電源電圧値よりも大きい時にO
N状態に切換え、第1のスイッチング素子がON状態の
間にOFF状態に切換えるようにした構成である。
【0030】上記構成により、第2のスイッチング素子
を、第1のスイッチング素子がOFF状態で、第1のダ
イオードに電流が流れた後、一次コイルの電圧値が駆動
電源電圧値よりも大きい時にON状態に切換えるので、
一次コイルの電圧値が駆動電源電圧値よりも大きい場
合、第2のスイッチング素子をONにした瞬間に、一次
コイルの電圧値は駆動電源電圧値に減少し、第1のスイ
ッチング素子をONにした瞬間に、一次コイルの電圧値
は0になる。
【0031】つまり、第1のスイッチング素子をONに
した瞬間は、常に、駆動電源電圧値以下の値から0に変
化するので、急激な電圧変化がなく、電流波形に生じる
うねりを抑制できる。
【0032】(第1の実施の形態)以下、本発明の第1
の実施の形態における電源回路について図面を参照しな
がら説明する。
【0033】図1は本発明の第1の実施の形態における
トランスの電源回路を示す等価回路図、図2は同電源回
路における電圧、電流、スイッチパルスの時経変化を示
す波形図である。
【0034】図1において、本発明の第1の実施の形態
における電源回路は、トランス21の一次コイル22の
一端側に接続した駆動電源23と、この一次コイル22
の他端側に接続したスイッチング素子24およびコンデ
ンサ25および第1のダイオード26とを備えている。
【0035】また、第1のスイッチング素子24は内部
ダイオードを有した第1のMOS型電界効果トランジス
タ(MOS FET)とし、この第1のMOS型電界効
果トランジスタのドレインを一次コイル22の他端側に
接続し、ソースをアース側に接続し、ゲートを第1のス
イッチング素子24を制御するパルス波を発生するPW
M制御回路27側に接続し、内部ダイオードがアノード
をアース側にカソードを一次コイル22の他端側に接続
した状態で保有され、コンデンサ25は一端を一次コイ
ル22の他端側に接続し、他端をアース側に接続し、第
1のダイオード26はカソードを一次コイル22の他端
側に接続し、アノードをアース側に接続し、第1のダイ
オード26のカソードおよびコンデンサ25の一端を第
1のMOS型電界効果トランジスタのドレインと一次コ
イル22との間に接続している。
【0036】さらに、この一次コイル22に相互誘導さ
れるとともに、一端をアース側に接続した補助コイル3
0を設けるとともに、この補助コイル30の他端側に接
続した第2のダイオード31および第2のスイッチング
素子32を設け、第2のスイッチング素子32は第2の
MOS型電界効果トランジスタとし、第2のMOS型電
界効果トランジスタのドレインを第2のダイオード31
を介して補助コイル30の他端側に接続し、ソースをア
ース側に接続し、ゲートを制御回路27側に接続し、第
2のダイオード31はアノードを補助コイル30の他端
側に接続し、カソードを第2のMOS型電界効果トラン
ジスタのドレイン側と接続しており、制御回路27は、
第1のスイッチング素子24がON状態の間に、第2の
スイッチング素子32をOFF状態に切換え、第1のス
イッチング素子24がOFF状態で、第1のダイオード
26に電流が流れた後、一次コイル22の電圧値が駆動
電源電圧値よりも大きい時にON状態に切換えるように
している。
【0037】そして、二次コイル28には、水平周波数
や垂直周波数の高いディスプレイ29(CRT)等を接
続している。
【0038】このとき、この電源回路における時経変化
に対する電圧、電流、スイッチパルスを示す波形は図2
に示すようになる。
【0039】図2において、(a)は電源回路のO点に
おけるトランスの一次コイルに誘起される電圧値の時経
変化を示す波形図、(b)は電源回路のO点における電
流値の時経変化を示す波形図、(c)は第1のスイッチ
ング素子に入力されるPWM制御回路の出力波形の時経
変化を示す波形図、(d)は第2のスイッチング素子に
入力されるPWM制御回路の出力波形の時経変化を示す
波形図、(e)は電源回路のP点における電流値の時経
変化を示す波形図である。
【0040】A−B期間について、(c)において、第
1のスイッチング素子24にPWM制御回路27の一定
周期のパルス波(出力波)が入力され、第1のスイッチ
ング素子24をON状態にすると、(b)において、第
1のスイッチング素子24のON状態の長さに比例し
て、O点における電流値が時間とともに増大し、一次コ
イル22にエネルギーが充填される。
【0041】B−C期間について、(c)において、第
1のスイッチング素子24へのPWM制御回路27のパ
ルス波の入力をやめ、第1のスイッチング素子24をO
FF状態にすると、一次コイル22に充填されたエネル
ギーはコンデンサ25へ充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧値
がピーク値となる。
【0042】C−D期間について、コンデンサ25への
充填が完了すると、コンデンサ25に充填されたエネル
ギーは一次コイル22へ再充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧値
が0となる。
【0043】D−E期間について、一次コイル22への
充填が完了すると、一次コイル22に充填されたエネル
ギーはコンデンサ25へ再充填され始めようとするが、
このとき、一次コイル22の両端の電圧の正負極の関係
より、コンデンサ25はアース側から再充填され始めよ
うとする。しかし、一次コイル22の他端とアースとの
間には、アース側にアノードを接続した第1のダイオー
ド26があるので、コンデンサ25には充填されず、イ
ンピーダンスの低い第1のダイオード26を介して電流
が流れ、(b)において、O点における電流値が時間と
ともに増加しつつも、コンデンサ25にはエネルギーが
充填されないので、(a)において、一次コイル22の
電圧値は0のままである。
【0044】E−F期間について、ここで、一次コイル
22に充填されたエネルギーは第1のダイオード26を
介して電流が流れたことにより開放されたので、理論的
には、(b)において、O点における電流値は、(c)
において、スイッチング素子24をON状態にしない限
りは、0のままであるはずだが、実際には、(b)にお
いて、O点における電流値はある一定時間増加してい
る。
【0045】そして、このO点における電流値の増加に
ともない、一次コイル22に一定のエネルギーが充填さ
れてしまう。
【0046】F−G期間について、そうすると、上述と
同様に、一次コイル22への充填が完了すると、一次コ
イル22に充填されたエネルギーはコンデンサ25へ充
填され始め、(b)において、O点における電流値が時
間とともに減少し、充填が完了すると、(a)におい
て、一次コイル22の電圧値がピーク値となる。
【0047】G−H期間について、コンデンサ25への
充填が完了すると、コンデンサ25に充填されたエネル
ギーは一次コイル22へ再充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧値
が0となる。
【0048】H−I期間について、一次コイル22への
充填が完了すると、一次コイル22に充填されたエネル
ギーはコンデンサ25へ再充填され始めようとするが、
(b)において、O点における電流値が時間とともに増
加しつつも、コンデンサ25にはエネルギーが充填され
ないので、(a)において、一次コイル22の電圧値は
0のままである。
【0049】I−J期間について、そして、上述と同様
に、再度、(b)において、O点における電流値はある
一定時間増加するので、一次コイル22にエネルギーが
充填される。
【0050】J−K(A)期間について、一次コイル2
2への充填が完了すると、一次コイル22に充填された
エネルギーはコンデンサ25へ充填され始め、(b)に
おいて、O点における電流値が時間とともに減少し、充
填が完了すると、(a)において、一次コイル22の電
圧値がピーク値となるが、この途中で、(c)におい
て、第1のスイッチング素子24をON状態にしたの
で、新たに、これを起点とする。
【0051】さらに、第2のスイッチング素子32を、
第1のスイッチング素子24がOFF状態で、第1のダ
イオード26に電流が流れた後、一次コイル22の電圧
値が駆動電源電圧値よりも大きい時(Xおよび(X))
にON状態に切換え、第1のスイッチング素子がON状
態の間(Yおよび(Y))にOFF状態に切換えるよう
にしている。
【0052】このとき、(d)において、第2のスイッ
チング素子32がON状態になると、これに合わせて、
(e)において、P点に電流が流れる。
【0053】そして、(A)〜(D)においては、上述
と同様のことが繰り返される。
【0054】なお、(a)の波形の周期に合わせて、
(c),(d)の波形のタイミングをあらかじめ設定し
ている。
【0055】上記構成の電源回路について、以下その動
作を説明する。
【0056】上記構成により、第2のスイッチング素子
32を、第1のスイッチング素子24がOFF状態で、
第1のダイオード26に電流が流れた後、一次コイル2
2の電圧値が駆動電源電圧値よりも大きい時(Xおよび
(X))にON状態に切換えるので、一次コイルの電圧
値が駆動電源電圧値よりも大きい場合、第2のスイッチ
ング素子32をONにした瞬間に、一次コイル22の電
圧値は駆動電源電圧値に減少し、第1のスイッチング素
子24をONにした瞬間に、一次コイル22の電圧値は
0になる。
【0057】このとき、一次コイル22の電圧値が駆動
電源電圧値に徐々に減少しているのは、トランス21の
内部にたまっているエネルギーが徐々に開放されている
からであり、さらに、補助コイル30がショートされて
いるからである。
【0058】つまり、第1のスイッチング素子24をO
Nにした瞬間は、常に、駆動電源電圧値以下の値から0
に変化するので、急激な電圧変化がなく、電流波形に生
じるうねりを抑制できる。
【0059】このように第1の実施の形態によれば、第
1のスイッチング素子24をONにした瞬間は、常に、
駆動電源電圧値以下の値から0に変化するので、急激な
電圧変化がなく、電流波形に生じるうねりを抑制でき
る。
【0060】(第2の実施の形態)以下、本発明の第2
の実施の形態における電源回路について図面を参照しな
がら説明する。
【0061】図3は本発明の第2の実施の形態における
トランスの電源回路を示す等価回路図、図4は同電源回
路における電圧、電流、スイッチパルスの時経変化を示
す波形図である。
【0062】図3、図4において、第2の実施の形態に
おけるトランスの電源回路は、第1の実施の形態におけ
るトランスの電源回路を改良したものであり、同一構成
部分には同一番号を付している。
【0063】第2の実施の形態におけるトランスの電源
回路は、第1の実施の形態におけるトランスの電源回路
において、第1のスイッチング素子24のMOS型電界
効果トランジスタのドレインと第1のダイオード26の
カソードとの間に第3のダイオード33を設けており、
第3のダイオード33のカソードを第1のスイッチング
素子24のMOS型電界効果トランジスタのドレインと
接続し、第3のダイオード33のアノードを第1のダイ
オード26のカソードと接続した構成である。
【0064】このとき、この電源回路における時経変化
に対する電圧、電流、スイッチパルスを示す波形は図4
に示すようになる。
【0065】図4において、(a)は電源回路のO点に
おけるトランスの一次コイルに誘起される電圧値の時経
変化を示す波形図、(b)は電源回路のO点における電
流値の時経変化を示す波形図、(c)は第1のスイッチ
ング素子に入力されるPWM制御回路の出力波形の時経
変化を示す波形図、(d)は第2のスイッチング素子に
入力されるPWM制御回路の出力波形の時経変化を示す
波形図、(e)は電源回路のP点における電流値の時経
変化を示す波形図であり、第2の実施の形態における波
形図は、第1の実施の形態における波形図と、(a),
(b)における、E〜K(A)期間を除いて、同等の波
形図である。
【0066】E−K(A)期間については、第3のダイ
オード33を設けたので、(b)において、発生する電
流値が小さくなり、(a)において、発生する電圧値は
駆動電源電圧を中心にLC共振するものの、電圧値が0
よりも小さくならない。
【0067】よって、(c)において、第1のダイオー
ド26に1回目の電流が流れた後は、2回目以降の電流
は流れず、第1のスイッチング素子24をON状態にし
た際、第1のスイッチング素子24に電流が流れないと
いう現象が発生することを防止できるので、水平周波
数、垂直周波数が大きい高解像度を有したディスプレイ
29等に対しても、トランスの一次コイル22に電圧を
確実に発生させることができる。
【0068】また、第1の実施の形態における電源回路
と同様に、第2のスイッチング素子32を、第1のスイ
ッチング素子24がOFF状態で、第1のダイオード2
6に電流が流れた後、一次コイル22の電圧値が駆動電
源電圧値よりも大きい時(Xおよび(X))にON状態
に切換え、第1のスイッチング素子がON状態の間(Y
および(Y))にOFF状態に切換えるようにしている
ので、一次コイルの電圧値が駆動電源電圧値よりも大き
い場合、第2のスイッチング素子32をONにした瞬間
に、一次コイル22の電圧値は駆動電源電圧値に減少
し、第1のスイッチング素子24をONにした瞬間に、
一次コイル22の電圧値は0になる。
【0069】つまり、第1のスイッチング素子24をO
Nにした瞬間は、常に、駆動電源電圧値以下の値から0
に変化するので、急激な電圧変化がなく、電流波形に生
じるうねりを抑制できる。
【0070】このように第2の実施の形態によれば、第
1のスイッチング素子24に電流が流れないという現象
が発生することを防止できるので、水平周波数、垂直周
波数が大きい高解像度を有したディスプレイ29等に対
しても、トランスの一次コイル22に電圧を確実に発生
させることができるとともに、第1のスイッチング素子
24をONにした瞬間は、常に、駆動電源電圧値以下の
値から0に変化するので、急激な電圧変化がなく、電流
波形に生じるうねりを抑制できる。
【0071】
【発明の効果】以上のように本発明によれば、第2のス
イッチング素子を、第1のスイッチング素子がOFF状
態で、第1のダイオードに電流が流れた後、一次コイル
の電圧値が駆動電源電圧値よりも大きい時にON状態に
切換えるので、一次コイルの電圧値が駆動電源電圧値よ
りも大きい場合、第2のスイッチング素子をONにした
瞬間に、一次コイルの電圧値は駆動電源電圧値に減少
し、第1のスイッチング素子をONにした瞬間に、一次
コイルの電圧値は0になる。
【0072】この結果、第1のスイッチング素子をON
にした瞬間は、常に、駆動電源電圧値以下の値から0に
変化するので、急激な電圧変化がなく、電流波形に生じ
るうねりを抑制し、画面にノイズが発生するのを防止し
た電源回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるトランスの
電源回路を示す等価回路図
【図2】同電源回路における電圧、電流、スイッチパル
スの時経変化を示す波形図
【図3】本発明の第2の実施の形態におけるトランスの
電源回路を示す等価回路図
【図4】同電源回路における電圧、電流、スイッチパル
スの時経変化を示す波形図
【図5】従来のトランスの電源回路を示す等価回路図
【図6】同電源回路における電圧、電流、スイッチパル
スの時経変化を示す波形図
【符号の説明】 21 トランス 22 一次コイル 23 駆動電源 24 第1のスイッチング素子 25 コンデンサ 26 第1のダイオード 27 制御回路 28 二次コイル 29 ディスプレイ 30 補助コイル 31 第2のダイオード 32 第2のスイッチング素子 33 第3のダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−222671(JP,A) 特開 平3−273863(JP,A) 特開 平4−308462(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 トランスの一次コイルの一端側に接続し
    た駆動電源と、前記一次コイルの他端側に接続した第1
    のスイッチング素子およびコンデンサおよび第1のダイ
    オードとを備え、前記第1のスイッチング素子は第1の
    MOS型電界効果トランジスタとし、前記第1のMOS
    型電界効果トランジスタのドレインを前記一次コイルの
    他端側に接続し、ソースをアース側に接続し、ゲートを
    制御回路側に接続し、前記コンデンサは一端を前記一次
    コイルの他端側に接続し、他端をアース側に接続し、前
    記第1のダイオードはカソードを前記一次コイルの他端
    側に接続し、アノードをアース側に接続しており、さら
    に、前記一次コイルに相互誘導される補助コイルを設け
    るとともに、前記補助コイルに接続した第2のダイオー
    ドおよび第2のスイッチング素子を設け、前記第2のス
    イッチング素子は第2のMOS型電界効果トランジスタ
    とし、前記第2のMOS型電界効果トランジスタのドレ
    インを前記第2のダイオードのカソード側に接続し、ソ
    ースをアース側に接続し、ゲートを前記制御回路側に接
    続し、前記補助コイルは一端をアース側に接続し、他端
    を前記第2のダイオードのアノード側に接続しており、
    前記制御回路は、第1のスイッチング素子および第2の
    スイッチング素子を制御するパルス波を発生するととも
    に、第1のスイッチング素子がOFF状態で、前記第1
    のダイオードに電流が流れた後、前記一次コイルの電圧
    値が駆動電源電圧値よりも大きい時に第2のスイッチン
    グ素子をON状態に切換え、前記一次コイルの電圧値を
    駆動電源電圧値に降圧し、第2のスイッチング素子がO
    N状態の間に第1のスイッチング素子をON状態に切換
    え、前記一次コイルの電圧値を駆動電源電圧値から0に
    降圧し、第1のスイッチング素子がON状態の間に第2
    のスイッチング素子をOFF状態に切換えるようにした
    フライバックトランス用電源回路。
JP02757099A 1999-02-04 1999-02-04 フライバックトランス用電源回路 Expired - Fee Related JP3283843B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP02757099A JP3283843B2 (ja) 1999-02-04 1999-02-04 フライバックトランス用電源回路
CNB2005101378403A CN100468935C (zh) 1999-02-04 2000-02-02 电源电路
US09/647,643 US6344982B1 (en) 1999-02-04 2000-02-02 Power supply circuit
PCT/JP2000/000548 WO2000046982A1 (fr) 1999-02-04 2000-02-02 Circuit d'alimentation
CN00800122.7A CN1293864A (zh) 1999-02-04 2000-02-02 电源电路
EP00902043A EP1069762A1 (en) 1999-02-04 2000-02-02 Power-supply circuit
TW089101992A TW461216B (en) 1999-02-04 2000-02-03 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02757099A JP3283843B2 (ja) 1999-02-04 1999-02-04 フライバックトランス用電源回路

Publications (2)

Publication Number Publication Date
JP2000228877A JP2000228877A (ja) 2000-08-15
JP3283843B2 true JP3283843B2 (ja) 2002-05-20

Family

ID=12224684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02757099A Expired - Fee Related JP3283843B2 (ja) 1999-02-04 1999-02-04 フライバックトランス用電源回路

Country Status (2)

Country Link
JP (1) JP3283843B2 (ja)
CN (1) CN100468935C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817497B2 (en) * 2008-12-03 2014-08-26 Dialog Semiconductor Inc. Switching power converter for reducing EMI from ring oscillation and its control method

Also Published As

Publication number Publication date
JP2000228877A (ja) 2000-08-15
CN100468935C (zh) 2009-03-11
CN1855681A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
US7375722B2 (en) Driving circuit and display device
JP3063645B2 (ja) 圧電トランスの駆動回路
JPH09179525A (ja) 容量性発光素子の駆動方法及び駆動装置
KR101464076B1 (ko) 디스플레이 패널을 위한 구동 회로
JP3283843B2 (ja) フライバックトランス用電源回路
JPH0964710A (ja) 圧電トランス駆動回路
JP2016539617A (ja) フライバック型スイッチング電源回路及びそれを用いたバックライト駆動装置
JP3271581B2 (ja) 偏向高圧一体型電源装置
KR100361496B1 (ko) 피디피의 에너지 회수방법
WO2000046982A1 (fr) Circuit d'alimentation
JP3376936B2 (ja) 電源回路
JP3331994B2 (ja) 電源回路
JP4319336B2 (ja) Mosスイッチング回路
GB2262822A (en) A synchronised switch-mode power supply
JP3572860B2 (ja) 電源回路、表示装置及び電子機器
CA2079059C (en) Driver circuit for long luminescence life display device and method of driving such device
JP3370925B2 (ja) フライバックトランス用電源回路
JP3218638B2 (ja) 水平偏向回路
JP3250308B2 (ja) ゲート駆動回路
JPH11355601A (ja) 水平偏向回路
JP2672692B2 (ja) El点灯回路
JPH0746836A (ja) スイッチング電源回路
JPH05328159A (ja) 高電圧発生回路
JPS6251377A (ja) 水平偏向出力回路
JPH1141927A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees