KR100361496B1 - 피디피의 에너지 회수방법 - Google Patents

Abstract

본 발명은 PDP의 에너지 회수방법에 관한 것으로서, PDP 에너지 회수 회로에 전압 공급부로부터 서스테인 전압(Vs)을 인가하여 패널 전극에 전압(Vs) 에너지를 축적하는단계; 상기 패널 전극과 직렬로 연결되어 있는 인덕터와 회수 커패시터의 LC 공진동작에 따라 상기 패널 전극에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최고치로부터 음의 서스테인 전압 최고치 범위까지 상기 회수 커패시터에 공급하는 단계; 및 상기 회수 커패시터에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최저치로부터 양의 서스테인 전압 최고치 범위까지 상기 패널 전극에 공급하여 구동하는 단계를 포함하는 것을 특징으로 한다.

또한 상기와 같은 본 발명에 의하면, LC 공진에 의한 구동 파형으로 방전을 일으킴으로써 최고 인가 전압의 두배의 구동 전압을 얻을 수가 있으며, 부품 수를 절반으로 줄일 수 있는 효과가 있다. 아울러 구동 파형이 사인파 특성을 가짐으로써 노이즈 발생을 줄일 수 있는 효과가 있다.

Description

피디피의 에너지 회수방법 {METHOD FOR ENERGY RECOVERY OF PLASMA DISPLAY PANEL}

본 발명은 PDP의 에너지 회수방법에 관한 것으로서, 특히 PDP(Plasma Display Panel)에 있어서 적은 스위칭 소자를 사용하고, LC 공진 동작을 이용하여 에너지 회수 동작을 포함한 서스테인 구동 파형을 만들며 서스테인 방전 전압을 주어진 전압의 두배까지 증폭하여 구동 효율을 높일 수 있는 PDP의 에너지 회수방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 각 방전 셀의 내부에서 일어나는 기체 방전 현상을 이용하여 화상을 표시하는 발광형 소자의 일종으로서, 제조공정이 간단하고 화면의 대형화가 용이하며 응답속도가 빨라 대형 화면을 가지는 직시형 화상 표시 장치 특히, HDTV(High Definition Television)시대를 지향한 화상 표시 장치의 표시 소자로 각광 받고 있다.

구성을 살펴보면, 플라즈마 디스플레이 패널(PDP)은 하나의 화소셀이 주사/유지(서스테인) 전극(이하 "Y 전극"이라함) 및 공통 유지(서스테인) 전극(이하 "Z전극"이라함)으로 이루어진 서스테인 전극쌍과 하나의 어드레스 전극(이하 "X 전극"이라함)으로 이루어지는 m ×n 화소 메트릭스로 이루어져 있다.

또한 플라즈마 디스플레이 패널은 전극, 유전체층, 방전가스 등을 구비하여 그 자체가 충전 및 방전 작용을 하는 용량성 즉, 캐패시터로 작용한다.

한편, 상기 플라즈마 디스플레이 패널은 구동시, 즉 패널 캐패시터의 충전 및 방전시 많은 전력이 소모되고, 그와 같은 전력 소모는 패널의 인치가 클수록 증가하여 플라즈마 디스플레이 패널의 대중화에 큰 장애 요인으로 작용하였다.

따라서, 플라즈마 디스플레이 패널을 구동시키는 구동회로의 저 소비 전력화를 추구하기 위하여 패널의 서스테인(Sustain) 구동시 일반적인 서스테인 회로 대신 에너지 회수 회로를 사용하는 것이 제안되었다.

도 1은 종래의 PDP의 에너지 회수 회로의 구성을 개략적으로 보여주는 도면이다.

도 1을 참조하면, 종래의 PDP의 에너지 회수 회로는 일측단이 접지와 연결된 에너지 회수 캐패시터(101), 직, 병렬로 연결된 제 1, 제 2, 제 3, 제 4 스위칭 소자(102,103,104,105), 인덕터(106) 및 전원 공급부(미도시)로 구성된다.

이하, 상기와 같은 구성을 갖는 종래의 PDP의 에너지 회수 회로의 동작을 상세히 설명하기로 한다.

종래의 에너지 회수 회로의 동작 초기에 전체 시스템의 전원이 온(on)되어 패널 전극(107)에서 여러 번의 방전이 계속 일어나면, 상기 패널 전극(107)의 방전 전류가 인덕터(106)를 통해 에너지 회수 캐패시터(101)에 충전되는데 이때 에너지회수 캐패시터(101)에는 Vs/2 전압이 충전된다.

이때 Vs/2의 전압이 충전되는 이유는 제 2스위칭 소자(103), 제 4스위칭 소자(104)의 균형적인 스위칭 동작에 의해 에너지 공급 및 회수가 되기 때문이다.

이후, 제 1스위칭 소자(102)를 온 시켜서 에너지 회수 캐패시터(101)에 충전된 전압을 인덕터(106)를 통해 패널 전극(107)에 공급하고, 제 2스위칭 소자(103)를 온 시켜서 전압(Vs)을 공급한다.

다음으로 제 3스위칭 소자(104)를 온 시켜서 패널 전극(106)에 공급되었던 전압을 에너지 회수 캐패시터(101)에 충전(Recovery)시키고, 최종적으로 제 4스위칭 소자(105)를 온 시켜서 그라운드(Ground) 레벨을 잡아 준다.

도 2는 상기와 같은 종래의 에너지 회수 회로에 의한 서스테인 파형이고, 도 3은 서스테인 Y, Z의 방전 펄스의 동작을 상세히 설명하기 위한 도면이다.

이하 도 1 내지 도 3을 참조하여 종래의 에너지 회수 회로의 동작에 대해 상세히 설명하기로 한다.

도 2에서 보는 바와 같이 서스테인 Y, Z에서 번갈아 방전 펄스를 만드는데, 도 3에서 보는 바와 같이

(a) 구간은 에너지 회수 캐패시터에 충전되어 있던 전압을 패널 전극(107)에 공급하는 에너지 회수 업(up) 동작을 하는 구간이다. 이때는 에너지 회수 캐패시터(101)에 충전되어 있던 전압(Vs/2)이 인덕터(106)를 통해 패널 전극(107)에 공급되는 구간으로 제 1스위칭 소자(102)만 온 되고 나머지 제 2, 제3, 제4 스위칭 소자(103,104,105)는 오프된다.

(b) 구간은 실제 전압(Vs)을 공급하는 서스테인 업(up) 동작을 하는 구간이다. 상기 (a) 구간 동안 에너지 회수 캐패시터(101)의 방전에 의해 패널 전극(107)에 전압 공급후 실제 전압(Vs)을 공급하는 구간으로 제 2 스위칭 소자만 온 되고 나머지 제 1, 제 3, 제 4스위칭 소자(102,104,105)는 오프된다.

또한 (c) 구간은 패널 전극(107)에 공급되었던 에너지를 회수하는 에너지 회수 다운(down) 동작을 하는 구간으로 패널 전극(107)에 충전된 에너지가 방전되어 인덕터(106)를 통해 에너지 회수 캐패시터(101)에 에너지를 충전한다. 이때는 제 3스위칭 소자(104)는 온 되고 제 1, 제2, 제4 스위칭 소자(102,103,105)는 오프된다.

마지막으로 (d) 구간은 다음 동작을 위해 그라운드를 유지하는 서스테인 다운(down) 동작을 하고, 패널 전극(107)의 양단 전압을 "0"으로 유지되어 에너지 회수 캐패시터(101)의 양단 전압보다 낮아지게 되기 때문에 패널 전극(107)에서의 방전 동작은 더 이상 일어나지 않는다. 이때는 제 4 스위칭 소자(105)는 온 되고 제 1, 제 2, 제 3 스위칭 소자(102,103,104)는 오프된다.

그러나 상기와 같은 종래의 에너지 회수 회로를 이용하게 되더라도 여전히 패널 구동회로의 소비 전력이 많이 소모되는 단점이 있으며, 에너지 회수 회로를 구성하는데 있어 많은 스위칭 소자가 필요하기 때문에 부품수 증가로 인한 비용 증가 및 사이즈 증대의 단점이 있다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 창출된 것으로서, 적은 스위칭 소자를 사용하고, LC 공진 동작을 이용하여 에너지 회수 동작을 포함한 서스테인 구동 파형을 만들며 서스테인 방전 전압을 주어진 전압의 두배까지 증폭하여 구동 효율을 높일 수 있는 PDP의 에너지 회수방법을 제공함에 그 목적이 있다.

도 1은 종래의 PDP의 에너지 회수 회로의 구조를 보여주는 도면.

도 2는 종래의 PDP의 에너지 회수 회로에 의한 서스테인 파형도.

도 3은 종래의 서스테인 Y, Z의 방전 펄스를 보여주는 도면.

도 4는 본 발명의 PDP의 에너지 회수 회로의 구성을 보여주는 도면.

도 5는 본 발명의 PDP의 에너지 회수 회로에 의한 구동 파형을 보여주는 도면.

도 6은 본 발명의 PDP의 에너지 회수 회로의 구동에 따른 효과를 보여주는 도면.

도 7a 내지 7d는 종래 기술에 의한 서스테인 구동 파형과 본 발명의 에너지 회수 회로에 의한 서스테인 구동 파형을 비교한 도면.

도 8은 본 발명의 에너지 회수 회로에 의한 서스테인 구동 회로의 상세회로도.

도 9a 및 9d는 도 8의 본 발명의 에너지 회수 회로를 제어하기 위한 제어신호 타이밍을 보여주는 타이밍도.

<도면의 주요부분에 대한 부호의 설명>

101,401,801,807 ... 에너지 회수 캐패시터

102,103,104,105,402,403 ... 스위칭 소자

106,404,804,810 ... 인덕터 107,405,813 ... 패널 전극

802,803,808,809 ... FET(Field Effect Transistor)

805,806,811,812 ... 기생 다이오드

상기와 같은 목적을 달성하기 위한 본 발명의 PDP의 에너지 회수방법은,PDP 에너지 회수 회로에 전압 공급부로부터 서스테인 전압(Vs)을 인가하여 패널 전극에 전압(Vs) 에너지를 축적하는단계;상기 패널 전극과 직렬로 연결되어 있는 인덕터와 회수 커패시터의 LC 공진동작에 따라 상기 패널 전극에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최고치로부터 음의 서스테인 전압 최고치 범위까지 상기 회수 커패시터에 공급하는 단계; 및상기 회수 커패시터에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최저치로부터 양의 서스테인 전압 최고치 범위까지 상기 패널 전극에 공급하여 구동하는 단계를 포함하는 것을 특징으로 한다.여기서, 상기 LC 공진동작에서 발생하는 전압 파형을 상기 패널 전극의 구동 전압으로 사용하고, 상기 패널 전극의 구동 전압의 파형은 양의 서스테인 전압의 최고치에서 부터 음의 서스테인 전압의 최고치 범위를 진동하는 사인파 인 것을 특징으로 한다.아울러, 상기 패널 전극에 서스테인 전압(Vs)를 공급하는 시간과 LC 공진 동작에 의하여 상기 패널 전극과 회수 커패시터 사이에 충전과 방전이 일어나는 시간은 동일한 것을 특징으로 한다.

도 4는 본 발명의 PDP의 에너지 회수 회로의 구성을 개략적으로 보여주는 도면이다.

도 4를 참조하면, 본 발명의 에너지 회수 회로는 에너지 회수 캐패시터(401), 제1, 제2 스위칭 소자(402,403), 인덕터(404) 및 전원 공급부(미도시)로 구성된다.

또한 도 5는 상기와 같은 구성을 갖는 본 발명의 에너지 회수 회로에 의한 구동 파형을 보여주는 도면이다.

이하 도 4 및 도 5를 참조하여 본 발명의 에너지 회수 회로의 동작에 대해 상세히 설명하기로 한다.

먼저, 제 2 스위칭 소자(403) 온 기간에는 패널 전극(405)에 전압 공급부(미도시)로부터 서스테인 전압(Vs)을 공급하여 상기 패널 전극(405)에 서스테인 전압(Vs) 에너지를 공급하게 되고, 상기 제 2 스위칭 소자(403)이 오프되면서 제 1 스위칭 소자(402)가 온 상태가 된다.그런 다음, 상기 제 1 스위칭 소자(402) 온 기간에는 패널 전극(405)에 축적되어 있는 서스테인 전압(Vs) 에너지가 상기 인덕터(404)와 패널 전극의 LC 공진에 의하여 상기 회수 커패시터와 충전과 방전이 주기적으로 발생한다.즉, 도 5의 공진 시작점부터 1차 공진점까지는 패널 전극(405)에 공급되었던 에너지가 에너지 회수 캐패시터(401)에 회수되는 단계이고, 1차 공진점부터 2차 공진점까지는 에너지 회수 캐패시터(401)에 충전된 에너지가 다시 패널 전극(405)에 공급되는 단계이며, 이후 2차 공진점은 전원 공급부에 의하여 상기 패널 전극(405)에 서스테인 전압(Vs)이 축적되는 단계이다.특히, 상기 패널 전극(405)와 상기 회수 커패시터(401)의 서스테인 전압의 충전과 방전은 양의 최고치 서스테인 전압(Vs)에서 부터 음의 서스테인 전압(Vs)의 범위를 갖는데, 그 파형은 LC 공진파형 형태를 취한다.

도 6은 본 발명의 에너지 회수 회로의 구동에 따른 효과를 보여주는 도면이다.

도 6을 참조하면 서스테인 전압(Vs)이 100V라고 가정한다. 제 1스위칭 소자(102)가 온 되면서 패널 전극(405)과 인덕터(404)의 공진이 시작되는데 이때 공진 파형은 에너지 회수 캐패시터(401)에 충전되어 있는 전압을 중심으로 공진 하게 된다.

따라서 별도의 제어를 하지 않는 이상 공진 파형은 +100V를 시작점으로 해서1차 공진점은 -100V에 이르게 된다. 이후 다시 2차 공진점으로 상승하고 이때 제 2 스위칭 소자(403)를 온 시켜 서스테인 전압(Vs)을 유지한다.

이때 1차 공진점이 +100V에서부터 -100V까지 이르게 되는 이유는 다음과 같다.초기 동작시 종래에는 인덕터와 패널 전극 사이에 스위치 소자에 의하여 선택되는 그라운드 단자(접지 단자)를 배치하여 음의 값을 갖는 서스테인 전압을 0V로 접지하여 상기 회수 캐패시터(401)에 절반의 서스테인 전압(Vs/2) 충전되도록 한 반면에, 본 발명에서는 서스테인 전압을 다운 시키기 위해 그라운드로 연결되는 구성이 없기 때문에 LC 공진에 의해 0 V를 중심으로 양의 서스테인 전압 최고치로부터 음의 서스테인 전압 최고치 범위로 스윙하기 때문이다.

즉, 본 발명의 에너지 회수 회로를 이용하게 되면 +100V의 단일 전원(a)으로 200Vp-p 전압(b) 구동 파형을 만들 수 있게 되는 것이다.이로 인하여, 종래 구동 파형보다 2배의 피크 폭을 갖는 구동 전압을 얻게 되고, 이러한 구동 전압은 LC 공진에 의하여 발생하는 사인파 형태를 갖는다.

도 7a 내지 7d는 종래 기술에 의한 서스테인 구동 파형과 본 발명의 에너지 회수 회로에 의한 서스테인 구동 파형을 비교한 도면이다.

7a 및 7b는 종래의 구동 파형이며 상기에서 설명한 바와 같이 에너지 회수 동작을 포함하고 있는 각 단위 펄스는 두 전극(Y, Z)에서 번갈아 제공되어 진다. 이에 비해 본 발명의 구동 파형을 보여주는 7c 및 7d에서 보는 바와 같이 전압 레벨은 종래 파형의 두배이다.

이때, 두 전극의 파형이 균형 있게 공급되어야 하기 때문에 서스테인 전압(Vs)이 공급되는 기간(T1)과 공진이 일어나는 기간(T2)은 같아야 한다.

서스테인 Y 전극이 서스테인 전압(Vs)을 유지할 때, 서스테인 Z 전극은 공진을 하게 되면 서스테인 방전은 이 공진 파형에 의해 발생한다.

상기 도 7a 내지 7d에서 보는 바와 같이 종래의 구동 파형은 구형파임에 비해 본 발명에 의한 구동 파형은 사인파(Sine Wave) 특성을 가지고 있기 때문에 최종 전압 레벨은 본 발명에 의한 구동 파형이 종래 구동 파형보다 최고 두배까지 가능하기 때문에 주어진 같은 기간 내에서도 안정된 충전과 방전을 일으킬 수 있게 된다.

또한 종래의 구형파는 스위칭 타임 때마다 피크 노이즈를 발생시키는 소스(Source)임에 비해 본 발명에 의한 구동 파형은 사인파 특성을 갖기 때문에 노이즈 발생을 현저히 줄일 수 있다.

특히, 고화질 PDP에서는 일반적으로 높은 주파수 대역의 구동 전압을 사용하게 되는데, 서스테인 전압의 주파수가 높아질수록 종래 PDP 회수 회로에서 사용하는 구형파 구동 전압의 라이징(Rising) 속도와 본 발명의 사인파 구동 전압의 라이징 속도 차가 줄어들기 때문에 휘도가 높아질수록(고주파 대역) 상대적인 효율은 구형파보다 높아진다.

도 8 및 도 9a 내지 9d는 본 발명의 에너지 회수 회로에 의한 서스테인 구동 회로의 상세회로도와 이를 제어하기 위한 제어신호의 타이밍을 보여주는 타이밍도이다.

먼저 도 8을 참조하면, 패널 전극(813)을 사이로 서스테인 Y 전극을 위한 에너지 회수 회로부(800a), 서스테인 Z 전극을 위한 에너지 회수 회로부(800b) 두 부분으로 나뉘어져 패널 전극(813)에 서스테인 구동 파형을 번갈아 공급하게 되는데 각각의 에너지 회수 회로부(800a,800b)는 에너지 회수 캐패시터(801,807), 두개씩의 FET(Field Effect Transistor)(802,803,808,809), 상기 각각의 FET 들(802,803,808,809)에 연결된 다이오드(805,806,811,812)들로 구성된다.

이하 상기와 같은 구성을 갖는 본 발명의 에너지 회수 회로에 의한 서스테인 구동 회로의 동작을 도 9a 내지 도 9d의 타이밍도를 참조하여 상세히 설명하기로 한다.

여기서 서스테인 Y 전극의 구동과 서스테인 Z 전극의 구동은 서로 상보적으로 이루어지므로 서스테인 Y 전극의 구동에 대해서만 설명하기로 한다.

먼저, 도 9a 및 도 9b의 타이밍도에 의한 FET(403) 온 구간에는 패널 전극(813)에 전압 공급부(미도시)로부터 서스테인 전압(Vs)이 공급되고, FET(802) 온 구간에는 패널 전극(813)과 인덕터(804)에 의한 공진을 하게 되는데. 서스테인 전압(Vs)이 패널 전극(405)으로 공급되는 주기적인 동작을 하게 된다.

이후 FET(802)가 온 되게 되면 공진 시작점부터 1차 공진점까지 패널 전극(405)에 공급되었던 에너지가 에너지 회수 캐패시터(801)에 회수되는데, 1차 공진점부터 2차 공진점까지는 에너지 회수 캐패시터(401)에 충전된 에너지가 다시 패널 전극(813)에 공급된다.

이상과 같은 방법으로 서스테인 Z 전극도 동일하게 구동되며, 서스테인 Y 전극이 서스테인 전압(Vs)을 유지하는 동안, 서스테인 Z 전극은 공진을 하게 되고 서스테인 방전은 이 공진 파형에 의해 발생한다.

즉, 서스테인 Y 전극이 방전하는 동안, 서스테인 Z 전극은 서스테인 전압을 유지하고 반대로 서스테인 Z 전극이 방전하는 동안은 서스테인 Y 전극이 서스테인 전압을 유지하는 동작을 번갈아 하게 되는 것이다.

상기에서 설명한 바와 같은 본 발명의 PDP의 에너지 회수 회로에 의하면,

LC 공진에 의한 공진 파형으로 서스테인 전극의 방전을 일으킴으로써 최고 인가 전압의 두배의 구동 전압을 얻을 수가 있으며, 부품 수를 절반으로 줄일 수 있는 효과가 있다.

아울러 구동 파형이 사인파 특성을 가짐으로써 노이즈 발생을 줄일 수 있는 효과가 있다.

Claims (4)

1. PDP 에너지 회수 회로에 전압 공급부로부터 서스테인 전압(Vs)을 인가하여 패널 전극에 전압(Vs) 에너지를 축적하는단계;

   상기 패널 전극과 직렬로 연결되어 있는 인덕터와 회수 커패시터의 LC 공진동작에 따라 상기 패널 전극에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최고치로부터 음의 서스테인 전압 최고치 범위까지 상기 회수 커패시터에 공급하는 단계; 및

   상기 회수 커패시터에 축적된 서스테인 전압(Vs)인 양의 서스테인 전압 최저치로부터 양의 서스테인 전압 최고치 범위까지 상기 패널 전극에 공급하여 구동하는 단계를 포함하는 것을 특징으로 하는 PDP의 에너지 회수방법.
2. 제 1항에 있어서,

   상기 LC 공진동작에서 발생하는 전압 파형을 상기 패널 전극의 구동 전압으로 사용하는 것을 특징으로 하는 PDP의 에너지 회수방법.
3. 제 1 항에 있어서,

   상기 패널 전극의 구동 전압의 파형은 양의 서스테인 전압의 최고치에서 부터 음의 서스테인 전압의 최고치 범위를 진동하는 사인파 인 것을 특징으로 하는 PDP의 에너지 회수방법.
4. 제 1 항에 있어서,

   상기 패널 전극에 서스테인 전압(Vs)를 공급하는 시간과 LC 공진 동작에 의하여 상기 패널 전극과 회수 커패시터 사이에 충전과 방전이 일어나는 시간은 동일한 것을 특징으로 하는 PDP의 에너지 회수방법.