KR100578963B1 - 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치 - Google Patents

플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치 Download PDF

Info

Publication number
KR100578963B1
KR100578963B1 KR1020040005876A KR20040005876A KR100578963B1 KR 100578963 B1 KR100578963 B1 KR 100578963B1 KR 1020040005876 A KR1020040005876 A KR 1020040005876A KR 20040005876 A KR20040005876 A KR 20040005876A KR 100578963 B1 KR100578963 B1 KR 100578963B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
current
inductor
Prior art date
Application number
KR1020040005876A
Other languages
English (en)
Other versions
KR20050078445A (ko
Inventor
이준영
안병남
김종수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040005876A priority Critical patent/KR100578963B1/ko
Publication of KR20050078445A publication Critical patent/KR20050078445A/ko
Application granted granted Critical
Publication of KR100578963B1 publication Critical patent/KR100578963B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

전력 회수 회로를 포함하는 어드레스 구동 회로에서, 어드레스 전극의 전압을 하강 트랜지스터를 통하여 감소시킨 후 하강 트랜지스터의 바디 다이오드로 형성되는 전류를 통하여 어드레스 전극의 전압을 증가시킨다. 그리고 어드레스 전극의 전압을 감소시킨 후 전력 회수 회로에서 어드레스 전극에 접지 전압을 인가하지 않는다. 이와 같이 하면, 전극 전압의 상승 및 하강을 위한 공진을 하나의 트랜지스터로 형성할 수 있으며, 어드레스 전극에 접지 전압을 인가하기 위한 트랜지스터를 제거할 수 있다.
PDP, 어드레스, 전력 회수, 정전원, 풀 공진

Description

플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마 표시 장치 {DRIVING APPARATUS AND METHOD OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 4는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 5는 도 4의 어드레스 구동 회로의 개략적인 도면이다.
도 6은 도 5의 어드레스 구동 회로의 구동 타이밍도이다.
도 7a 내지 도 7e는 도 6의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 8 및 도 9는 각각 도 5의 어드레스 구동 회로의 전원(Vc)의 실시예를 나타내는 도면이다.
도 10 내지 도 12는 각각 본 발명의 제2 내지 제4 실시예에 따른 어드레스 구동 회로의 개략적인 도면이다.
본 발명은 플라즈마 표시 패널(PDP)의 구동 회로에 관한 것으로, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 각 화소에 대응하는 방전 셀(이하 "셀"이라 함)의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 기판(1) 위(도 1에서는 하측)에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된 다. 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 인접한 어드레스 전극(8) 사이의 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 기판(1, 6)은 주사 및 유지 전극(4, 5)에 대해서 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전 셀(12)을 형성한다.
이러한 구조이므로 방전 전압을 임의의 두 전극, 예를 들면 주사 전극(4)과 어드레스 전극(8) 또는 주사 전극(4)과 유지 전극(5)에 인가한 경우에, 방전에 의해 발생한 전하(전자 또는 양이온)가 유전체층(2)의 표면에 부착되어 전압 강하가 방전이 생기고 방전이 중지된다. 다음에 방전을 일으키기 위해서는 인가 전압의 극성을 반전시킬 필요가 있다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 표시 패널의 전극은 m×n의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1∼Am)이 배열되어 있고 행 방향으로는 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn)이 배열되어 있다. 도 2에 도시된 셀(12)은 도 1에 도시된 셀(12)에 대응한다. 도 2에서 유지 전극(X1∼Xn)은 동일 전압 파형으로 동시에 구동되므로, 유지 전극(X1∼Xn)은 그 끝이 연결되어 있다.
일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는(벽면에 부착되는 전하량을 증가시키는) 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위해서 소정 횟수의 방전을 행하는 기간이다.
어드레스 기간에서는 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등이 용량성 부하(이하, "패널 커패시터"라 함)로 작용하기 때문에 패널에는 커패시턴스 성분이 존재하게 된다. 그러므로 어드레스 전극에 어드레싱을 위한 파형을 인가하기 위해서는 어드레스 방전을 위한 전력 이외에 패널 커패시터에 소정의 전압을 발생시키는 무효 전력이 많이 필요하다. 무효 전력으로 인해 소비 전력이 높은 경우에 어드레스 전극의 구동 IC의 부하가 증가하여 발열이 증가하고 이에 따라 구동 IC가 파괴될 수 있어서, 어드레스 구동 IC에는 무효 전력을 회수하여 재사용하는 전력 회수 회로가 일반적으로 사용된다. 이러한 전력 회수 회로로서 L.F. Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.
이러한 종래의 전력 회수 회로는 트랜지스터의 스위칭 손실이나 회로의 기생 성분으로 인해 패널 커패시터의 전압을 원하는 전압까지 변경시키지 못하고, 이에 따라 스위칭 소자가 하드 스위칭을 하여서 소비 전력이 높아지는 문제점이 있다. 또한, 종래의 전력 회수 회로에는 패널 커패시터의 전압을 상승시키는 공진 전류를 발생시키기 위한 스위치, 패널 커패시터의 전압을 하강시키는 공진 전류를 발생시키기 위한 스위치, 패널 커패시터에 어드레스 전압을 공급하기 위한 스위치 및 패널 커패시터에 접지 전압을 공급하기 위한 4개의 스위치와 공진 경로를 형성하기 위한 2개의 다이오드가 반드시 필요해서 전력 회수 회로의 단가가 비싸다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 표시 장치의 어드레스 구동 회로의 단가를 줄이는 것을 그 기술적 과제로 한다.
이러한 과제를 해결하기 위해서 본 발명은 어드레스 전극의 전압을 풀 공진(full resonance)을 이용하여 감소시킨 후 증가시킨다.
본 발명의 한 특징에 따르면, 플라즈마 표시 장치는 제1 방향으로 뻗어 있는 복수의 제1 전극 및 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널, 복수의 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동 회로, 복수의 제2 전극에 각각 전기적으로 연결되며 복수의 제2 전극 중 제2 전압이 인가될 제2 전극을 선택하는 복수의 선택 회로, 그리고 선택 회로에 의해 선택된 제2 전극에 제2 전압을 인가하는 제2 구동 회로를 포함한다. 제2 구동 회로는, 실질적으로 일정한 제3 전압을 공급하는 제1 전원, 선택 회로의 제1단에 제1단이 전기적으로 연결되고 제1 전원에 제2단이 전기적으로 연결되는 제1 트랜지스터, 선택 회로의 제1단과 제1 트랜지스터의 제1단 사이 또는 제1 트랜지스터의 제2단과 커패시터의 제1단 사이에 전기적으로 연결되는 인덕터, 그리고 선택 회로의 제1단과 실질적으로 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함한다.
본 발명의 한 실시예에 따르면, 제1 트랜지스터에는 제1단과 제2단에 각각 캐소드와 애노드가 대응되는 바디 다이오드가 형성되어 있다. 여기서 제2 구동 회로는 인덕터를 통하여 제2 전극, 제1 트랜지스터 및 제1 전원으로 형성되는 제1 방향의 제1 전류로 제2 전극의 전압을 감소시킨 후, 인덕터를 통하여 제1 전원, 제1 트랜지스터의 바디 다이오드 및 제2 전극으로 형성되는 제2 방향의 제2 전류로 제2 전극의 전압을 증가시킨다.
본 발명의 다른 실시예에 따르면, 제2 구동 회로는 제1 트랜지스터의 제1단에 캐소드가 전기적으로 연결되고 제1 트랜지스터의 제2단에 애노드가 전기적으로 연결되는 제1 다이오드를 더 포함한다.
본 발명의 또 다른 실시예에 따르면, 제2 구동 회로는 인덕터를 통하여 제2 전극, 제1 트랜지스터 및 제1 전원으로 형성되는 제1 방향의 제1 전류로 제2 전극의 전압을 감소시킨 후, 인덕터를 통하여 제1 전원, 제1 다이오드 및 제2 전극으로 형성되는 제2 방향의 제2 전류로 제2 전극의 전압을 증가시킨다.
본 발명의 또 다른 실시예에 따르면, 제2 구동 회로는 제1 트랜지스터의 제2단과 제1 다이오드의 애노드 사이 또는 제1 다이오드의 캐소드와 제1 트랜지스터의 제1단 사이에 전기적으로 연결되는 제2 다이오드를 더 포함한다. 여기서 제2 다이오드는 제2 방향의 전류를 차단하는 방향으로 형성되어 있다.
본 발명의 또 다른 실시예에 따르면, 제1 전류에 의해 제2 전극의 전압이 소정 전압까지 감소한 후 인덕터에 제1 방향의 전류가 남아 있는 경우에 제1 방향의 전류는 제1 전원으로 회수된다. 여기서 제2 구동 회로는 커패시터의 제2단에 애노드가 전기적으로 연결되고 인덕터에 캐소드가 전기적으로 연결되는 제3 다이오드를 더 포함하며, 제1 방향의 전류는 제3 다이오드를 통하여 커패시터로 회수될 수 있다. 또는, 선택 회로는 선택 회로의 제1단과 제2 전극에 전기적으로 연결되는 제3 트랜지스터 및 제2 전극과 소정 전압 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며, 제1 방향의 전류는 제3 및 제4 트랜지스터의 바디 다이오드를 통하여 커패시터로 회수될 수 있다.
본 발명의 또 다른 실시예에 따르면, 제2 구동 회로는 제2 전극의 전압을 감소시키기 전에 제2 전극의 전압을 실질적으로 제2 전압으로 유지시킨 상태에서 제2 트랜지스터와 제1 트랜지스터를 통하여 인덕터 및 제1 전원으로 제1 방향의 제3 전류를 공급한다.
본 발명의 또 다른 실시예에 따르면, 제1 전원은 실질적으로 일정한 제3 전압을 공급하기 위해, 제1 방향의 전류에 의해 공급되는 전력 중 제3 전압에 해당하는 전력 이외의 전력을 다른 전원으로 전달한다. 여기서, 제1 전원은 제3 전압에 해당하는 전압을 충전하는 커패시터, 커패시터에 충전된 전압 중 제3 전압 이외의 전압을 출력단 전압으로 변환하는 변환기, 변환기와 기준 전압 사이에 연결되는 트 랜지스터, 그리고 커패시터의 전압을 감지하여 트랜지스터의 턴온 시간을 제어하여 커패시터의 전압을 실질적으로 제3 전압으로 유지하는 제어부를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 어드레스 전극과 복수의 주사 전극이 형성되어 있으며 어드레스 전극과 주사 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 장치가 제공된다. 본 발명의 구동 장치는, 어드레스 전극에 제1단이 전기적으로 연결되는 인덕터, 인덕터의 제2단에 전기적으로 연결되며 실질적으로 일정한 제1 전압을 공급하는 제1 전원, 인덕터의 제2단과 제1 전원 사이 또는 어드레스 전극과 인덕터의 제1단 사이에 전기적으로 연결되며 턴온시에 제1 방향의 전류 경로를 형성하는 제1 트랜지스터, 제1 트랜지스터에 병렬로 형성되며 제2 방향의 전류 경로를 형성하는 제1 다이오드, 그리고 어드레스 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함한다. 여기서 제1 트랜지스터의 턴온에 의해 형성되는 제1 방향의 전류에 의해 어드레스 전극의 전압이 감소하고, 제1 방향의 전류의 감소 후에 제1 다이오드에 의해 형성되는 제2 방향의 전류에 의해 어드레스 전극의 전압이 증가한다.
본 발명의 한 실시예에 따르면, 제1 다이오드는 제1 트랜지스터의 바디 다이오드이다.
본 발명의 다른 실시예에 따르면, 제1 다이오드는 제1 트랜지스터의 제1단과 제2단에 캐소드와 애노드가 각각 전기적으로 연결된다. 그리고 본 발명의 구동 장치는 제1 트랜지스터의 제1단과 제1 다이오드의 캐소드 사이 또는 제1 트랜지스터의 제2단과 제1 다이오드의 애노드 사이에 제2 방향의 전류를 경로를 차단하도록 전기적으로 연결되는 제2 다이오드를 더 포함한다.
본 발명의 또 다른 실시예에 따르면, 본 발명의 구동 장치는 인덕터의 제1단에 캐소드가 전기적으로 연결되는 제3 다이오드를 더 포함한다. 여기서 제1 방향의 전류에 의해 어드레스 전극의 전압이 제1 전압까지 감소한 후 제1 방향의 전류가 인덕터에 남아 있는 경우 인덕터에 남은 제1 방향의 전류는 제3 다이오드를 통하여 제1 전원으로 회수된다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극이 형성되어 있으며 제1 전극과 제2 전극에 의해 용량성 부하가 형성되며, 출력단이 제1 전극에 전기적으로 연결된 선택 회로의 제1단에 전기적으로 연결된 인덕터를 포함하는 플라즈마 표시 패널을 구동하는 방법이 제공된다. 본 발명의 구동 방법은 인덕터를 통하여 제1 방향으로 전류를 방전시켜 복수의 제1 전극 중 선택 회로에 의해 선택된 제1 전극의 전압을 감소시키는 단계, 선택 회로를 통하여 복수의 제1 전극에서 제1 전압이 인가될 제1 전극을 다시 선택하는 단계, 제1 방향의 전류가 0A가 된 후 인덕터를 통하여 형성되는 제1 방향과 반대 방향인 제2 방향의 전류로 선택된 제1 전극의 전압을 증가시키는 단계, 그리고 선택된 제1 전극에 제1 전압을 인가하는 단계를 포함한다. 여기서, 제1 방향의 전류는 인덕터에 전기적으로 연결된 트랜지스터에 의해 형성되고, 제2 방향의 전류는 트랜지스터에 병렬로 형성된 다이오드에 의해 형성된다. 그리고 제1 방향의 전류는 실질적으로 일정한 전압을 공급하는 전원으로 회수되며, 제2 방향의 전류는 전원에서 공급된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다. 도 3에서는 주사·유지 구동부(300)를 하나의 블록으로 도시하였지만, 일반적으로 주사 구동부와 유지 구동부로 분리되어 형성되어 있으며, 하나로 통합되어 형성될 수도 있다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 서로 쌍을 이루면서 뻗어있는 복수의 주사 전극(Y1∼Yn ) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 셀을 선택하기 위한 어드레스 신호를 각 어드레스 전극(A1∼Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 주사 전극(Y1∼Yn)과 유지 전극(X1∼Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
일반적으로 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)는 일반적으로 인쇄 회로 기판(printed circuit board, PCB) 형태로 제작되어 샤시 베이스(도시하지 않음)에 장착된다. 그리고 샤시 베이스는 플라즈마 표시 패널(100)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(100)과 결합된다.
그리고 플라즈마 표시 패널은 한 프레임을 복수의 서브필드로 나누어 구동되며, 각 서브필드의 어드레스 기간에서 복수의 셀 중 방전될 셀이 선택된다. 이때, 셀을 선택하기 위해서 어드레스 기간에서는, 주사 전극에 순차적으로 주사 전압을 인가하고 주사 전압이 인가되지 않는 주사 전극을 양의 전압으로 바이어스한다. 그리고 주사 전압이 인가된 주사 전극에 의해 형성되는 복수의 셀 중에서 선택하고자 하는 셀을 통과하는 어드레스 전극에 어드레싱을 위한 전압(이하, "어드레스 전압"이라 함)을 인가하고, 선택하지 않는 어드레스 전극에는 기준 전압을 인가한다. 일반적으로 어드레스 전압은 양의 전압을 사용하고 주사 전압은 접지 전압 또는 음의 전압을 사용하여, 어드레스 전압이 인가된 어드레스 전극과 주사 전압이 인가된 주사 전극에서 방전이 일어나서 해당 셀이 선택된다. 그리고 기준 전압으로 접지 전압이 많이 사용된다.
아래에서는 선택하는 주사 전극에 인가되는 주사 전압과 선택하지 않는 어드레스 전극에 인가되는 기준 전압을 각각 접지 전압으로 가정하여 어드레스 구동부(200)에 포함된 어드레스 구동 회로에 대해서 도 4를 참조하여 설명한다.
도 4는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 어드레스 구동 회로는 전력 회수 회로(210)와 복수의 어드레스 선택 회로(2201∼220m)를 포함한다. 어드레스 선택 회로(2201∼220m)는 복수의 어드레스 전극(A1∼Am)에 각각 연결되며, 각각 두 개의 스위칭 소자(AH, AL)를 구동용 및 접지용으로서 포함한다. 스위칭 소자(AH, AL)에는 바디 다이오드를 가지는 전계 효과 트랜지스터를 사용할 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 도 4에서는 스위칭 소자(AH, AL)를 n채널형 전계 효과 트랜지스터로 도시하였으며, 스위칭 소자(AH, AL)에는 소스에서 드레인 방향으로 바디 다이오드가 형성된다. 구동 스위칭 소자(AH)의 제1 단자(드레인)는 전력 회수 회로(210)에 제2 단자(소스)는 어드레스 전극(A1∼Am)에 연결되며, 구동 스위칭 소자(AH)가 턴온되면 전력 회수 회로(210)에서 공급되는 어드레스 전압(Va)이 어드레스 전극(A1∼Am)에 전달된다. 접지 스위칭 소자(AL)는 제1 단자(드레인)가 어드레스 전극(A1∼Am)에 연결되고 제2 단자(소스)가 기준 전압(도 4에서는 접지 전압)에 연결되며, 접지 스위칭 소자(AL)가 턴온되면 접지 전압이 어드레스 전극(A1∼Am)에 전달된다. 그리고 원칙적으로 구동 스위칭 소자(AH)와 접지 스위칭 소자(AL)가 동시에 턴온되지 않으므로 통상은 절환 스위치로 생각할 수 있다.
이와 같이, 어드레스 전극(A1∼Am)에 각각 연결된 어드레스 선택 회로(2201∼220m)의 양 스위칭 소자(AH, AL)가 제어 신호에 의해 턴온 또는 턴오프되어 어드레스 전극(A1∼Am)에 어드레스 전압(Va) 또는 접지 전압이 인가된다. 즉, 어드레스 기간에서 구동 스위칭 소자(AH)가 턴온되어 어드레스 전압(Va)이 인가된 어드레스 전극은 선택이 되고 접지 스위칭 소자(AL)가 턴온되어 접지 전압이 인가된 어드레스 전극은 선택이 되지 않는다.
그리고 전력 회수 회로(210)는 스위칭 소자(Aa, Aerc), 인덕터(L), 다이오드(Dg) 및 전원(Vc)을 포함하며, 전원(Vc)은 실질적으로 일정한 전압을 공급하도록 동작한다. 스위칭 소자(Aa, Aerc)는 바디 다이오드를 가지는 전계 효과 트랜지스터로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 도 4에서는 스위칭 소자(Aa, Aerc)를 n채널형 전계 효과 트랜지스터로 도시하였으며, 스위칭 소자(Aa, Aerc)에는 각각 소스에서 드레인 방향으로 바디 다이오드가 형성된다. 스위칭 소자(Aa)의 제1 단자(드레인)는 어드레스 전압(Va)을 공급하는 전원(또는 전원선)(Va)에 연결되고 제2 단자(소스)는 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH)의 제1 단자에 연결되어 있다.
인덕터(L)의 제1 단자가 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH)의 제1 단자에 연결되며, 스위칭 소자(Aerc)의 제1 단자(드레인)가 인덕터(L)의 제2 단자에 연결되어 있으며, 스위칭 소자(Aerc)의 제2 단자(소스)가 전원(Vc)의 양극에 연결되어 있다. 이때, 인덕터(L)와 스위칭 소자(Aerc) 사이의 연결 순서는 바뀔 수 있다. 그리고 다이오드(Dg)는 캐소드가 어드레스 선택 회로(2201∼220m )의 구동 스위칭 소자(AH)의 제1 단자에 연결되고 애노드가 접지 전압에 연결되어 있다.
도 4에서는 어드레스 선택 회로(2201∼220m)에 하나의 전력 회수 회로(210)가 연결되어 있는 것으로 도시하였지만, 어드레스 선택 회로(2201∼220m)를 몇 개의 그룹으로 분할하여 각 그룹마다 전력 회수 회로(210)를 연결시킬 수 있다.
다음, 도 5 내지 도 7e를 참조하여 본 발명의 제1 실시예에 따른 어드레스 구동 회로의 동작에 대해서 설명한다. 그리고 도 5 내지 도 7e에서는 인덕터(L)에 흐르는 전류의 방향을 구분하기 위해 인덕터(L)의 제1 단자에서 제2 단자로 흐르는 전류의 방향을 "양의 방향"으로 정의하고 인덕터(L)의 제2 단자에서 제1 단자로 흐르는 전류의 방향을 "음의 방향"으로 정의한다.
도 5는 도 4의 어드레스 구동 회로의 개략적인 도면이다.
도 5에서는 설명의 편의상 하나의 어드레스 선택 회로(220i)만을 도시하였으며, 어드레스 전극과 주사 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 또한, 앞에서 설명한 것처럼 패널 커패시터의 주사 전극 측에는 접지 전압이 인가되는 것으로 하였다. 그리고 구동 스위칭 소자(AH)와 접지 스위칭 소자(AL)의 동작에 의해 패널 커패시터(Cp), 즉 어드레스 전극(Ai)에 어드레스 전압(Va) 또는 접지 전압이 인가된다. 구동 스위칭 소자(AH)가 턴온되어 있으면 전력 회수 회로(210)의 동작에 의해 어드레스 전극(Ai)에 어드레스 전압(Va)이 인가되며, 접지 스위칭 소자(AL)가 턴온되어 있으면 전력 회수 회로(210)의 동작에 관계없이 어드레스 전극(Ai)에 접지 전압이 인가된다.
아래에서는 도 5의 어드레스 구동 회로의 시계열적 동작 변화에 대해서 도 6, 도 7a 내지 도 7e를 참조하여 설명한다. 여기서, 동작 변화는 5개의 모드(M1∼M5)로 일순한다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위칭 소자(Aerc)의 턴온시에 생기는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다. 또한, 도 6, 도 7a 내지 도 7e에서는 스위칭 소자(AH)가 턴온되어 있는 것으로 하며, 전원(Vc)은 대략 Va/2 전압을 공급하는 것으로 가정한다.
도 6은 도 5의 어드레스 구동 회로의 구동 타이밍도이다. 도 7a 내지 도 7e는 도 6의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 6에서 모드 1(M1)이 시작되기 전에 스위칭 소자(Aa)가 턴온되어 패널 커패시터(Cp)에는 Va 전압이 인가되어 있는 것으로 가정한다.
먼저, 도 6을 보면 모드 1(M1)에서는 스위칭 소자(Aa)가 턴온된 상태에서 스위칭 소자(Aerc)가 턴온되어, 도 7a에 나타낸 바와 같이 전원(Va), 스위칭 소자(A a), 인덕터(L), 스위칭 소자(Aerc) 및 전원(Vc)의 경로를 통하여 인덕터(L)로 전류가 주입된다. 여기서 양의 방향으로 흐르는 인덕터(L)의 전류(IL)는 Va/2L의 기울기를 가지고 선형적으로 증가한다. 그리고 패널 커패시터(Cp)에는 Va 전압이 인가되어 있다.
모드 2(M2)에서는 스위칭 소자(Aa)가 턴오프되어 도 7b와 같이 패널 커패시터(Cp), 구동 스위칭 소자(AH)의 바디 다이오드, 인덕터(L), 스위칭 소자(Aerc ) 및 전원(Vc)으로 공진 경로가 형성된다. 도 6에 나타낸 바와 같이 공진 경로에서 공진 전류(IL)가 사인파(sinewave)로 형성되며, 양의 방향의 공진 전류(IL)에 의해 패널 커패시터(Cp)가 방전되어 패널 커패시터(Cp)의 전압(Vp)이 감소한다. 그리고 접지 스위칭 소자(AL)의 바디 다이오드 또는 접지 전압에 연결된 다이오드(Dg)에 의해 패널 커패시터(Cp)의 전압(Vp)은 접지 전압 이하로 감소하지 않는다. 여기서, 전원(Vc)이 공급하는 전압이 Va/2 전압이며 공진 시작 전에 인덕터(L)에 일정량의 전류가 흐르고 있었으므로, 전력 회수 회로(210)에 기생 성분이 있어도 인덕터(L)의 전류(IL)가 0A로 되기 전에 패널 커패시터(Cp)의 전압(Vp)이 접지 전압까지 감소할 수 있다.
모드 3(M3)을 보면, 패널 커패시터(Cp)의 전압(Vp)이 접지 전압으로 된 이후에 인덕터(L)에 양의 방향의 전류(IL)가 남아 있으면, 이 잔류 전류(IL)는 도 7c에 나타낸 바와 같이 다이오드(Dg), 인덕터(L), 스위칭 소자(Aerc) 및 전원(Vc)의 경로를 통하여 선형적으로 감소한다.
다음, 모드 4(M4)에서는 인덕터(L)의 전류(IL)가 0A로 되면 공진의 원리에 의해 스위칭 소자(Aerc)의 바디 다이오드를 통해 음의 방향으로 다시 공진 전류가 흐른다. 즉, 도 7d에 나타낸 것처럼 전원(Vc), 스위칭 소자(Aerc)의 바디 다이오드, 인덕터(L), 구동 스위칭 소자(AH) 및 패널 커패시터(Cp)로 공진 경로가 형성된다. 이 공진 경로에서의 음의 방향의 공진 전류(IL)에 의해 패널 커패시터(Cp)가 충전되어 패널 커패시터(Cp)의 전압(Vp)이 증가한다. 앞에서 가정한 것처럼 전원(Vc )에서 공급하는 전압이 Va/2 전압이면 인덕터(L)의 전류(IL)가 사인파의 반주기를 형성하는 동안 패널 커패시터(Cp)의 전압(Vp)은 Va 전압까지 증가한다. 그런데 전력 회수 회로 등에 존재하는 기생 성분에 의해 실질적으로 패널 커패시터(Cp)의 전압(Vp)은 Va 전압까지 증가하지 않을 수도 있다.
모드 5(M5)에서는 스위칭 소자(Aa)가 턴온되고 스위칭 소자(Aerc)가 턴오프되어 도 7e와 같이 패널 커패시터(Cp)에 Va 전압이 인가된다.
이와 같이 모드 1 내지 5(M1∼M5)를 통하여 전력 회수 회로(210)는 어드레스 선택 회로(220i)의 구동 스위칭 소자(AH)를 통하여 어드레스 전극(Ai)에 Va 전압을 인가할 수 있다. 그리고 접지 스위칭 소자(AL)가 턴온되는 경우에는 어드레스 전극(Ai)에 접지 전압이 인가된다. 따라서 구동 스위칭 소자(AH)가 턴온된 어드레스 선택 회로(220i)에 연결된 어드레스 전극에는 Va 전압이 인가되고 접지 스위칭 소자(AL)가 턴온된 어드레스 선택 회로(220i)에 연결된 어드레스 전극에는 접지 전압이 인가될 수 있다.
또한, 전원(Vc)은 실질적으로 일정한 전압을 공급하기 때문에 전력 회수 회 로(210)가 선택되는 어드레스 전극에 의해 형성되는 부하에 관계없이 동작할 수 있다. 그런데 모드 1 내지 3(M1∼M3)에서 전원(Vc)으로 전류가 회수되기 때문에, 회수되는 전류를 다른 전원, 예를 들면 Va 전압을 공급하는 전원에 사용할 수 있다. 아래에서는 이러한 실시예에 대해서 도 8 및 도 9를 참조하여 상세하게 설명한다.
도 8 및 도 9는 각각 도 5의 어드레스 구동 회로의 전원(Vc)의 실시예를 나타내는 도면이다.
도 8 및 도 9에 나타낸 바와 같이, 전원(Vc)은 전력 회수 회로(210)의 스위칭 소자(Aerc)의 제2 단자(소스)에 제1단이 연결되고 접지 전압에 제2단이 연결되는 커패시터(C1)를 포함하며, 이 커패시터(C1)가 Vc 전압을 공급하는 전원으로서 작용한다. 그리고 전원(Vc)은 커패시터(C1)의 전압을 일정하게 조절하기 위해 싱크(sink) 특성을 갖는 전원으로 이루어지면 된다.
도 8에 나타낸 전원(Vc)은 플라이백 변환기(flyback converter)를 이용한 것으로, 제어부(230), 트랜지스터(Q1), 변압기(L1, L2), 다이오드(D1) 및 커패시터(C2)를 더 포함한다. 트랜지스터(Q1)는 변압기(L1, L2)의 1차측(L1)과 접지 전압 사이에 연결되어 있으며, 제어부(230)는 트랜지스터(Q1)의 게이트와 커패시터(C1)의 제1단 사이에 연결되어 커패시터(C1)의 전압에 따라 트랜지스터(Q1)의 온/오프를 제어한다. 이때 트랜지스터(Q1)의 온/오프 동작에 따라 커패시터(C1)에 충전된 전력이 변압기의 2차측(L2)으로 전달되며, 변압기의 2차측(L2)으로 전달된 전력은 다이오드(D1)를 통하여 커패시터(C2)에 충전된다. 이와 같이 커패시터(C2)에 충전되는 전력이 Va 전압을 공급하는 전원에 이용될 수 있다. 그리고 플라이백 변환기의 일반적인 동작에 대해서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 알 수 있으므로 자세한 설명을 생략한다.
이러한 플라이백 변환기에서는 트랜지스터(Q1)의 듀티비, 특히 트랜지스터(Q1)가 턴온되는 시간에 따라 커패시터(C1)로부터 변압기(L1, L2)의 1차측(L1)으로 전류가 공급되고, 이 전류의 양만큼 커패시터(C1)의 전압이 감소한다. 다음, 트랜지스터(Q1)의 턴오프시에 변압기(L1, L2)의 1차측(L1)에서 2차측(L2)으로 전력이 전달되어 커패시터(C2)에 충전된다. 따라서 제어부(230)는 커패시터(C1)의 전압을 측정하고 이에 따라 트랜지스터(Q1)의 듀티비 또는 트랜지스터(Q1)의 턴온 시간을 적절하게 조절함으로써 커패시터(C1)의 전압을 일정하게 유지할 수 있다.
다음, 도 9에 나타낸 전원(Vc)은 부스트 변환기(boost converter)를 이용한 것으로, 제어부(240), 트랜지스터(Q2), 인덕터(L3), 다이오드(D2), 커패시터(C3)를 더 포함한다. 인덕터(L3)의 제1단이 커패시터(C1)의 제1단에 연결되어 있으며, 인덕터(L3)의 제2단과 접지 전압 사이에는 트랜지스터(Q2)가 연결되어 있다. 그리고 제어부(240)는 트랜지스터(Q2)의 게이트와 커패시터(C1)의 제1단 사이에 연결되어 커패시터(C1)의 전압에 따라 트랜지스터(Q1)의 온/오프를 제어한다. 커패시터(C3)는 인덕터(L3)의 제2단과 접지 전압 사이에 연결되어 있으며, 커패시터(C3)에 충전 되는 전압이 Va 전압을 공급하는 전원에 이용될 수 있다. 부스트 변환기의 일반적인 동작에 대해서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 알 수 있으므로 자세한 설명을 생략한다.
이러한 부스트 변환기에서는 트랜지스터(Q2)의 듀티비, 특히 트랜지스터(Q2)의 턴온 시간에 따라 커패시터(C1)에서 인덕터(L3)로 공급되는 전류의 양이 결정되고, 이 전류의 양만큼 커패시터(C1)의 전압이 감소한다. 다음, 트랜지스터(Q2)의 턴오프시에 인덕터(L3)의 전류가 커패시터(C3)에 전달되어 커패시터(C3)에 충전된다. 따라서 제어부(230)는 커패시터(C1)의 전압을 측정하고 이에 따라 트랜지스터(Q1)의 듀티비 또는 트랜지스터(Q1)의 턴온 시간을 적절하게 조절함으로써 커패시터(C1)의 전압을 일정하게 유지할 수 있다.
이와 같이 도 8 및 도 9에서 설명한 전원(Vc)을 이용하면 전원(Vc)으로 전달되는 전력을 회수하여 다른 전원에 사용할 수 있다.
그리고 본 발명의 제1 실시예에서는 패널 커패시터의 전압이 0V까지 감소한 후 인덕터(L)에 남아 있는 양의 방향의 공진 전류를 회수하기 위해서 다이오드(Dg)를 사용하였다. 그런데 제1 실시예와 달리 다이오드(Dg)를 제거하고 인덕터(L)에 남아 있는 양의 방향의 전류를 어드레스 선택 회로(220i)를 통하여 회수할 수도 있다. 이러한 실시예에 대해서 도 10을 참조하여 설명한다.
도 10은 본 발명의 제2 실시예에 따른 어드레스 구동 회로의 개략적인 도면 이다. 그리고 도 10에서는 설명을 위해 스위칭 소자(AH, AL)의 바디 다이오드를 도시하였다.
도 10을 보면, 본 발명의 제2 실시예에 따른 어드레스 구동 회로는 도 5의 회로에서 다이오드(Dg)가 제거되었다. 그러면 도 6의 모드 3(M3)에서 설명한 것처럼 양의 방향의 공진 전류에 의해 패널 커패시터(Cp)의 전압이 0V 전압까지 감소한 후 인덕터(L)에 양의 방향의 전류가 남아 있으면, 인덕터(L)에 남아 있는 전류가 접지 스위칭 소자(AL)의 바디 다이오드, 구동 스위칭 소자(AH)의 바디 다이오드, 인덕터(L), 스위칭 소자(Aerc) 및 전원(Vc)으로 형성되는 경로를 통하여 전원(Vc )으로 회수된다.
이상, 본 발명의 제1 및 제2 실시예에서는 전력 회수 회로(210)에서 패널 커패시터(Cp)와 인덕터(L)의 공진에 의해 형성되는 양의 방향의 공진 전류를 스위칭 소자(Aerc)를 통하여 흐르게 한 후, 음의 방향의 공진 전류를 스위칭 소자(Aerc)의 바디 다이오드를 통하여 흐르게 하였다. 이와 같이 하면, 종래 기술에서 공진 경로 형성에 사용되는 2개의 스위치와 2개의 다이오드를 하나의 스위치로 줄일 수 있다. 그런데 제1 및 제2 실시예에서는 양의 방향과 음의 방향의 공진 전류가 모두 스위칭 소자(Aerc)를 통과하므로 스위칭 소자(Aerc)에서 발열이 심해질 수 있다. 아래에서는 스위칭 소자(Aerc)의 발열을 줄일 수 있는 실시예에 대해서 도 11 및 도 12를 참 조하여 상세하게 설명한다.
도 11 및 도 12는 각각 본 발명의 제3 및 제4 실시예에 따른 어드레스 구동 회로의 개략적인 도면이다.
도 11을 보면, 본 발명의 제3 실시예에 따른 어드레스 구동 회로는 제1 실시예에 비해 스위칭 소자(Aerc)에 병렬로 연결되는 다이오드(Dr)를 더 포함한다. 다이오드(Dr)는 캐소드가 스위칭 소자(Aerc)의 드레인 측에 연결되고 애노드가 스위칭 소자(Aerc)의 소스 측에 연결되어 있다. 이와 같이 하면, 양의 방향의 공진 전류는 도 7a, 도 7b 및 도 7c에서 설명한 것처럼 스위칭 소자(Aerc)를 통하여 흐른다. 그리고 도 11에 나타낸 것처럼 패널 커패시터(Cp)를 충전하기 위한 음의 방향의 공진 전류는 전원(Vc), 다이오드(Dr), 인덕터(L)를 통하여 패널 커패시터(Cp)에 공급된다.
도 12를 보면, 본 발명의 제4 실시예에 따른 어드레스 구동 회로는 도 11의 회로에 비해 다이오드(Df)를 더 포함한다. 다이오드(Df)는 캐소드가 스위칭 소자(Aerc)의 제1 단자에 연결되고 애노드가 다이오드(Dr)의 캐소드와 인덕터(L)의 접점에 연결되어 있다. 도 11의 회로에서는 음의 방향의 전류가 다이오드(Dr)와 스위칭 소자(Aerc)의 바디 다이오드로 분산되어 흐를 수 있으므로, 도 12와 같이 하면 스위칭 소자(Aerc)의 바디 다이오드로 흐를 수 있는 음의 방향의 전류를 차단할 수 있다.
즉, 도 6의 모드 1, 2 및 3(M1, M2, M3)에서 발생하는 양의 방향의 전류가 인덕터(L), 다이오드(Df) 및 스위칭 소자(Aerc)를 통과하여 전원(Vc)으로 공급되며, 도 6의 모드 4(M4)에서 발생하는 음의 방향의 전류가 전원(Vc), 다이오드(Dr) 및 인덕터(L)를 통하여 패널 커패시터(Cp)로 공급된다. 이와 같이 함으로써 스위칭 소자(Aerc)를 통과하는 전류를 분산시켜 스위칭 소자(Aerc)의 열적 스트레스를 줄일 수 있다.
그리고 도 12에서는 다이오드(Df)가 다이오드(Dr)와 인덕터(L)의 접점과 스위칭 소자(Aerc) 사이에 연결되는 것으로 도시하였지만, 이와는 달리 다이오드(Df)는 캐소드가 다이오드(Dr)의 애노드에 연결되고 애노드가 스위칭 소자(Aerc)의 제2 단자에 연결될 수 있다. 즉, 다이오드(Df)는 스위칭 소자(Aerc)를 통한 양의 방향의 전류는 차단하지 않고 스위칭 소자(Aerc)의 바디 다이오드를 통한 음의 방향의 전류를 차단할 수 있는 경로에 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 전력 회수 회로에서 접지 전압을 인가하지 않으므로 접지 전압과 연결되는 스위칭 소자를 제거할 수 있으며, 패널 커패시터의 전압을 상승시키는 경우와 하강시키는 경우에 하나의 스위칭 소자만을 사용하므로 스위칭 소자의 개수를 하나 더 줄일 수 있다. 또한 어드레스 전극에 의해 형성되는 부하에 관계없이 전력 회수 회로를 동작시킬 수 있다.

Claims (20)

  1. 제1 방향으로 뻗어 있는 복수의 제1 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널,
    상기 복수의 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동 회로,
    상기 복수의 제2 전극에 각각 전기적으로 연결되며 상기 복수의 제2 전극 중 제2 전압이 인가될 제2 전극을 선택하는 복수의 선택 회로, 그리고
    상기 선택 회로에 의해 선택된 제2 전극에 상기 제2 전압을 인가하는 제2 구동 회로를 포함하며,
    상기 제2 구동 회로는,
    실질적으로 일정한 제3 전압을 공급하는 제1 전원,
    상기 선택 회로의 제1단에 제1단이 전기적으로 연결되고 상기 제1 전원에 제2단이 전기적으로 연결되는 제1 트랜지스터,
    상기 선택 회로의 제1단과 상기 제1 트랜지스터의 제1단 사이 또는 상기 제1 트랜지스터의 제2단과 상기 제1 전원의 제1단 사이에 전기적으로 연결되는 인덕터, 그리고
    상기 선택 회로의 제1단과 실질적으로 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함하며,
    상기 선택된 제2 전극의 전압을 감소시키기 전에, 상기 선택된 제2 전극에 상기 제2 전압을 인가한 상태에서 상기 제2 트랜지스터와 상기 제1 트랜지스터를 통하여 상기 인덕터 및 상기 제1 전원으로 제1 방향의 제3 전류를 공급하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터에는 제1단과 제2단에 각각 캐소드와 애노드가 대응되는 바디 다이오드가 형성되어 있으며,
    상기 제2 구동 회로는 상기 인덕터를 통하여 상기 제2 전극, 상기 제1 트랜지스터 및 상기 제1 전원으로 형성되는 상기 제1 방향의 제1 전류로 상기 제2 전극의 전압을 감소시킨 후, 상기 인덕터를 통하여 상기 제1 전원, 상기 제1 트랜지스터의 바디 다이오드 및 상기 제2 전극으로 형성되는 제2 방향의 제2 전류로 상기 제2 전극의 전압을 증가시키는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제2 구동 회로는, 상기 제1 트랜지스터의 제1단에 캐소드가 전기적으로 연결되고 상기 제1 트랜지스터의 제2단에 애노드가 전기적으로 연결되는 제1 다이오드를 더 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제2 구동 회로는 상기 인덕터를 통하여 상기 제2 전극, 상기 제1 트랜지스터 및 상기 제1 전원으로 형성되는 상기 제1 방향의 제1 전류로 상기 제2 전극의 전압을 감소시킨 후, 상기 인덕터를 통하여 상기 제1 전원, 상기 제1 다이오드 및 상기 제2 전극으로 형성되는 제2 방향의 제2 전류로 상기 제2 전극의 전압을 증가시키는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 제2 구동 회로는 상기 제1 트랜지스터의 제2단과 상기 제1 다이오드의 애노드 사이 또는 상기 제1 다이오드의 캐소드와 상기 제1 트랜지스터의 제1단 사이에 전기적으로 연결되는 제2 다이오드를 포함하며,
    상기 제2 다이오드는 상기 제2 방향의 전류를 차단하는 방향으로 형성되어 있는 플라즈마 표시 장치.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 구동 회로는 상기 제2 전극의 전압을 증가시킨 후 상기 제2 트랜지스터를 통하여 상기 제2 전극에 상기 제2 전압을 인가하는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 제2 전극의 전압이 소정 전압까지 감소한 후 상기 인덕터에 상기 제1 방향의 전류가 남아 있는 경우에 상기 제1 방향의 전류는 상기 제1 전원으로 회수되는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제2 구동 회로는 상기 제1 전원의 제2단에 애노드가 전기적으로 연결되고 상기 인덕터에 캐소드가 전기적으로 연결되는 제3 다이오드를 더 포함하며,
    상기 제1 방향의 전류는 상기 제3 다이오드를 통하여 상기 제1 전원으로 회수되는 플라즈마 표시 장치.
  9. 제7항에 있어서,
    상기 선택 회로는 상기 선택 회로의 제1단과 상기 제2 전극에 전기적으로 연결되는 제3 트랜지스터 및 상기 제2 전극과 상기 소정 전압 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며,
    상기 제1 방향의 전류는 상기 제3 및 제4 트랜지스터의 바디 다이오드를 통하여 상기 제1 전원으로 회수되는 플라즈마 표시 장치.
  10. 삭제
  11. 제6항에 있어서,
    상기 선택 회로는 상기 선택 회로의 제1단과 상기 제2 전극에 전기적으로 연결되는 제3 트랜지스터 및 상기 제2 전극과 상기 소정 전압 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며,
    상기 복수의 선택 회로 중 상기 제3 트랜지스터가 턴온되는 선택 회로에 연 결된 제2 전극이 선택되는 플라즈마 표시 장치.
  12. 제6항에 있어서,
    상기 제1 전원은 실질적으로 일정한 상기 제3 전압을 공급하기 위해, 상기 제1 방향의 전류에 의해 공급되는 전력 중 상기 제3 전압에 해당하는 전력 이외의 전력을 제3 전원으로 전달하는 플라즈마 표시 장치.
  13. 제6항에 있어서,
    상기 제1 전원은,
    상기 제3 전압에 해당하는 전압을 충전하는 커패시터,
    상기 커패시터에 충전된 전력 중 상기 제3 전압 이외의 전압을 출력단 전압으로 변환하는 변환기,
    상기 변환기와 기준 전압 사이에 연결되는 트랜지스터, 그리고
    상기 커패시터의 전압을 감지하여 상기 트랜지스터의 턴온 시간을 제어하여 상기 커패시터의 전압을 실질적으로 상기 제3 전압으로 유지하는 제어부를 포함하는 플라즈마 표시 장치.
  14. 복수의 어드레스 전극과 복수의 주사 전극이 형성되어 있으며 상기 어드레스 전극과 상기 주사 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 장치에 있어서,
    상기 어드레스 전극에 제1단이 전기적으로 연결되는 인덕터,
    상기 인덕터의 제2단에 전기적으로 연결되며 실질적으로 일정한 제1 전압을 공급하는 제1 전원,
    상기 인덕터의 제2단과 상기 제1 전원 사이 또는 상기 어드레스 전극과 상기 인덕터의 제1단 사이에 전기적으로 연결되며 턴온시에 제1 방향의 전류 경로를 형성하는 제1 트랜지스터,
    상기 제1 트랜지스터에 병렬로 형성되며 제2 방향의 전류 경로를 형성하는 제1 다이오드, 그리고
    상기 어드레스 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터의 턴온에 의해 형성되는 상기 제1 방향의 전류로 상기 어드레스 전극의 전압을 감소시키고, 상기 제1 방향의 전류의 감소 후에 상기 제1 다이오드에 의해 형성되는 상기 제2 방향의 전류로 상기 어드레스 전극의 전압을 증가시키며, 상기 어드레스 전극의 전압을 감소시키기 전에 상기 인덕터와 상기 제1 전원에 상기 제1 방향의 전류를 공급하는 플라즈마 표시 패널의 구동 장치.
  15. 제14항에 있어서,
    상기 제1 다이오드는 상기 제1 트랜지스터의 바디 다이오드인 플라즈마 표시 패널의 구동 장치.
  16. 제14항에 있어서,
    상기 제1 다이오드는 상기 제1 트랜지스터의 제1단과 제2단에 캐소드와 애노드가 각각 전기적으로 연결되며,
    상기 제1 트랜지스터의 제1단과 상기 제1 다이오드의 캐소드 사이 또는 상기 제1 트랜지스터의 제2단과 상기 제1 다이오드의 애노드 사이에 상기 제2 방향의 전류를 경로를 차단하도록 전기적으로 연결되는 제2 다이오드를 더 포함하는 플라즈마 표시 패널의 구동 장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 인덕터의 제1단에 캐소드가 전기적으로 연결되는 제3 다이오드를 더 포함하며,
    상기 제1 방향의 전류에 의해 상기 어드레스 전극의 전압이 상기 제1 전압까지 감소한 후 상기 제1 방향의 전류가 상기 인덕터에 남아 있는 경우 상기 인덕터에 남은 상기 제1 방향의 전류는 상기 제3 다이오드를 통하여 상기 제1 전원으로 회수되는 플라즈마 표시 패널의 구동 장치.
  18. 삭제
  19. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 어드레스 전극의 전압을 감소시키기 전에 공급되는 제1 방향의 전류는 상기 제1 및 제2 트랜지스터의 턴온에 의해 상기 제2 전원으로부터 공급되며,
    상기 제1 트랜지스터가 턴온된 상태에서 상기 제2 트랜지스터의 턴오프에 의해 상기 어드레스 전극의 전압이 감소하는 플라즈마 표시 패널의 구동 장치.
  20. 복수의 제1 전극과 복수의 제2 전극이 형성되어 있으며 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되며, 출력단이 상기 제1 전극에 전기적으로 연결된 선택 회로의 제1단에 전기적으로 연결된 인덕터를 포함하는 플라즈마 표시 패널을 구동하는 방법에 있어서,
    상기 복수의 제1 전극 중 상기 선택 회로에 의해 선택된 제1 전극에 제1 전압을 인가한 상태에서, 상기 인덕터에 제1 방향의 전류를 주입하는 단계,
    상기 인덕터를 통하여 상기 제1 방향으로 전류를 방전시켜 상기 복수의 제1 전극 중 상기 선택 회로에 의해 선택된 제1 전극의 전압을 감소시키는 단계,
    상기 선택 회로를 통하여 상기 복수의 제1 전극에서 상기 제1 전압이 인가될 제1 전극을 다시 선택하는 단계,
    상기 제1 방향의 전류가 0 암페어가 된 후 상기 인덕터를 통하여 형성되는 상기 제1 방향과 반대 방향인 제2 방향의 전류로 상기 선택된 제1 전극의 전압을 증가시키는 단계, 그리고
    상기 선택된 제1 전극에 상기 제1 전압을 인가하는 단계를 포함하며,
    상기 제1 방향의 전류는 인덕터에 전기적으로 연결된 트랜지스터에 의해 형성되고, 상기 제2 방향의 전류는 상기 트랜지스터에 병렬로 형성된 다이오드에 의해 형성되며,
    상기 제1 방향의 전류는 실질적으로 일정한 전압을 공급하는 전원으로 회수되며, 상기 제2 방향의 전류는 상기 전원에서 공급되는 플라즈마 표시 패널의 구동 방법.
KR1020040005876A 2004-01-29 2004-01-29 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치 KR100578963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040005876A KR100578963B1 (ko) 2004-01-29 2004-01-29 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005876A KR100578963B1 (ko) 2004-01-29 2004-01-29 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치

Publications (2)

Publication Number Publication Date
KR20050078445A KR20050078445A (ko) 2005-08-05
KR100578963B1 true KR100578963B1 (ko) 2006-05-12

Family

ID=37265586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005876A KR100578963B1 (ko) 2004-01-29 2004-01-29 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치

Country Status (1)

Country Link
KR (1) KR100578963B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590078B1 (ko) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010096836A (ko) * 2000-04-15 2001-11-08 구자홍 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR20010103509A (ko) * 2000-05-10 2001-11-23 구자홍 피디피의 에너지 회수 회로
JP2002351379A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010096836A (ko) * 2000-04-15 2001-11-08 구자홍 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR20010103509A (ko) * 2000-05-10 2001-11-23 구자홍 피디피의 에너지 회수 회로
JP2002351379A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20050078445A (ko) 2005-08-05

Similar Documents

Publication Publication Date Title
US7483000B2 (en) Apparatus and method for driving a plasma display panel
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
JP2006058855A (ja) プラズマディスプレイパネルとその駆動方法
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
KR100578802B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100521489B1 (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
JP2005165262A (ja) プラズマ表示装置及びプラズマ表示パネルの駆動方法
KR100502931B1 (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100578963B1 (ko) 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치
KR100560516B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100884531B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100536223B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100536225B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100561344B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100590078B1 (ko) 플라즈마 표시 장치
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20050051859A (ko) 플라즈마 디스플레이 패널과 그 구동 방법
KR20050082627A (ko) 플라즈마 디스플레이 패널의 구동 장치
KR20050120201A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20040107112A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee