KR100502931B1 - 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치 Download PDF

Info

Publication number
KR100502931B1
KR100502931B1 KR10-2003-0052519A KR20030052519A KR100502931B1 KR 100502931 B1 KR100502931 B1 KR 100502931B1 KR 20030052519 A KR20030052519 A KR 20030052519A KR 100502931 B1 KR100502931 B1 KR 100502931B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
inductor
energy
panel capacitor
Prior art date
Application number
KR10-2003-0052519A
Other languages
English (en)
Other versions
KR20050014076A (ko
Inventor
이준영
김준형
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0052519A priority Critical patent/KR100502931B1/ko
Priority to JP2004044365A priority patent/JP2005049814A/ja
Priority to US10/895,970 priority patent/US20050200562A1/en
Priority to EP04090298A priority patent/EP1503362A3/en
Priority to CNB2004100556076A priority patent/CN100543816C/zh
Priority to CN200910128036A priority patent/CN101546514A/zh
Publication of KR20050014076A publication Critical patent/KR20050014076A/ko
Application granted granted Critical
Publication of KR100502931B1 publication Critical patent/KR100502931B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 회로, 특히 전력 회수 회로에 관한 것이다. 전력 회수 회로에서 인덕터와 패널 커패시터를 공진시키기 전에 인덕터에 에너지를 저장한 다음, 저장된 에너지와 공진을 이용하여 패널 커패시터를 충전시킨다. 그리고 전력 회수용 커패시터에 Vs/2보다 큰 전압을 저장해서 패널 커패시터를 충전시킨다. 이와 같이 하면 회로에 기생 성분이 있는 경우에도 패널 커패시터를 Vs 전압까지 충분이 충전시킬 수 있으며, 또한 인덕터에 남아 있는 에너지를 유지방전에 이용할 수 있다. 그리고 패널 커패시터의 충전 시간을 방전 시간보다 빠르게 하여 방전을 안정화시킬 수도 있다.

Description

플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및 플라즈마 표시 장치{DRIVING DEVICE AND METHOD OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
본 발명은 플라즈마 디스플레이 패널의 구동 장치와 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 패널의 전력 회수 회로에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 디스플레이 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 유리 기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 2)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 디스플레이 패널의 전극은 m×n의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 주사 전극(Y1∼Yn) 및 유지 전극(X1∼X n)이 배열되어 있다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.
일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레싱 기간, 유지 기간, 소거 기간으로 이루어진다.
리셋 기간은 방전셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 방전셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지방전을 종료시키는 기간이다.
교류형 플라즈마 디스플레이 패널은 그 유지방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 커패시턴스성분(이하, 패널 커패시터라 함)이 존재하며, 유지방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
이러한 전력 회수 회로로서 Weber에 의해 제안된 회로(미국특허 4,866,349 및 5,081,400)가 있다. Weber의 전력 회수 회로는 인덕터와 패널 커패시터의 공진을 이용하여 패널 커패시터를 유지방전 전압(Vs)으로 충전 또는 접지 전압(0V)으로 방전시키는 것으로, 공진을 위해 Vs/2 전압을 충전하고 있는 외부 커패시터가 필요하다.
이때, 이상적인 경우에는 공진만으로 패널 커패시터의 단자 전압이 유지방전 전압(Vs)까지 증가할 수 있지만, 실제 회로의 기생 성분 때문에 유지방전 전압(Vs)까지 증가하지 않는다. 따라서 패널 커패시터의 단자 전압을 유지방전 전압(Vs)으로 유지하기 위해서 스위칭을 하는 경우에 영전압 스위칭이 불가능해지고, 이에 따라 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다. 또한, 종래의 전력 회수 회로에서는 인덕터와 패널 커패시터 사이의 공진만을 이용하므로 패널 커패시터의 단자 전압의 상승 시간이 길어 패널의 방전이 전압의 상승 구간에서 일어날 수 있다.
본 발명이 이루고자 하는 기술적 과제는 영전압을 스위칭을 할 수 있고 방전을 안정적으로 일으킬 수 있는 플라즈마 디스플레이 패널의 전력 회수 회로를 제공하는 것이다.
본 발명의 한 특징에 따르면, 제1 전극과 제2 전극 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 장치가 제공된다. 이 구동 장치는 충방전부와 유지부를 포함한다. 충방전부는 제1 전극에 제1단이 전기적으로 연결된 제1 인덕터를 포함하며, 제1 인덕터를 통하여 제1 전극의 전압을 제1 전압에서 제2 전압으로 변경시킨다. 유지부는 제1 전극의 전압이 제2 전압으로 변경된 이후에 제1 전극을 소정기간 동안 실질적으로 제2 전압으로 유지한다. 그리고 충방전부는, 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 제1 전극의 전압을 제1 전압에서 제3 전압까지 변경시키고, 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 제1 전극의 전압을 제3 전압에서 제2 전압까지 변경시킨다. 이때, 제3 전압은 제1 전압과 제2 전압의 중간에 해당하는 제4 전압과 제2 전압 사이의 전압이다.
본 발명의 다른 특징에 따르면, 제1 전극과 제2 전극 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 구동 방법은, 제1 전극에 제1단이 연결된 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 패널 커패시터를 제1 전압까지 충전하는 제1 단계, 그리고 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 패널 커패시터를 제2 전압까지 충전하는 제2 단계를 포함한다. 이때, 제1 전압은 제2 전압의 절반에 해당하는 제3 전압과 제2 전압 사이의 전압이다.
본 발명의 또다른 특징에 따른 플라즈마 디스플레이 패널의 구동하는 방법은, 제1 및 제2 전극의 전압을 각각 실질적으로 제1 전압으로 유지시킨 상태에서 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 축적하는 제1 단계, 제2 전극의 전압을 실질적으로 제1 전압으로 유지시킨 상태에서 제1 에너지와 제1 인덕터 및 패널 커패시터 사이의 공진을 이용하여 제1 전극의 전압을 제2 전압으로 변경하는 제2 단계, 그리고 제1 및 제2 전극의 전압을 각각 실질적으로 제2 및 제1 전압으로 유지하는 제3 단계를 포함한다. 제2 단계는, 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 제1 전극의 전압을 제1 전압에서 제3 전압까지 변경시키는 단계, 그리고 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 제1 전극의 전압을 제3 전압에서 제2 전압까지 변경시키는 단계를 포함한다. 이때, 제3 전압은 제1 전압과 제2 전압의 중간에 해당하는 제4 전압과 제2 전압 사이의 전압이다.
본 발명의 또다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은, 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 축적하고 제2 전극에 전기적으로 연결되는 제2 인덕터에 제2 방향의 전류를 주입하여 제2 에너지를 축적하는 제1 단계, 제1 및 제2 인덕터와 패널 커패시터 사이의 공진 및 제1 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압에서 제2 전압으로 변경하고 제2 전극의 전압을 제2 전압에 제1 전압으로 변경하는 제2 단계, 그리고 제1 및 제2 전극의 전압을 각각 실질적으로 제2 및 제1 전압으로 유지하는 제3 단계를 포함한다. 제2 단계는, 제1 및 제2 인덕터에 흐르는 전류의 크기를 증가시키면서 제1 전극의 전압을 제1 전압에서 제3 전압까지 변경시키는 단계, 그리고 제1 및 제2 인덕터에 흐르는 전류의 크기를 감소시키면서 제1 전극의 전압을 제3 전압에서 제2 전압까지 변경시키는 단계를 포함한다. 이때, 제3 전압은 제1 전압과 제2 전압의 중간에 해당하는 제4 전압과 제2 전압 사이의 전압이다.
본 발명의 또다른 특징에 따르면, 플라즈마 디스플레이 패널과 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 디스플레이 패널은 적어도 두 전극 사이에 패널 커패시터가 형성되어 있으며, 구동 회로는 전극에 전기적으로 연결되는 인덕터를 포함하며 전극에 구동 전압을 인가한다. 그리고 구동 회로는, 인덕터에 흐르는 전류의 크기를 증가시키면서 패널 커패시터를 소정 전압의 절반보다 큰 전압까지 충전하고, 인덕터에 흐르는 전류의 크기를 감소시키면서 패널 커패시터를 소정 전압까지 충전한다.
본 발명의 또다른 특징에 따른 플라즈마 표시 장치는, 제1 전극과 제2 전극 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널, 그리고 제1 전극에 전기적으로 병렬로 연결되는 제1 및 제2 인덕터를 포함하며 제1 전극에 구동 전압을 인가하는 구동 회로를 포함한다. 구동 회로는, 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 패널 커패시터를 소정 전압의 절반보다 큰 전압까지 충전하고, 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 패널 커패시터를 소정 전압까지 충전하고, 제2 인덕터를 통하여 패널 커패시터를 방전시킨다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 디스플레이 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 디스플레이 패널(100)은 열 방향으로 뻗어있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 서로 쌍을 이루면서 뻗어있는 복수의 주사 전극(이하 Y 전극이라 함)(Y1∼Yn) 및 유지 전극(이하 X 전극이라 함)(X1∼Xn )을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전셀을 선택하기 위한 어드레스 신호를 각 어드레스 전극(A1∼Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
본 발명의 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력 회수 회로를 포함하는데, 본 발명의 실시예에 따른 전력 회수 회로를 도 4에 도시하였다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 전력 회수 회로는 Y 전극 유지부(310), X 전극 유지부(320), Y 전극 충방전부(330) 및 X 전극 충방전부(340)를 포함한다.
Y 전극 유지부(310)는 유지방전 전압(Vs)과 접지 전압(0V) 사이에 직렬로 연결되는 2개의 스위치(Ys, Yg)를 포함하며, X 전극 유지부(320)는 유지방전 전압(V s)과 접지 전압(0V) 사이에 직렬로 연결되는 2개의 스위치(Xs, Xg)를 포함한다. 그리고 스위치(Ys, Yg)의 접점은 패널 커패시터(Cp)의 Y 전극에 연결되며 스위치(X s, Xg)의 접점은 패널 커패시터(Cp)의 X 전극에 연결된다. 이때, 스위치(Ys, Yg , Xs, Xg)는 각각 바디 다이오드를 가지는 MOSFET(metal oxide semiconductor field effect transistor)로 이루어질 수 있다.
패널 커패시터(Cp)의 양 단자의 전압(Vy, Vx)은 이들 4개의 스위치(Y s, Yg, Xs, Xg)의 스위칭 동작에 의해 유지방전 전압(Vs) 또는 접지 전압을 유지할 수 있다.
Y 전극 충방전부(330)는 스위치(Yr, Yf), 인덕터(L1) 및 전력 회수용 커패시터(Cyer1, Cyer2)를 포함한다. 인덕터(L1)의 제1단은 패널 커패시터(C p)의 Y 전극에 연결되어 있으며, 스위치(Yr, Yf)는 인덕터(L1)의 제2단과 커패시터(C yer1, Cyer2)의 접점 사이에 병렬로 연결되어 있다. 그리고 Y 전극 충방전부(330)는 스위치(Yr, Yf)에 각각 연결되는 다이오드(Dy1, Dy2)를 더 포함할 수 있으며, 이러한 다이오드(D y1, Dy2)는 스위치(Yr, Yf)의 바디 다이오드 때문에 생길 수 있는 전류 경로를 차단한다. 이러한 Y 전극 충방전부(330)는 인덕터(L1)와 패널 커패시터(Cp)의 공진을 이용하여 패널 커패시터(Cp)의 Y 전극을 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.
X 전극 충방전부(340)는 스위치(Xr, Xf), 인덕터(L2) 및 전력 회수용 커패시터(Cxer1, Cxer2)를 포함한다. 인덕터(L2)의 제1단은 패널 커패시터(C p)의 X 전극에 연결되어 있으며, 스위치(Xr, Xf)는 인덕터(L2)의 제2단과 커패시터(C xer1, Cxer2)의 접점 사이에 병렬로 연결되어 있다. 그리고 X 전극 충방전부(340)는 스위치(Xr, Xf)에 각각 연결되는 다이오드(Dx1, Dx2)를 더 포함할 수 있으며, 이러한 다이오드(D x1, Dx2)는 스위치(Yr, Yf)의 바디 다이오드 때문에 생길 수 있는 전류 경로를 차단한다. 이러한 X 전극 충방전부(340)는 인덕터(L2)와 패널 커패시터(Cp)의 공진을 이용하여 패널 커패시터(Cp)의 X 전극을 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.
마찬가지로, 스위치(Yr, Yf, Xr, Xf)는 각각 바디 다이오드를 가지는 MOSFET로 이루어질 수 있다.
다음, 도 5, 도 6a 내지 도 6h, 도 7 내지 도 9를 참조하여 본 발명의 제1 실시예에 따른 전력 회수 회로의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 16개의 모드(M1∼M16)로 일순하며, 모드 변화는 스위치의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 스위치(Yr, Yf, Xr, Xf)의 턴온시에 생기는, 인덕터(L1 또는 L2 )와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 5는 본 발명의 제1 실시예에 따른 전력 회수 회로의 동작 타이밍도이며, 도 6a 내지 도 6h는 본 발명의 제1 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다. 도 7은 본 발명의 제1 실시예에 따른 전력 회수 회로에서 전력 회수용 커패시터의 방전 및 충전 전류를 나타내는 도면이다. 도 8은 본 발명의 제1 실시예에 따른 전력 회수 회로의 모드 2에서의 등가 회로도이며, 도 9는 방전 셀에서의 벽 전하 상태를 나타내는 도면이다.
본 발명의 제1 실시예에서는 모드 1(M1)이 시작되기 전에 스위치(Yg, Xg)가 턴온되어 패널 커패시터(Cp)의 Y 전극 및 X 전극 전압(Vy, Vx)이 각각 0V로 유지되어 있는 것으로 한다. 그리고 커패시터(Cyer1, Cyer2, Cxer1, Cxer2 )에는 각각 V1, V2, V3 및 V4의 전압이 충전되어 있는 것으로 가정한다.
① 모드 1(M1) - 도 6a 참조
도 5의 M1을 보면, 모드 1 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yr)가 턴온된다. 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Y r)가 턴온되면, 도 6a에 도시한 바와 같이 커패시터(Cyer2), 스위치(Yr), 인덕터(L1), 스위치(Y g)로 전류 경로가 형성된다.
따라서, 도 5에 도시한 바와 같이 인덕터(L1)에 흐르는 전류(IL1)는 V2 /L1의 기울기를 가지고 선형적으로 증가하며, 인덕터(L1)에는 자기(magnetic) 에너지가 축적된다.
② 모드 2(M2) - 도 6b 참조
도 5의 M2를 보면, 모드 2 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Yg)가 턴오프된다. 그러면, 도 6b에 도시한 바와 같이 커패시터(Cyer2), 스위치(Yr), 인덕터(L1), 패널 커패시터(Cp), 스위치(Xg)로 전류 경로가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극(Vy)은 증가, 즉 패널 커패시터(Cp)가 충전되게 된다. 그리고 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 모드 1에서 저장된 에너지 성분 때문에 회로에 기생 성분이 있는 경우에도 유지방전 전압(Vs)까지 충분히 증가할 수 있다.
③ 모드 3(M3) - 도 6c 참조
도 5의 M3을 보면, 모드 3 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Ys)가 턴온된다.
근사적으로 보면, 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 스위치(Ys)의 바디 다이오드 때문에 유지방전 전압(Vs)을 넘지 않으며, Y 전극 전압(Vy)이 유지방전 전압(Vs)을 넘을 때는 자동적으로 스위치(Ys)의 바디 다이오드가 턴온되게 된다. 또한 모드 3이 되면 스위치(Ys)도 턴온(채널이 턴온)되게 된다. 따라서 스위치(Ys)는 드레인-소스 사이의 전압이 0V인 상태에서 턴온되는 영전압 스위칭을 하므로, 스위치(Ys)의 스위칭 손실이 발생하지 않는다. 이와 같이 스위치(Ys)가 턴온되면 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 유지방전 전압(Vs)을 유지하게 된다. 따라서 패널 커패시터(Cp)의 양단 전압(Vy-Vx)(이하, 패널 전압이라 함)이 유지방전 전압(Vs)으로 유지되어 패널은 발광하게 된다.
그리고 인덕터(L1)에 흐르던 전류(IL1)는 스위치(Yr), 인덕터(L1 ), 스위치(Ys)의 바디 다이오드 및 커패시터(Cyer1)의 경로를 통하여 선형적으로 감소한다. 즉 인덕터(L1)에 저장된 에너지는 커패시터(Cyer1)로 회수된다.
④ 모드 4(M4) - 도 6d 참조
도 5의 M4를 보면, 모드 4 구간에서는 인덕터(L1)에 흐르는 전류(IL1)가 0A까지 감소하면 스위치(Yr)가 턴오프된다. 이때, 스위치(Ys, Xg)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 유지방전 전압(V s) 및 접지 전압으로 유지된다.
⑤ 모드 5(M5) - 도 6e 참조
도 5의 M5를 보면, 모드 5 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yf)가 턴온된다. 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Y f)가 턴온되면, 도 6e에 도시한 바와 같이 스위치(Ys), 인덕터(L1), 스위치(Yf), 커패시터(C yer2)로 전류 경로가 형성된다.
따라서, 모드 5 구간에서 인덕터(L1)에 흐르는 전류(IL1)는 선형적으로 감소하며, 인덕터(L1)에는 자기 에너지가 축적된다.
⑥ 모드 6(M6) - 도 6f 참조
도 5의 M6을 보면, 모드 6 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서 스위치(Ys)가 턴오프된다. 그러면, 도 6f에 도시한 바와 같이 스위치(Xg)의 바디 다이오드, 패널 커패시터(Cp), 인덕터(L1), 스위치(Yf) 및 커패시터(C yer2)로 전류 경로가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 감소, 즉 패널 커패시터(Cp )가 방전되게 된다.
⑦ 모드 7 (M7) - 도 6g 참조
도 5의 M7을 보면, 모드 7 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서, 스위치(Yg)가 턴온된다.
패널 커패시터(Cp)의 Y 전극 전압(Vy)은 스위치(Yg)의 바디 다이오드 때문에 접지 전압(0V)을 넘지 않으며, Y 전극 전압(Vy)이 접지 전압(0V)보다 작아질 때는 자동적으로 스위치(Yg)의 바디 다이오드가 턴온되게 된다. 또한 모드 7이 되면 스위치(Yg)도 턴온(채널이 턴온)되게 된다. 따라서 스위치(Yg)는 영전압 스위칭을 하므로 스위치(Yg)의 스위칭 손실이 발생하지 않는다.
이와 같이 스위치(Yg)가 턴온되면 패널 커패시터(Cp)의 Y 전극 전압(Vy )은 접지 전압(0V)을 유지하게 된다. 그리고 인덕터(L1)에 흐르던 전류(IL1)는 스위치(Y g)의 바디 다이오드, 인덕터(L1), 스위치(Yf) 및 커패시터(Cyer2)의 경로를 통해 증가한다. 즉, 인덕터(L1)에 저장된 에너지는 스위치(Yf)를 통해 커패시터(Cyer2 )로 회수된다.
⑧ 모드 8(M8) - 도 6h 참조
도 6의 M8을 보면, 모드 8 구간에서는 인덕터(L1)에 흐르는 전류(IL1)가 0까지 증가하면 스위치(Yf)가 턴오프된다. 이때, 스위치(Yg, Xg)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 접지 전압(0V)으로 계속 유지된다.
모드 1 내지 8(M1∼M8)의 과정을 통해 패널 전압(Vy-Vx)은 0V에서 Vs 사이를 스윙할 수 있다. 그리고 도 5에 나타낸 바와 같이 모드 8(M8) 이후의 모드 9 내지 16(M9∼M16)에서의 스위치(Xs, Xg, Xr, Xf) 및 스위치(Y s, Yg, Yr, Yf)는 각각 모드 1 내지 8(M1∼M8)에서의 스위치(Ys, Yg, Yr, Yf) 및 스위치(X s, Xg, Xr, Xf)와 동일하게 동작한다. 따라서 모드 9 내지 16(M9∼M16)에서 패널 커패시터(Cp)의 X 전극 전압(Vx)은 모드 1 내지 8(M1∼M8)에서의 Y 전극 전압(Vy)과 동일한 파형을 가진다. 그러므로, 모드 9 내지 16(M9∼M16)에서의 패널 전압(Vy-Vx)은 0V에서 -Vs 사이를 스윙하게 된다. 이러한 모드 9 내지 16(M9∼M16)에서의 동작에 대한 자세한 설명은 모드 1 내지 8(M1∼M8)의 설명을 통하여 당업자라면 용이하게 알 수 있으므로 생략한다.
그리고 본 발명의 제1 실시예에서는 도 5 및 도 7에 나타낸 바와 같이 커패시터(Cyer2)에 충전된 전압(V2)이 커패시터(Cyer1)에 충전된 전압(V 1)보다 커지도록 모드 1의 시간(Δt1)을 모드 5의 시간(Δt5)보다 짧게 하였다. 즉, 스위치(Yr , Yg)가 동시에 턴온되는 시간을 스위치(Ys, Yf)가 동시에 턴온되는 시간보다 짧게 하였다. 이와 같이 하면, 도 7에 나타낸 바와 같이 커패시터(Cyer2)에서 방전되는 전류(에너지)의 크기보다 커패시터(Cyer2)를 충전하는 전류(에너지)의 크기가 커진다. 이러한 동작이 반복되어 평형 상태에 도달하면 커패시터(Cyer2)의 전압(V2)이 커패시터(C yer1)의 전압(V1)보다 커지게 된다. 즉, 커패시터(Cyer2)의 전압(V2)이 V s/2보다 큰 전압으로 유지되게 된다.
그리고 모드 2가 시작할 때 인덕터(L1)에 흐르는 전류를 Ip1이라 하고 커패시터(Cyer2)를 V2를 공급하는 전원으로 가정하여 모드 2 구간에서의 Y 전극 충방전부(330)를 모델링하면 도 8과 같다. 도 8의 회로에서 인덕터(L1)에 흐르는 공진 전류(IL1)와 패널 커패시터(Cp)의 Y 전극 전압(Vy)을 구하면 각각 수학식 1 및 2와 같이 된다.
수학식 1 및 2에서 와 는 각각 수학식 3 및 4와 같이 주어진다.
수학식 1에서 IL1이 정점에 도달하는 시간(tpk)은 가 1일 때, 즉 가 π/2일 때이다. 따라서 도 5에 나타낸 바와 같이 인덕터(L1)의 전류(IL1)가 정점인 시간(tpk)에서 패널 커패시터(Cp)의 Y 전극 전압(Vy)이 V 2 전압, 즉 Vs/2보다 큰 전압으로 된다. 그리고 수학식 2를 보면 Y 전극 전압(Vy)은 유지방전 전압(Vs) 이상으로 증가할 수 있으므로, 기생 성분이 있는 경우라도 공진 만으로 Y 전극 전압(Vy)을 유지방전 전압(Vs)까지 충분히 증가시킬 수 있다. 따라서 스위치(Ys)를 영전압 스위칭할 수 있다.
또한, 인덕터(L1)의 전류(IL1)가 정점이 되었을 때 Y 전극 전압(Vy)은 V s/2보다 큰 전압이 되므로, Y 전극 전압(Vy)이 유지방전 전압(Vs)이 되기까지는 정점에서 약간의 시간만 경과하면 된다. 즉, Y 전극 전압(Vy)이 유지방전 전압(Vs)까지 증가하는 시간이 짧아진다.
그리고 도 5에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극 전압(Vy)이 상승하는 구간(모드 2)의 후반에서 인덕터(L1)에는 많은 양의 전류가 남아 있다. 그런데 방전 셀의 상태에 따라 패널 전압의 상승 구간(모드 2)에서 방전이 개시될 수 있는데, 종래 기술과 같은 경우에는 상승 구간에서 인덕터에 축적된 에너지가 적어서 방전이 정상적으로 유지되지 않는다. 그러나 본 발명의 제1 실시예에서는 패널 전압의 상승 구간에서 인덕터(L1)에 많은 양의 에너지가 축적되어 있으므로, 모드 2 구간에서 방전이 개시될 때 인덕터(L1)에서 방전 전류를 충분히 공급할 수 있다. 따라서 모드 3에서 스위치(Ys)가 턴온되어 유지방전 전압(Vs)이 제공될 때까지 방전을 안정적으로 유지할 수 있다.
이와 같이 본 발명의 제1 실시예에서는 전력 회수용 커패시터(Cyer2)에 충전되는 전압(V2)을 Vs/2보다 크게 해서, 패널 전압을 유지방전 전압까지 충분히 증가시키고, 인덕터(L1)에 축적되어 있는 에너지를 방전에 이용할 수 있다. 그리고 본 발명의 제1 실시예에서는 패널 커패시터(Cp)에서 Y 전극 전압과 X 전극 전압을 독립적으로 변경시킬 수 있다.
이상에서 설명한 본 발명의 제1 실시예에서는 Y 전극 충방전부(330)에서 두 개의 전력 회수용 커패시터(Cyer1, Cyer2)를 사용하였지만, 이와는 달리 커패시터(Cyer1)를 제거하고 커패시터(Cyer2)만 사용하여도 된다. 이때는 모드 3에서 인덕터(L1)에 남아 있는 전류를 유지방전 전압(Vs)측으로 회수하면 된다. 그리고 스위치(Yr, Yf)에 커패시터(Cyer2) 대신에 V2 전압을 공급하는 전원을 연결하여도 된다.
그리고 제1 실시예에서 인덕터(L1)에 축적되는 전류를 적절하게 조절하면 패널 전압의 상승 시간과 하강 시간을 다르게 할 수도 있다. 아래에서는 상승 시간과 하강 시간을 다르게 하는 방법에 대해서 상세하게 설명한다.
설명의 편의상 모드 1이 끝나는 시점에서 인덕터(L1)에 흐르는 전류(Ip1)와 모드 5가 끝나는 시점에서 인덕터(L1)에 흐르는 전류(Ip1)가 동일하다고 가정한다. 앞에서 설명한 것처럼 모드 2에서 인덕터(L1)에 흐르는 전류(IL1)와 Y 전극 전압(V y)은 각각 수학식 1 및 2와 같이 주어진다. 그리고 모드 6에서 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 수학식 2에서 V2를 (Vs-V2)로 치환한 식을 Vs 전압에서 뺀 경우와 동일하며, 이는 수학식 5와 같이 주어진다. 수학식 5에서 는 수학식 3에서 V2를 (Vs-V2)로 치환한 것과 같다.
이때, (Vs-V2) 전압은 Vs/2보다 작으므로 인덕터(L1)에 흐르는 전류(IL1)가 정점이 되는 경우에 Y 전극 전압(Vy)은 Vs/2보다 큰 전압까지 감소한다. 따라서 Y 전극 전압(Vy)이 접지 전압(0V)까지 감소하기에는 정점에서 모드 2의 경우보다 많은 시간이 경과하여야 한다.
즉, 본 발명의 제1 실시예에 의하면 패널 커패시터(Cp)의 Y 전극 전압(Vy), 즉 패널 전압(Vy-Vx)이 상승하는 시간이 하강하는 시간보다 짧아지게 할 수 있다.
그런데, 도 9에 나타낸 것처럼 패널 커패시터(Cp)의 X 전극과 Y 전극 사이, 즉 방전 셀의 벽전하(wall charge) 상태는 균일하지 않으므로, 벽전압이 방전 셀마다 달라진다. 방전 셀(111)과 같이 벽전하가 적게 쌓여 있으면 벽전압(Vw1)이 낮으므로 방전을 개시하기 위한 전압이 높게 되며, 방전 셀(112)과 같이 벽전하가 많이 쌓여 있으면 벽전압(Vw2)이 높으므로 방전을 개시하기 위한 전압이 낮게 된다. 방전 셀(112)과 같이 벽전압이 높은 경우에는 패널 전압(Vy-Vx)의 상승 중에 방전이 개시될 수 있다.
즉, 스위치(Ys)가 턴오프되어 있는 모드 2(M2)의 중간에서 방전이 개시될 수 있으므로, 앞에서 설명한 것처럼 인덕터(L1)에서 방전 전류가 공급되어야 한다. 그런데 인덕터(L1)에 충분한 에너지가 축적되어 있지 않은 경우에는 패널 전압(Vy-V x)의 상승 중에 개시된 방전이 유지되지 못하고 스위치(Ys)가 턴온될 때 다시 방전이 발생하게 된다. 이와 같이 방전이 안정적으로 유지되지 않고 두 번 발생하게 되면 패널 전체적으로 균일한 광이 발생하지 않게 된다. 따라서 본 발명의 제1 실시예에서와 같이 패널 전압(Vy-Vx)의 상승 시간을 짧게 할수록 바람직하다.
또한, 패널 전압(Vy-Vx)이 급격하게 줄어들면 급격한 전계의 변화로 인한 공전 전하의 이동에 의해 벽전하의 자기 소거(self-erasing)가 발생하여 방전 셀간 벽전하 분포가 불균해질 수 있다. 그러나 본 발명의 제1 실시예에서와 패널 전압(Vy-Vx)의 하강 기간이 길면 공간 전하의 재결합으로 인해 벽전압이 낮아져 자기 소거가 발생하지 않는다.
이와 같이 본 발명의 제1 실시예에서는 전력 회수용 커패시터(Cyer2)에 충전된 전압(V2)을 유지방전 전압(Vs)의 절반(Vs/2)보다 크게 하여, 패널 전압의 상승 시간을 하강 시간보다 빠르게 하여 광을 균일하게 하고 벽 전하 분포를 균일하게 할 수 있다. 이러한 제1 실시예에서 패널 전압의 상승 시간과 하강 시간은 V2 전압에 따라서 달라지므로 V2 전압을 다르게 하여 이를 조절할 수 있다. 그리고 본 발명의 제1 실시예에서는 설명의 편의상 모드 1 및 5가 끝나는 시점에서 인덕터(L1)에 흐르는 전류가 동일하다고 가정하였지만, 패널 전압의 상승 시간이 하강 시간보다 빠르게 된다면 두 전류를 다르게 하고 V2 전압을 조절해서 사용할 수도 있다.
이상, 본 발명의 제1 실시예에서는 전력 회수용 커패시터(Cyer2)에 충전되는 전압(V2)을 이용해서 패널 전압의 상승 시간과 하강 시간을 조절하였지만, 이와는 달리 모드 1과 5의 기간만으로 패널 전압의 상승 시간과 하강 시간을 조절할 수 있다. 아래에서는 이러한 실시예에 대하여 도 10을 참조하여 상세하게 설명한다.
도 10은 본 발명의 제2 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
본 발명의 제2 실시예에서는 도 4의 회로에서 전력 회수용 커패시터(Cyer2) 대신에 Vs/2 전압보다 큰 V2 전압을 공급하는 전원이 연결되어 있는 것으로 한다. 그러면 모드 1과 5가 끝났을 때 인덕터(L1)에 흐르는 전류(Ip1, Ip5)는 각각 수학식 6 및 7과 같이 된다.
이때, 모드 1의 기간(Δt1)을 모드 5의 기간(Δt5)보다 길게 하면, V2 가 (Vs-V2)보다 크고 Δt1이 Δt5보다 크므로 Ip1은 Ip5 보다 훨씬 크게 된다. 그리고 수학식 2에서 Y 전극 전압(Vy)이 유지방전 전압(Vs)이 되는데 걸리는 시간, 즉 모드 2의 기간(Δtr)을 계산하면 수학식 8과 같이 된다. 마찬가지로 수학식 5에서 Ip1를 I p5로 치환하여 Y 전극 전압(Vy)이 접지 전압(0V)이 되는데 걸리는 시간, 즉 모드 6의 기간(Δtf)을 계산하면 수학식 9와 같이 된다.
여기서 Z는 이다.
이때, Ip1>Ip5이고 V2>(Vs-V2)이므로 패널 전압의 상승 시간(Δtr)은 하강 시간(Δtr)보다 더 짧아진다. 그리고 이러한 제2 실시예에서도 인덕터(L1)에 흐르는 전류(IL1)의 크기가 최대로 될 때 Y 전극 전압(Vy)은 Vs/2 전압보다 큰 전압을 가진다.
이상으로 본 발명의 제1 및 제2 실시예에서는 두 전극 중 하나의 전극을 접지 전압(0V)으로 유지한 상태에서 다른 전극에 유지방전 전압(Vs)을 인가하였다. 이와는 달리 하나의 전극에 Vs/2 전압을 인가하고 다른 전극 -Vs/2 전압을 인가하여 두 전극의 전압 차이를 유지방전 전압(Vs)으로 할 수도 있다. 아래에서는 이러한 실시예에 대하여 도 11, 도 12, 도 13a 내지 도 13h를 참조하여 상세하게 설명한다.
도 11은 본 발명의 제3 실시예에 따른 전력 회수 회로의 개략적인 도면이며, 도 12는 본 발명의 제3 실시예에 따른 전력 회수 회로의 동작 타이밍도이다. 도 13a 내지 도 13h는 본 발명의 제3 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 11에 나타낸 바와 같이, 본 발명의 제3 실시예에 따른 전력 회수 회로는 도 4의 전력 회수 회로와 달리 스위치(Ys, Xs)가 각각 유지방전 전압(Vs )의 절반에 해당하는 전압(Vs/2)에 연결되어 있으며, 스위치(Yg, Xg)가 -Vs /2 전압에 연결되어 있다. 그리고 Y 전극 충방전부(330)의 스위치(Yr, Yf)는 커패시터(Cyer2 )에 연결되어 있으며, X 전극 충방전부(340)의 스위치(Xr, Xf)도 커패시터(Cxer2)에 연결되어 있다. 이에 따라 도 4의 전력 회수용 커패시터(Cyer1, Cxer1)가 제거되었다. 도 11의 회로에서 나머지 연결 관계는 도 4의 회로와 동일하므로 자세한 설명은 생략한다.
그리고 제1 실시예에서 설명한 것처럼 커패시터(Cyer2, Cxer2)의 전압(V2 , V4)은 Vs/2 전압과 -Vs/2 전압의 중간 전압인 0V보다 크고 Vs/2 전압보다는 작은 전압으로 한다. 즉, 모드 1의 기간을 짧게 하고 모드 5의 기간을 길게 하여 커패시터(Cyer2)의 방전 에너지를 커패시터(Cyer2)의 충전 에너지보다 작게 한다.
다음, 도 12, 도 13a 내지 도 13h를 참조하여 본 발명의 제3 실시예에 따른 유지 방전 회로의 시계열적 동작 변화를 설명한다.
본 발명의 제3 실시예에 따른 동작을 수행하기 전에 스위치(Yg, Xg)가 턴온되어 있어 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 각각 -V s/2로 유지되어 있는 것으로 한다.
① 모드 1(M1) - 도 13a 참조
도 12의 M1을 보면, 모드 1(M1) 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yr)가 턴온되어 도 13a에 도시한 전류 경로가 형성된다. 따라서 도 12에 도시한 바와 같이 인덕터(L1)에 흐르는 전류(IL1)는 선형적으로 증가하며, 인덕터(L1)에는 자기(magnetic) 에너지가 축적된다.
② 모드 2(M2) - 도 13b 참조
도 12의 M2를 보면, 모드 2(M2) 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Yg)가 턴오프된다. 그러면, 도 13b에 도시한 바와 같이 전류 경로가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 증가, 즉 패널 커패시터(Cp)가 충전되게 된다. 이때, 도 12에 나타낸 바와 같이 인덕터(L1)에 흐르는 전류(IL1)가 정점에 도달할 때 Y 전극 전압(Vy)은 0V보다 큰 전압으로 된다.
③ 모드 3(M3) - 도 13c 참조
도 12의 M3을 보면, 모드 3(M3) 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Ys)가 턴온된다. 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 스위치(Y s)의 바디 다이오드 때문에 Vs/2 전압을 넘지 않으며, Y 전극 전압(Vy)이 Vs/2 전압을 넘을 때는 자동적으로 스위치(Ys)의 바디 다이오드가 턴온되게 된다. 또한 모드 3이 되면 스위치(Ys)도 턴온(채널이 턴온)되게 된다. 따라서 스위치(Ys)는 영전압 스위칭을 하므로 스위치(Ys)의 스위칭 손실이 발생하지 않는다.
스위치(Ys)가 턴온되면 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 V s/2 전압을 유지하게 된다. 따라서 패널 전압(Vy-Vx)이 유지방전 전압(Vs)으로 유지되어 패널은 발광하게 된다. 그리고 인덕터(L1)에 흐르던 전류(IL1)는 도 13c에 나타낸 경로를 따라 전원(Vs/2)으로 회수된다.
④ 모드 4(M4) - 도 13d 참조
도 12의 M4를 보면, 모드 4(M4) 구간에서는 인덕터(L1)에 흐르는 전류(IL1)가 0A까지 감소하면 스위치(Yr)가 턴오프된다. 이때, 스위치(Ys, Xg)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs /2 및 -Vs/2 전압으로 유지된다.
⑤ 모드 5(M5) - 도 13e 참조
도 12의 M5를 보면, 모드 5(M5) 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yf)가 턴온된다. 그러면 도 13e에 나타낸 바와 같이 전류 경로가 형성되어, 인덕터(L1)에 흐르는 전류(IL1)는 선형적으로 감소한다. 즉, 인덕터(L1 )에는 자기 에너지가 축적된다.
⑥ 모드 6(M6) - 도 13f 참조
도 12의 M6을 보면, 모드 6(M6) 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서 스위치(Ys)가 턴오프된다. 그러면 도 13f에 나타낸 바와 같이 전류 경로가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 감소, 즉 패널 커패시터(Cp)가 방전되게 된다. 이때, 인덕터(L1)에 흐르는 전류(IL1)가 정점에 도달할 때 Y 전극 전압(V y)은 0V보다 큰 전압으로 된다.
⑦ 모드 7 (M7) - 도 13g 참조
도 12의 M7을 보면, 모드 7(M7) 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서 스위치(Yg)가 턴온된다. 이때, 패널 커패시터(Cp)의 Y 전극 전압(Vy )은 스위치(Yg)의 바디 다이오드 때문에 -Vs/2 전압을 넘지 않으며, Y 전극 전압(V y)이 -Vs/2 전압보다 작아질 때는 자동적으로 스위치(Yg)의 바디 다이오드가 턴온되게 된다. 또한 모드 7이 되면 스위치(Yg)도 턴온(채널이 턴온)되게 된다. 따라서 스위치(Yg)는 영전압 스위칭을 하므로 스위치(Yg)의 스위칭 손실이 발생하지 않는다.
스위치(Ys)가 턴온되면 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 -V s/2 전압을 유지하게 된다. 그리고 인덕터(L1)에 흐르던 전류(IL1)는 도 13g에 나타낸 경로를 따라 접지 전압으로 회수된다.
⑧ 모드 8(M8) - 도 13h 참조
도 12의 M8을 보면, 모드 8(M8) 구간에서는 인덕터(L1)에 흐르는 전류(IL1)가 0까지 증가하면 스위치(Yf)가 턴오프된다. 이때, 스위치(Yg, Xg)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 -Vs /2 전압으로 계속 유지된다.
이와 같이 모드 1 내지 8(M1∼M8)의 과정을 통해 패널 전압(Vy-Vx)은 0V에서 Vs 사이를 스윙할 수 있다. 그리고 도 12에 나타낸 바와 같이 모드 8(M8) 이후의 모드 9 내지 16(M9∼M16)에서의 스위치(Xs, Xg, Xr, Xf) 및 스위치(Y s, Yg, Yr, Yf)는 각각 모드 1 내지 8(M1∼M8)에서의 스위치(Ys, Yg, Yr, Yf ) 및 스위치(Xs, Xg, Xr, Xf)와 동일하게 동작한다. 따라서 모드 9 내지 16(M9∼M16)에서 패널 커패시터(Cp )의 X 전극 전압(Vx)은 모드 1 내지 8(M1∼M8)에서의 Y 전극 전압(Vy)과 동일한 파형을 가진다. 그러므로, 모드 9 내지 16(M9∼M16)에서의 패널 전압(Vy-Vx)은 0V에서 -Vs 사이를 스윙하게 된다. 본 발명의 제3 실시예에 따른 전력 회수 회로의 모드 9 내지 16(M9∼M16)에서의 동작에 대한 자세한 설명은 모드 1 내지 8(M1∼M8)의 설명을 통하여 당업자라면 용이하게 알 수 있으므로 생략한다.
이와 같이 본 발명의 제3 실시예에 의하면, Y 및 X 전극 전압(Vy, Vx)의 최대 크기가 Vs/2 전압이므로 제1 실시예에 비해서 구동 전압의 크기를 줄일 수 있다. 이에 따라 Y 및 X 전극 유지부(310, 320)에서 내압이 Vs/2 전압인 저내압 스위치(Ys , Yg, Xs, Xg)를 사용할 수 있다.
그리고 본 발명의 제3 실시예에서도 Y 및 X 전극 충방전부(330, 340)의 커패시터(Cyer2, Cxer2) 대신에 0V와 Vs/2 전압 사이의 전압을 공급하는 전원을 연결할 수도 있다. 이때, 본 발명의 제2 실시예에서와 같이 모드 1의 기간을 모드 5의 기간보다 길게 하여 Y 전극 전압(Vy)의 상승 시간을 하강 시간보다 짧게 할 수 있다.
또한 본 발명의 제5 실시예에서는 Y 전극 전압(Vy)을 -Vs/2 전압과 Vs /2 전압을 사용하여 변경하였지만, 이와는 달리 Vh 전압과 (Vh-Vs) 전압을 사용할 수도 있다. 그리고 앞에서 설명한 전력 회수용 커패시터에 (2Vh-Vs)/2 전압 또는 이 보다 큰 전압을 충전할 수도 있다.
그리고 본 발명의 제1 내지 제3 실시예에서는 Y 전극 전압(Vy)의 상승 및 하강에 동일한 인덕터(L1)를 사용하였지만, Y 전극 전압(Vy)의 상승 및 하강 시에 서로 다른 인덕터를 사용할 수 있다. 아래에서는 이러한 실시예에 대하여 도 14를 참조하여 설명한다.
도 14는 본 발명의 제4 실시예에 따른 전력 회수 회로의 개략적인 도면이다.
도 14에 나타낸 바와 같이, 본 발명의 제4 실시예에 따른 전력 회수 회로는 인덕터(L1) 대신에 2개의 인덕터(L11, L12)가 패널 커패시터(Cp )의 Y 전극에 병렬로 연결되고 인덕터(L2) 대신에 2개의 인덕터(L21, L22)가 X 전극에 병렬로 연결되어 있다. 즉, 인덕터(L11)는 Y 전극과 스위치(Yr) 사이에 연결되고 인덕터(L12 )는 Y 전극과 스위치(Yf) 사이에 연결되어 있다. 마찬가지로, 인덕터(L21)는 X 전극과 스위치(Xr) 사이에 연결되고 인덕터(L22)는 X 전극과 스위치(Xf) 사이에 연결되어 있다.
이와 같이 하면, 도 5의 모드 1 내지 3(M1∼M3)에서는 인덕터(L11)를 통하여 전류가 흐르고 모드 5 내지 7(M5∼M7)에서는 인덕터(L12)를 통하여 전류가 흐른다. 마찬가지로 모드 9 내지 11(M9∼11)에서는 인덕터(L21)를 통하여 전류가 흐르고 모드 13 내지 15(M13∼M15)에서는 인덕터(L22)를 통하여 전류가 흐른다.
이러한 제4 실시예에서는 하나의 인덕터에는 한 방향의 전류만 흐르므로 제1 실시예에 비해 소비 전력을 줄일 수 있다.
또한, 본 발명의 제1 내지 제4 실시예에서는 X 전극 전압(Vx)과 Y 전극 전압(Vy)을 독립적으로 변경시키는 경우를 예로 들었지만, 이와는 달리 X 전극 전압(Vx)과 Y 전극 전압(Vy)을 같이 변경시킬 수 있다. 아래에서는 이러한 실시예에 대해서 도 15, 도 16a 내지 도 16h를 참조하여 상세하게 설명한다.
도 15는 본 발명의 제5 실시예에 따른 전력 회수 회로의 동작 타이밍도이다. 도 16a 내지 도 16h는 본 발명의 제5 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 15에 나타낸 바와 같이 본 발명의 제7 실시예에 따른 전력 회수 회로의 동작은 제1 실시예에 따른 전력 회수 회로에서 동작 타이밍이 변경되었다. 즉, 도 15를 보면, 도 5의 타이밍도에서의 모드 1과 모드 13(M1, M13)이 모드 1(N1)로, 모드 2와 모드 14(M2, M14)가 모드 (N2)로, 모드 3과 모드 15(M3, M15)가 모드 3(N3)으로, 모드 5와 모드 9(M5, M9)가 모드 5(N5)로, 모드 6과 모드 10(M6, M10)이 모드 6(N6)으로, 모드 7과 모드 11(M7, M11)이 모드 (N7)로 중첩되었으며 모드 8과 모드 16(M8, M16)이 제거되었다. 또한 도 5의 모드 4(M4)와 모드 12(M12)가 각각 도 15의 모드 4(N4)와 모드 8(N8)에 대응한다.
다음, 도 15, 도 16a 내지 도 16h를 참조하여 본 발명의 제7 실시예에 따른 전력 회수 회로의 시계열적 동작 변화를 설명한다.
① 모드 1(N1) - 도 16a 참조
도 15의 N1을 보면, 모드 1 구간에서는 스위치(Yg, Xs)가 턴온된 상태에서 스위치(Xf)가 먼저 턴온된다. 그러면 도 16a에 도시한 바와 같이 스위치(Xs), 인덕터(L2), 스위치(Xf), 커패시터(Cxer2)로 각각 전류 경로가 형성된다. 다음에 일정 시간이 경과한 후에 스위치(Yr)가 턴온되어 커패시터(Cyer2), 스위치(Yr ), 인덕터(L1), 스위치(Yg)로 전류 경로가 형성된다.
따라서, 도 15에 도시한 바와 같이 인덕터(L1, L2)에 흐르는 전류(IL1 , IL2)의 크기는 각각 V2/L1 및 (Vs-V4)/L2의 기울기를 가지고 선형적으로 증가하며, 인덕터(L1, L2)에는 자기(magnetic) 에너지가 축적된다.
② 모드 2(N2) - 도 16b 참조
도 15의 N2를 보면, 모드 2 구간에서는 스위치(Yr, Xf)가 턴온된 상태에서 스위치(Yg, Xs)가 턴오프된다. 그러면, 도 16b에 도시한 바와 같이 커패시터(C yer2), 스위치(Yr), 인덕터(L1), 패널 커패시터(Cp), 인덕터(L2), 스위치(X f) 및 커패시터(Cxer2)로 전류 경로가 형성되어 인덕터(L1, L2)와 패널 커패시터(C p) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 증가하고 X 전극 전압(Vx)은 감소하게 된다.
이때, 앞의 실시예에서 설명한 것처럼 커패시터(Cyer2)의 전압(V2)은 Vs /2 전압보다 크므로 인덕터(L1)에 흐르는 전류(IL1)가 정점에 도달했을 때 Y 전극 전압(Vy)은 Vs/2 전압보다 큰 전압으로 된다.
③ 모드 3(M3) - 도 6c 참조
도 15의 N3을 보면, 모드 3 구간에서는 스위치(Yr, Xf)가 턴온된 상태에서 스위치(Ys, Xg)가 턴온된다. 패널 커패시터(Cp)의 Y 전극 전압(Vy )은 스위치(Ys)의 바디 다이오드 때문에 유지방전 전압(Vs)을 넘지 않으며, Y 전극 전압(Vy)이 유지방전 전압(Vs)을 넘을 때는 자동적으로 스위치(Ys)의 바디 다이오드가 턴온되게 된다. 또한 모드 3이 되면 스위치(Ys)도 턴온(채널이 턴온)되게 된다. 마찬가지로, 패널 커패시터(Cp)의 X 전극 전압(Vx)은 스위치(Xg)의 바디 다이오드 때문에 접지 전압(0V)을 넘지 않으며, X 전극 전압(Vx)이 접지 전압(0V)보다 작아지면 자동적으로 스위치(Xg)의 바디 다이오드가 턴온되게 된다. 또한 모드 3이 되면 스위치(Xg)도 턴온(채널이 턴온)되게 된다. 이와 같이 스위치(Ys, Xg)가 턴온되면 패널 전압(V y-Vx)은 유지방전 전압(Vs)으로 유지되어 패널은 발광하게 된다.
그리고 인덕터(L1)에 흐르던 전류(IL1)는 스위치(Yr), 인덕터(L1 ), 스위치(Ys)의 바디 다이오드 및 커패시터(Cyer1)의 경로를 통하여 회수되고, 인덕터(L2)에 흐르던 전류(IL2)는 스위치(Xg)의 바디 다이오드, 인덕터(L2), 스위치(X f) 및 커패시터(Cxer2)의 경로를 통하여 회수된다.
④ 모드 4(N4) - 도 16d 참조
도 15의 N4를 보면, 모드 4 구간에서는 먼저 인덕터(L2)에 흐르는 전류(IL2)가 0A로 되면 스위치(Xf)가 턴오프되고, 일정 시간이 경과한 후 인덕터(L2)에 흐르는 전류(IL2)가 0A로 되면 스위치(Yr)가 턴오프된다. 이때, 스위치(Ys , Xg)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 유지방전 전압(Vs) 및 접지 전압으로 유지된다. 즉, 패널 전압(Vy-Vx)은 유지방전 전압(Vs)으로 유지된다.
⑤ 모드 5(N5) - 도 16e 참조
도 15의 N5를 보면, 모드 5 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 먼저 스위치(Yf)가 턴온되어, 스위치(Ys), 인덕터(L1), 스위치(Yf ), 커패시터(Cyer2)로 전류 경로가 형성된다. 그리고 일정 시간이 경과한 후 스위치(Xr)가 턴온되어 커패시터(Cxer2), 스위치(Xr), 인덕터(L2), 스위치(Xg)로 전류 경로가 형성된다. 따라서 인덕터(L1, L2)에는 자기 에너지가 축적된다.
⑥ 모드 6(N6) - 도 16f 참조
도 15의 N6을 보면, 모드 6 구간에서는 스위치(Yf, Xr)가 턴온된 상태에서 스위치(Ys, Xg)가 턴오프된다. 그러면, 도 15f에 도시한 바와 같이 커패시터(C xer2), 스위치(Xr), 인덕터(L2), 패널 커패시터(Cp), 인덕터(L1), 스위치(Y f) 및 커패시터(Cyer2)로 전류 경로가 형성되어 인덕터(L1, L2)와 패널 커패시터(C p) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 감소하고 X 전극 전압(Vx)은 증가하게 된다.
이때, 커패시터(Cxer2)의 전압(V4)은 Vs/2 전압보다 크므로 인덕터(L 2)에 흐르는 전류(IL2)가 정점에 도달했을 때 X 전극 전압(Vx)은 Vs/2 전압보다 큰 전압으로 된다.
⑦ 모드 7(N7) - 도 16g 참조
도 15의 N7을 보면, 모드 7 구간에서는 스위치(Yf, Xr)가 턴온된 상태에서, 스위치(Yg, Xs)가 턴온된다.
모드 3과 마찬가지로 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 스위치(Yg )의 바디 다이오드 때문에 접지 전압(0V)을 넘지 않으며, X 전극 전압(Vx)은 스위치(Xs )의 바디 다이오드 때문에 유지방전 전압(Vs)을 넘지 않는다.
이와 같이 스위치(Yg, Xs)가 턴온되면 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 접지 전압(0V) 및 유지방전 전압(Vs)을 유지하게 된다. 그러면 패널 전압(Vy-Vx)은 -Vs 전압, 즉 패널 전압(Vy-Vx )의 크기가 유지방전 전압(Vs)이 되어 패널은 방전하게 된다. 그리고 인덕터(L1)에 흐르던 전류(IL1)는 스위치(Y g)의 바디 다이오드, 인덕터(L1), 스위치(Yf) 및 커패시터(Cyer2)의 경로를 통해 회수되고, 인덕터(L2)에 흐르던 전류(IL2)는 스위치(Xr), 인덕터(L2), 스위치(Xs)의 바디 다이오드 및 커패시터(Cxer1)의 경로를 통해 회수된다.
⑧ 모드 8(N8) - 도 16h 참조
도 15의 N8을 보면, 모드 8 구간에서는 먼저 인덕터(L1)에 흐르는 전류(IL1)가 0A로 되면 스위치(Yf)가 턴오프되고, 다음 인덕터(L2)에 흐르는 전류(IL2 )가 0A로 되면 스위치(Xr)가 턴오프된다. 이때, 스위치(Yg, Xs)가 턴온되어 있으므로 패널 커패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 접지 전압(0V) 및 유지방전 전압(Vs)으로 계속 유지된다. 즉, 패널 전압(Vy-Vx)의 크기가 유지방전 전압(Vs )으로 계속 유지된다.
그리고 본 발명의 제5 실시예에서는 모드 1(N1)에서의 스위치(Yr, Yg)가 동시에 턴온되는 시간을 모드 5(N5)에서의 스위치(Yf, Ys)가 동시에 턴온되는 시간보다 짧게 하여 커패시터(Cyer2)의 방전 에너지를 커패시터(Cyer2)의 충전 에너지보다 작게 한다. 즉, 커패시터(Cyer2)의 전압(V2)을 Vs/2 전압보다 크게 할 수 있다. 마찬가지로 모드 1(N1)에서의 스위치(Xf, Xs)가 동시에 턴온되는 시간을 모드 5(N5)에서의 스위치(Xr, Xg)가 동시에 턴온되는 시간보다 길게 하여 커패시터(Cxer2)의 충전 에너지를 커패시터(Cxer2)의 방전 에너지보다 크게 한다. 즉, 커패시터(Cxer2)의 전압(V 4)을 Vs/2 전압보다 크게 할 수 있다.
이와 같이 모드 1 내지 8(N1∼N8)의 과정을 통해 패널 전압(Vy-Vx)은 -Vs 에서 Vs 사이를 스윙할 수 있다. 그리고 본 발명의 제5 실시예에서도 제2 내지 제4 실시예에서 설명한 방법을 적용할 수 있으며, 이때의 구동 방법에 대해서는 당업자라면 앞의 실시예에서의 설명으로부터 용이하게 알 수 있으므로 자세한 설명은 생략한다.
이상으로 전력 회수 회로 중 Y 전극에 연결되는 회로를 중심으로 본 발명의 실시예에 대해서 설명하였다. 이러한 전력 회수 회로는 Y 전극 이외에 앞에서 설명한 것처럼 X 전극에 연결할 수도 있으며, 또한 어드레스 전극에도 연결하여 사용할 수 있다. 어드레스 전극에 연결하는 경우에는 유지방전 전압(Vs) 대신에 어드레싱에 필요한 전압까지 패널 커패시터를 충전하면 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 회로에 기생 성분이 있는 경우에는 패널 커패시터를 유지방전 전압까지 안정적으로 충전할 수 있으며, 이에 따라 영전압 스위칭이 가능해지고 또한 방전이 안정화된다.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 4는 본 발명의 제1 실시예에 따른 전력 회수 회로의 개략적인 도면이다.
도 5는 본 발명의 제1 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
도 6a 내지 도 6h는 본 발명의 제1 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 7은 본 발명의 제1 실시예에 따른 전력 회수 회로에서 전력 회수용 커패시터의 방전 및 충전 전류를 나타내는 도면이다.
도 8은 본 발명의 제1 실시예에 따른 전력 회수 회로의 모드 2에서의 등가 회로도이다.
도 9는 방전 셀에서의 벽 전하 상태를 나타내는 도면이다.
도 10은 본 발명의 제2 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
도 11은 본 발명의 제3 실시예에 따른 전력 회수 회로의 개략적인 도면이다.
도 12는 본 발명의 제3 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
도 13a 내지 도 13h는 본 발명의 제3 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 14는 본 발명의 제4 실시예에 따른 전력 회수 회로의 개략적인 도면이다.
도 15는 본 발명의 제5 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
도 16a 내지 도 16h는 본 발명의 제5 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.

Claims (49)

  1. 제1 전극과 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,
    상기 제1 전극에 제1단이 전기적으로 연결된 제1 인덕터를 포함하며, 상기 제1 인덕터를 통하여 상기 제1 전극의 전압을 제1 전압에서 제2 전압으로 변경시키는 충방전부, 그리고
    상기 제1 전극의 전압이 상기 제2 전압으로 변경된 이후에 상기 제1 전극을 소정기간 동안 실질적으로 상기 제2 전압으로 유지하는 유지부를 포함하며,
    상기 충방전부는, 상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 제1 전극의 전압을 상기 제1 전압에서 제3 전압까지 변경시키고, 상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 제1 전극의 전압을 상기 제3 전압에서 상기 제2 전압까지 변경시키며,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 중간에 해당하는 제4 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 충방전부는, 상기 제1 인덕터에 먼저 제1 에너지를 축적한 후에 상기 제1 인덕터를 통하여 상기 제1 전극 전압을 변경시키는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 유지부는, 상기 제1 전극의 전압이 상기 제2 전압까지 변경되는 동안 및 상기 제1 전극의 전압이 상기 제2 전압으로 유지되는 동안 상기 제2 전극의 전압을 실질적으로 상기 제1 전압으로 유지하는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제3항에 있어서,
    상기 충방전부는, 상기 제4 전압과 상기 제2 전압 사이의 제5 전압, 상기 제1 인덕터 및 상기 패널 커패시터로 형성되는 경로를 통하여 상기 제1 전극의 전압을 변경시키는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제4항에 있어서,
    상기 충방전부는 상기 제5 전압을 충전하고 있는 커패시터를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  6. 제5항에 있어서,
    상기 제1 전극의 전압이 상기 제2 전압으로 변경된 이후에 상기 제1 인덕터에 제2 에너지가 남아 있는 플라즈마 디스플레이 패널의 구동 장치.
  7. 제6항에 있어서,
    상기 제1 에너지가 상기 제2 에너지보다 큰 플라즈마 디스플레이 패널의 구동 장치.
  8. 제6항에 있어서,
    상기 제1 에너지가 상기 제2 에너지보다 작은 플라즈마 디스플레이 패널의 구동 장치.
  9. 제6항에 있어서,
    상기 제1 에너지가 상기 제2 에너지와 동일한 플라즈마 디스플레이 패널의 구동 장치.
  10. 제4항에 있어서,
    상기 유지부가 상기 제2 전극의 전압을 실질적으로 상기 제1 전압으로 유지하고 있는 동안, 상기 충방전부는 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압까지 변경시키는 플라즈마 디스플레이 패널의 구동 장치.
  11. 제10항에 있어서,
    상기 충방전부는, 상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 제1 전극의 전압을 상기 제2 전압에서 제6 전압까지 변경시키고 상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 제1 전극의 전압을 상기 제6 전압에서 상기 제1 전압까지 변경시키며,
    상기 제6 전압은 상기 제4 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 장치.
  12. 제11항에 있어서,
    상기 충방전부는, 상기 패널 커패시터, 상기 제1 인덕터 및 상기 제5 전압으로 형성되는 경로를 통하여 상기 제1 전극 전압을 상기 제1 전압으로 변경하는 플라즈마 디스플레이 패널의 구동 장치.
  13. 제4항에 있어서,
    상기 제1 전압과 제2 전압의 차이는 유지방전 전압인 플라즈마 디스플레이 패널의 구동 장치.
  14. 제13항에 있어서,
    상기 제1 전압과 제2 전압 중 하나의 전압이 접지 전압인 플라즈마 디스플레이 패널의 구동 장치.
  15. 제13항에 있어서,
    상기 제1 전압과 제2 전압 중 하나의 전압이 유지방전 전압의 절반에 해당하는 전압인 플라즈마 디스플레이 패널의 구동 장치.
  16. 제1항 또는 제2항에 있어서,
    상기 충방전부는 상기 제2 전극에 제1단이 전기적으로 연결된 제2 인덕터를 더 포함하며, 상기 제1 인덕터를 통하여 상기 제1 전극의 전압이 상기 제1 전압에서 상기 제2 전압으로 변경되는 동안 상기 제2 인덕터를 통하여 상기 제2 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경시키며,
    상기 유지부는 상기 제2 전극의 전압이 상기 제1 전압으로 변경된 이후에 상기 제2 전극을 소정기간 동안 실질적으로 상기 제1 전압으로 유지하는 플라즈마 디스플레이 패널의 구동 장치.
  17. 제16항에 있어서,
    상기 충방전부는, 상기 제2 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 제2 전극의 전압을 상기 제2 전압에서 제5 전압까지 변경시키고, 상기 제2 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 제2 전극의 전압을 상기 제5 전압에서 상기 제1 전압까지 변경시키며,
    상기 제5 전압은 상기 제4 전압과 상기 제1 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 장치.
  18. 제16항에 있어서,
    상기 충방전부는, 상기 제2 인덕터에 먼저 제2 에너지를 축적한 후에 상기 제2 인덕터를 통하여 상기 제2 전극 전압을 변경시키는 플라즈마 디스플레이 패널의 구동 장치.
  19. 제1 전극과 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 전극에 제1단이 연결된 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 패널 커패시터를 제1 전압까지 충전하는 제1 단계, 그리고
    상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 패널 커패시터를 상기 제1 전압에서 제2 전압까지 충전하는 제2 단계를 포함하며,
    상기 제1 전압은 상기 제2 전압의 절반에 해당하는 제3 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  20. 제19항에 있어서,
    상기 제1 단계 전에 상기 제1 인덕터에 제1 에너지를 축적하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  21. 제19항 또는 제20항에 있어서,
    상기 제1 및 제2 단계 동안 상기 제2 전극의 전압이 제4 전압으로 유지되는 플라즈마 디스플레이 패널의 구동 방법.
  22. 제21항에 있어서,
    제5 전압, 상기 제1 인덕터 및 상기 패널 커패시터로 형성되는 경로로 상기 패널 커패시터가 충전되며,
    상기 제5 전압과 상기 제4 전압의 차이는 상기 제3 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  23. 제22항에 있어서,
    상기 제5 전압은 커패시터에 의해 공급되는 플라즈마 디스플레이 패널의 구동 방법.
  24. 제20항에 있어서,
    상기 패널 커패시터가 상기 제2 전압으로 충전된 후 상기 제1 인덕터에 남아 있는 제2 에너지가 상기 제1 에너지보다 큰 플라즈마 디스플레이 패널의 구동 방법.
  25. 제20항에 있어서,
    상기 패널 커패시터가 상기 제2 전압으로 충전된 후 상기 제1 인덕터에 남아 있는 제2 에너지가 상기 제1 에너지보다 작은 플라즈마 디스플레이 패널의 구동 방법.
  26. 제20항에 있어서,
    상기 패널 커패시터가 상기 제2 전압으로 충전된 후 상기 제1 인덕터에 남아 있는 제2 에너지가 상기 제1 에너지와 동일한 플라즈마 디스플레이 패널의 구동 방법.
  27. 제19항에 있어서,
    상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 패널 커패시터를 제4 전압까지 방전하는 제3 단계, 그리고
    상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 패널 커패시터를 상기 제4 전압에서 접지 전압까지 방전하는 제4 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  28. 제27항에 있어서,
    상기 제4 전압은 상기 제3 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  29. 제27항에 있어서,
    상기 패널 커패시터가 상기 제2 전압까지 충전되는 시간이 상기 패널 커패시터가 상기 접지 전압으로 방전되는 시간보다 짧은 플라즈마 디스플레이 패널의 구동 방법.
  30. 제27항 내지 제29항 중 어느 한 항에 있어서,
    상기 제1 단계 전에 상기 제1 인덕터에 제1 에너지를 축적하는 단계, 그리고 상기 제3 단계 전에 상기 제1 인덕터에 제2 에너지를 축적하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  31. 제30항에 있어서,
    상기 제1 에너지가 상기 제2 에너지보다 더 큰 플라즈마 디스플레이 패널?? 구동 방법.
  32. 제19항 또는 제20항에 있어서,
    상기 제1 및 제2 단계 동안 상기 제1 전극과 상기 제2 전극의 전압이 함께 변경되는 플라즈마 디스플레이 패널의 구동 방법.
  33. 제32항에 있어서,
    상기 제1 및 제2 단계는 상기 제1 인덕터와 상기 제2 전극에 연결된 제2 인덕터를 통하여 상기 패널 커패시터를 충전하는 플라즈마 디스플레이 패널의 구동 방법.
  34. 제33항에 있어서,
    상기 제1 단계 전에 상기 제2 인덕터에 제2 에너지를 축적하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  35. 제1 전극과 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 및 제2 전극의 전압을 각각 실질적으로 제1 전압으로 유지시킨 상태에서, 상기 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 축적하는 제1 단계,
    상기 제2 전극의 전압을 실질적으로 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 에너지와 상기 제1 인덕터 및 상기 패널 커패시터 사이의 공진을 이용하여 상기 제1 전극의 전압을 제2 전압으로 변경하는 제2 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 실질적으로 상기 제2 및 제1 전압으로 유지하는 제3 단계를 포함하며,
    상기 제2 단계는, 상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 제1 전극의 전압을 상기 제1 전압에서 제3 전압까지 변경시키는 단계, 그리고 상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 제1 전극의 전압을 상기 제3 전압에서 상기 제2 전압까지 변경시키는 단계를 포함하며,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 중간에 해당하는 제4 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  36. 제35항에 있어서,
    상기 제1 전압과 제2 전압의 차이는 유지방전 전압인 플라즈마 디스플레이 패널의 구동 방법.
  37. 제35항 또는 제36항에 있어서,
    상기 제3 단계는 상기 제1 인덕터에 남아 있는 에너지를 감소시키는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  38. 제35항 또는 제36항에 있어서,
    상기 제1 및 제2 전극의 전압을 각각 실질적으로 제2 전압으로 유지시킨 상태에서, 상기 제1 전극에 전기적으로 연결된 제2 인덕터에 제2 방향의 전류를 주입하여 제2 에너지를 축적하는 제4 단계, 그리고
    상기 제2 전극의 전압을 실질적으로 상기 제2 전압으로 유지시킨 상태에서, 상기 제2 에너지와 상기 제2 인덕터 및 상기 패널 커패시터 사이의 공진을 이용하여 상기 제1 전극의 전압을 제1 전압으로 변경하는 제5 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  39. 제38항에 있어서,
    상기 제2 인덕터는 상기 제1 인덕터이며 상기 제2 방향은 상기 제1 방향과 반대 방향인 플라즈마 디스플레이 패널의 구동 방법.
  40. 제1 전극과 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 축적하고, 상기 제2 전극에 전기적으로 연결되는 제2 인덕터에 제2 방향의 전류를 주입하여 제2 에너지를 축적하는 제1 단계,
    상기 제1 및 제2 인덕터와 상기 패널 커패시터 사이의 공진 및 상기 제1 및 제2 에너지를 이용하여 상기 제1 전극의 전압을 제1 전압에서 제2 전압으로 변경하고 상기 제2 전극의 전압을 상기 제2 전압에 상기 제1 전압으로 변경하는 제2 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 실질적으로 상기 제2 및 제1 전압으로 유지하는 제3 단계를 포함하며,
    상기 제2 단계는, 상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 제1 전극의 전압을 상기 제1 전압에서 제3 전압까지 변경시키는 단계, 그리고 상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 제1 전극의 전압을 상기 제3 전압에서 상기 제2 전압까지 변경시키는 단계를 포함하며,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 중간에 해당하는 제4 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  41. 제40항에 있어서,
    상기 제1 전압과 제2 전압의 차이는 유지방전 전압인 플라즈마 디스플레이 패널의 구동 방법.
  42. 제40항 또는 제41항에 있어서,
    상기 제3 단계는 상기 제1 및 제2 인덕터에 남아 있는 에너지를 감소시키는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  43. 제40항 또는 제41항에 있어서,
    상기 제1 전극에 전기적으로 연결된 제3 인덕터에 제3 방향의 전류를 주입하여 제3 에너지를 축적하고, 상기 제2 전극에 전기적으로 연결되는 제4 인덕터에 제4 방향의 전류를 주입하여 제4 에너지를 축적하는 제4 단계,
    상기 제3 및 제4 인덕터와 상기 패널 커패시터 사이의 공진 및 상기 제3 및 제4 에너지를 이용하여 상기 제1 전극의 전압을 상기 제2 전압에서 제1 전압으로 변경하고 상기 제2 전극의 전압을 상기 제1 전압에 상기 제2 전압으로 변경하는 제5 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 실질적으로 상기 제1 및 제2 전압으로 유지하는 제6 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  44. 제43항에 있어서,
    상기 제3 인덕터는 상기 제1 인덕터이고 상기 제3 방향은 상기 제1 방향과 반대 방향이며,
    상기 제4 인덕터는 상기 제2 인덕터이고 상기 제4 방향은 상기 제2 방향과 반대 방향인 플라즈마 디스플레이 패널의 구동 방법.
  45. 적어도 두 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널, 그리고
    상기 전극에 전기적으로 연결되는 인덕터를 포함하며, 상기 전극에 구동 전압을 인가하는 구동 회로를 포함하며,
    상기 구동 회로는,
    상기 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 패널 커패시터를 소정 전압의 절반보다 큰 전압까지 충전하고,
    상기 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 패널 커패시터를 상기 소정 전압까지 충전하는 플라즈마 표시 장치.
  46. 제45항에 있어서,
    상기 구동 회로는 상기 패널 커패시터를 충전하기 전에 상기 인덕터에 소정량의 에너지를 축적하는 플라즈마 표시 장치.
  47. 제1 전극과 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 디스플레이 패널, 그리고
    상기 제1 전극에 전기적으로 병렬로 연결되는 제1 및 제2 인덕터를 포함하며, 상기 제1 전극에 구동 전압을 인가하는 구동 회로를 포함하며,
    상기 구동 회로는,
    상기 제1 인덕터에 흐르는 전류의 크기를 증가시키면서 상기 패널 커패시터를 소정 전압의 절반보다 큰 전압까지 충전하고,
    상기 제1 인덕터에 흐르는 전류의 크기를 감소시키면서 상기 패널 커패시터를 상기 소정 전압까지 충전하고,
    상기 제2 인덕터를 통하여 상기 패널 커패시터를 방전시키는 플라즈마 표시 장치.
  48. 제47항에 있어서,
    상기 구동 회로는 상기 패널 커패시터를 충전하기 전에 상기 제1 인덕터에 소정량의 에너지를 축적하는 플라즈마 표시 장치.
  49. 제47항 또는 제48항에 있어서,
    상기 구동 회로는 상기 패널 커패시터를 방전하기 전에 상기 제2 인덕터에 소정량의 에너지를 축적하는 플라즈마 표시 장치.
KR10-2003-0052519A 2003-07-30 2003-07-30 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치 KR100502931B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0052519A KR100502931B1 (ko) 2003-07-30 2003-07-30 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치
JP2004044365A JP2005049814A (ja) 2003-07-30 2004-02-20 プラズマディスプレイパネルの駆動装置，その駆動方法，及びプラズマ表示装置
US10/895,970 US20050200562A1 (en) 2003-07-30 2004-07-22 Device and method for driving a plasma display panel, and a plasma display device
EP04090298A EP1503362A3 (en) 2003-07-30 2004-07-27 Device and method for driving a plasma display panel, and a plasma display device
CNB2004100556076A CN100543816C (zh) 2003-07-30 2004-07-30 用于驱动等离子显示板的装置和方法以及等离子显示装置
CN200910128036A CN101546514A (zh) 2003-07-30 2004-07-30 用于驱动等离子显示板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0052519A KR100502931B1 (ko) 2003-07-30 2003-07-30 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20050014076A KR20050014076A (ko) 2005-02-07
KR100502931B1 true KR100502931B1 (ko) 2005-07-21

Family

ID=33536460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0052519A KR100502931B1 (ko) 2003-07-30 2003-07-30 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치

Country Status (5)

Country Link
US (1) US20050200562A1 (ko)
EP (1) EP1503362A3 (ko)
JP (1) JP2005049814A (ko)
KR (1) KR100502931B1 (ko)
CN (2) CN100543816C (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1632928A3 (en) * 2004-09-07 2006-10-11 LG Electronic Inc. Energy recovery apparatus and method for a plasma display panel
JP2006195463A (ja) * 2005-01-10 2006-07-27 Lg Electronics Inc プラズマディスプレイ装置
KR100692822B1 (ko) * 2005-06-28 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
US20060290610A1 (en) * 2005-06-28 2006-12-28 Lg Electronics Inc. Plasma display apparatus and method of driving the same
TWI299153B (en) * 2005-10-24 2008-07-21 Chunghwa Picture Tubes Ltd Circuit and method for resetting plasma display panel
KR100747162B1 (ko) * 2005-12-06 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100784528B1 (ko) * 2006-05-26 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동방법
KR100820668B1 (ko) * 2006-09-12 2008-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008175953A (ja) * 2007-01-17 2008-07-31 Hitachi Plasma Display Ltd プラズマディスプレイ装置
WO2009130860A1 (ja) * 2008-04-22 2009-10-29 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN101727822B (zh) * 2008-12-29 2011-12-07 四川虹欧显示器件有限公司 用于等离子显示器的扫描电极驱动电路和驱动方法
WO2012001696A1 (en) * 2010-06-28 2012-01-05 Kamalabai Russeel Rajeev Electrons enhancement circuit
CN109493808B (zh) * 2017-09-12 2020-11-17 元太科技工业股份有限公司 显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3897896B2 (ja) * 1997-07-16 2007-03-28 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
TW526459B (en) * 2000-06-23 2003-04-01 Au Optronics Corp Plasma display holding-stage driving circuit with discharging current compensation function
JP4299539B2 (ja) * 2000-11-09 2009-07-22 エルジー エレクトロニクス インコーポレーテッド 昇圧機能を持つエネルギー回収回路とこれを利用したエネルギー效率化方法
JP2003015595A (ja) * 2001-06-29 2003-01-17 Pioneer Electronic Corp Ｐｄｐ表示装置の駆動回路
KR100477985B1 (ko) * 2001-10-29 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
US6850213B2 (en) * 2001-11-09 2005-02-01 Matsushita Electric Industrial Co., Ltd. Energy recovery circuit for driving a capacitive load

Also Published As

Publication number Publication date
JP2005049814A (ja) 2005-02-24
KR20050014076A (ko) 2005-02-07
CN1577439A (zh) 2005-02-09
CN101546514A (zh) 2009-09-30
EP1503362A2 (en) 2005-02-02
US20050200562A1 (en) 2005-09-15
EP1503362A3 (en) 2007-09-05
CN100543816C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
US7027010B2 (en) Plasma display panel, and apparatus and method for driving the same
JP5042433B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100502931B1 (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치
KR100550985B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
US7170474B2 (en) Plasma display panel driver, driving method thereof, and plasma display device
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100560516B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100884531B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100458574B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100536225B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20050120201A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee