KR100536223B1 - 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100536223B1
KR100536223B1 KR10-2004-0012637A KR20040012637A KR100536223B1 KR 100536223 B1 KR100536223 B1 KR 100536223B1 KR 20040012637 A KR20040012637 A KR 20040012637A KR 100536223 B1 KR100536223 B1 KR 100536223B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
capacitor
switching element
display panel
Prior art date
Application number
KR10-2004-0012637A
Other languages
English (en)
Other versions
KR20050086239A (ko
Inventor
김진성
정우준
김태성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2004-0012637A priority Critical patent/KR100536223B1/ko
Publication of KR20050086239A publication Critical patent/KR20050086239A/ko
Application granted granted Critical
Publication of KR100536223B1 publication Critical patent/KR100536223B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 관한 것이다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 리셋 기간의 상승 램프 기간 이후에 제1 전압이 충전되어 있는 커패시터와 상기 커패시터의 제1단에 전기적으로 연결되는 인덕터를 통하여 상기 제1 전극의 전압을 LC 공진을 이용하여 하강시킨다.
이와 같이 하면, 상승 램프 기간 이후 급격한 전압 변동을 막아 전류 피크를 줄여 소자 스트레스 및 EMI를 저감시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법{A DRIVING APPARATUS AND A DRIVING METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치 및 그 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
이러한 교류형 플라즈마 표시 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
도 1은 일반적인 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판4(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 뻗어 있고 행 방향으로는 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn)이 뻗어 있다. 도 2에 도시된 방전 셀(12)은 도 1에 도시된 방전 셀(12)에 대응한다.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형도이다.
일반적으로 플라즈마 디스플레이 패널은 1 프레임이 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다.
도 3에 도시한 플라즈마 디스플레이 패널의 구동 방법에 따르면, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다.
리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다.
어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다.
유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
종래 리셋 기간은 도 3에 나타낸 바와 같이 상승 램프 기간 및 하강 램프 기간을 포함한다.
상승 램프 기간은 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 완만하게 상승하는 램프 전압을 인가한다. 이 램프 전압이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 첫 번째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)에 (-) 벽전하가 형성되고 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽전하가 형성된다.
하강 램프 기간은 유지 전극(X)을 정전압인 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압으로부터 음의 전압인 VscL 전압을 향해 완만하게 하강하는 램프 전압을 인가한다. 이 램프 전압이 하강하는 동안 다시 모든 방전 셀에서는 두 번째의 미약한 리셋 방전이 일어난다.
이와 같이 상승 램프 기간 이후 하강 램프 기간의 동작을 수행하기 위해, 도 3에서 I 부분에서와 같이 주사 전극(Y)의 전압이 Vset 전압에서 Vs 전압으로 바로 감소한다. 주사 전극(Y)의 전압이 Vset 전압에서 Vs 전압으로 급격하게 하강하는 경로에는 전류를 제한하거나 조정하는 기능을 하는 소자가 연결되어 있지 않으므로 급격한 전류가 흐르게 된다. 이와 같은 노이즈성의 과전류 발생에 따른 회로 소자의 스트레스가 증가하게 되어 회로 성능이 저하되고, 주변 스위칭 소자나 IC(integrated circuit)들이 오동작하는 문제점이 있다.
또한, Vset 전압에서 Vs 전압으로 급격하게 전압이 변동함으로써 EMI가 크게 발생된다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 회로 동작의 안정성 및 신뢰성을 향상시키고 노이즈를 감소시킬 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법을 제공하고자 하는 것이다.
이러한 과제를 해결하기 위해 본 발명에서는 유지 방전 펄스를 출력하는 유지방전 회로에서 LC 공진을 이용한 하강 동작을 이용한다.
본 발명의 한 특징에 따르면, 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 디스플레이 패널의 구동 장치가 제공된다. 이 구동 장치는 제1 전압이 충전되어 있는 커패시터; 상기 커패시터의 제1단과 제2 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위칭 소자; 상기 제1 커패시터의 제2단과 상기 제1 전극 사이에 전기적으로 연결되어 상기 제1 전극의 전압을 서서히 상승하도록 동작하는 제2 스위칭 소자; 상기 커패시터의 제1단에 전기적으로 연결되는 인덕터; 및 상기 인덕터와 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제3 스위칭 소자를 포함하며, 상기 제1 스위칭 소자, 상기 커패시터 및 상기 제2 스위칭 소자로 형성되는 제1 경로를 통하여 상기 제1 전극의 전압을 상기 제1 전압과 상기 제2 전압을 합한 전압까지 상승시키고, 상기 제2 스위칭 소자, 상기 커패시터, 상기 인덕터 및 상기 제3 스위칭 소자로 형성되는 제2 경로를 통하여 상기 제1 전극의 전압을 감소시킨다. 이 때, 상기 제2 경로는, 상기 커패시터의 제1단의 전압을 감소시켜서 제1 전극의 전압을 감소시킨다.
그리고 상기 제1 전극과 상기 제4 전압을 공급하는 제3 전원 사이에 전기적으로 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제2 경로를 통해 상기 제1 전극의 전압을 감소시킨 후, 상기 제4 스위칭 소자 및 상기 제3 전원으로 형성되는 경로를 통하여 상기 제1 전극의 전압을 상기 제4 전압까지 하강시킬 수 있다.
또한, 상기 제1 경로 전에, 상기 제1 스위칭 소자 및 제1 전극으로 형성되는 경로를 통하여 상기 제1 전극의 전압을 제2 전압으로 상승시킬 수 있다.
그리고 상기 제2 경로와 제3 경로 사이에, 상기 제4 경로 또는 상기 제4 경로와 반대의 경로를 통해 상기 제1 전극의 전압을 상기 제2 전압으로 클램핑시킬 수 있다.
그리고 본 발명의 다른 특징에 따르면, 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 디스플레이 패널의 구동 방법이 제공된다. 이 구동 방법은 리셋 기간에서, a) 상기 제1 전극에 제1 전압을 인가하는 단계; b) 제2 전압이 충전되어 있는 커패시터를 통하여 상기 제1 전극의 전압을 상기 제1 전압에서 제3 전압까지 상승시키는 단계; 및 c) 상기 커패시터와 상기 상기 커패시터에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극의 전압을 상기 제3 전압부터 하강시키는 단계를 포함한다. 이 때, 상기 제2 전압은 상기 제1 전압과 상기 제3 전압의 차와 동일하다.
그리고 상기 c) 단계 이후에 상기 제1 전극의 전압을 상기 제1 전압으로 클램핑하는 단계를 더 포함할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 제어부(200), 어드레스 구동부(300), 유지전극 구동부(400) 및 주사전극 구동부(500)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 다수의 유지전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유지 전극(X) 구동 제어신호 및 주사 전극(Y) 구동 제어신호를 출력한다.
어드레스 구동부(300)는 제어부(200)로부터 어드레스구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
유지전극 구동부(400)는 제어부(200)로부터 유지전극(X)구동 제어신호를 수신하여 유지 전극(X)에 구동 전압을 인가한다.
주사전극 구동부(500)는 제어부(200)로부터 주사전극(Y)구동 제어신호를 수신하여 주사 전극(Y)에 구동 전압을 인가한다.
도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 5에 나타낸 바와 같이 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동 방법에서 리셋 기간은 상승 램프 기간(Prr), LC 공진 기간(PLC) 및 하강 램프 기간(Pfr)을 포함한다.
상승 램프 기간(Prr)은 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 완만하게 상승하는 램프 전압을 인가한다. 이 램프 전압이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)에 (-) 벽전하가 형성되고 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽전하가 형성된다.
LC 공진 기간(PLC)은 주사 전극(Y)의 전압을 Vset 전압으로부터 Vs 전압으로 LC 공진을 이용하여 하강시킨다. 이와 같이 본 발명의 실시 예에 따르면, 하드 스위칭을 통해 주사 전극(Y)의 전압을 Vset 전압에서 Vs 전압으로 바로 하강시키지 않고 LC 공진을 이용하여 주사 전극(Y)의 전압을 Vset 전압에서 Vs 전압으로 하강시키기 때문에, 종래 구동 파형에서 발생하는 노이즈를 감소시키고 회로 동작의 안정성 및 신뢰성을 향상시킬 수 있다.
다음, 하강 램프 기간(Pfr)은 유지 전극(X)을 정전압인 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압으로부터 음의 전압인 VscL 전압을 향해 완만하게 하강하는 램프 전압을 인가한다. 이 램프 전압이 하강하는 동안 다시 모든 방전 셀에서는 미약한 리셋 방전이 발생하여 벽전하가 소거된다.
이하, 주사전극 구동부(500)에 포함되며 도 6의 리셋 파형을 생성하는 리셋 방전 회로에 대해서 도 6 및 도 7a 내지 도 7d를 참조하여 상세하게 설명한다.
도 6은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형에 따른 구동 회로도이다.
도 6에 나타낸 바와 같이 본 발명의 실시 예에 따른 주사전극 구동부(500)는 유지방전 전압파형 생성부(310), 상승 램프 파형 생성부(320), 하강 램프 파형 생성부(330) 및 스캔 파형 생성부(340)를 포함한다. 도 6에서는 주사전극 구동부(500)에 사용된 각 스위칭 소자들을 n채널 트랜지스터로 도시하였다. 그리고 이들 스위칭 소자는 바디 다이오드를 가지는 전계 효과 트랜지스터(FET)로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수 있다.
유지방전 전압파형 생성부(310)는 스위칭 소자(Yr, Yf, Ys, Yg), 다이오드(D1, D2), 인덕터(Lerc) 및 커패시터(Cerc)를 포함한다. 스위칭 소자(Ys , Yg)는 유지방전 전압인 Vs 전압과 접지 전압 사이에 직렬로 연결되어 Vs 전압과 접지 전압을 각각 패널 커패시터(CP)에 공급한다. 그리고 다이오드(D1, D2)는 스위칭 소자(Yr , Yf)에 각각 직렬로 연결되며, 다이오드(D1, D2) 간 접점과 스위칭 소자(Ys, Yg ) 간 접점 사이에 인덕터(Lerc)가 전기적으로 연결된다. 그리고 인덕터(Lerc)의 타단에는 패널 커패시터(CP)가 직렬로 연결된다. 또한, 스위칭 소자(Yr)의 드레인과 스위칭 소자(Yf)의 소스 사이에 전력회수용 커패시터(Cerc)가 전기적으로 연결된다.
이와 같이 연결된 커패시터(Cerc), 인덕터(Lerc) 및 스위칭 소자(Yr, Y f)는 전력 회수 회로(Energy Recovery Circuit)를 구성하여, 패널 커패시터(CP)의 전압을 Vs 전압으로 충전시키거나 접지 전압으로 방전시킨다.
이 때, 다이오드(D1)는 스위칭 소자(Yr, Yf)가 바디 다이오드를 가질 경우 패널 커패시터(CP)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이다. 그리고 다이오드(D2)는 스위칭 소자(Yr, Yf)가 바디 다이오드를 가질 경우 패널 커패시터(CP)의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다.
상승 램프 파형 생성부(320)는 다이오드(D3), 커패시터(Cset) 및 스위칭 소자(YPP, Yrr)를 포함하며, 패널 커패시터(CP)에 Vs 전압부터 Vset 전압까지 상승하는 상승 램프 전압을 인가한다.
커패시터(Cset)는 스위칭 소자(YPP)의 소스와 스위칭 소자(Yrr)의 드레인 사이에 연결되며 스위칭 소자(YPP)의 드레인은 스위칭 소자(Yrr)의 소스에 연결된다. 이 때, 커패시터(Cset)에는 (Vset-Vs) 전압이 충전되어 있으며, 스위칭 소자(Y rr)는 턴온시에 패널 커패시터(CP)의 전압을 램프 형태로 서서히 상승하도록 동작한다.
그리고 다이오드(D3)는 (Vset-Vs) 전압을 공급하는 전원과 스위칭 소자(Yrr)의 드레인과 커패시터(Cset)와의 접점 사이에 연결되어 스위칭 소자(Yrr)의 드레인과 커패시터(Cset)와의 접점 전압을 (Vset-Vs) 전압보다 크지 않도록 클램핑한다.
하강 램프 파형 생성부(330)는 스위칭 소자(Yfr)을 포함하며, 패널 커패시터(CP)에 Vs 전압부터 음의 전압인 VscL 전압까지 하강하는 하강 램프 전압을 인가한다. 이 때, 스위칭 소자(Yfr)는 턴온시 패널 커패시터(CP)의 전압을 램프 형태로 서서히 하강하도록 동작한다.
스캔 파형 생성부(340)는 스캔 IC(342), 다이오드(D4) 및 커패시터(CscH)를 포함하며, 플라즈마 디스플레이 패널의 주사 전극(Y)에 순차적으로 스캔 전압인 VscL 전압을 공급한다.
스캔 IC(342)는 스위칭 소자(Yscl Ysc2)를 포함하며, 스위칭 소자(Yscl, Ysc2)의 접점이 패널 커패시터(CP)의 일단에 연결된다. 그리고 커패시터(CscH)는 스위칭 소자(Yscl)의 드레인과 스위칭 소자(Ysc2)의 소스 사이에 연결되며, 커패시터(CscH )에는 (VscH-VscL) 전압이 충전되어 있다.
그리고 다이오드(D4)는 커패시터(CscH)와 스위칭 소자(Yscl)의 드레인 간 접점과 VscH 전압을 공급하는 전원 사이에 연결된다.
이하, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동 회로의 동작 과정에 대해 도 7a 내지 도 7d를 참조하여 상세하게 설명한다.
도 7a 내지 도 7d는 도 6의 구동 회로에서 스위칭 소자의 온-오프 동작에 따른 리셋 동작을 나타낸 도면이다.
본 발명의 실시 예에 따른 주사 전극 구동부(500)의 리셋 동작은, 제1 모드(M1) 내지 제4 모드(M4)로 이루어진다.
제1 모드(M1)는 패널 커패시터(CP)에 Vs 전압을 인가한다.
제2 모드(M2)는 패널 커패시터(CP)에 Vs 전압에서 Vset 전압까지 상승하는 상승 램프 전압을 인가한다.
제3 모드(M3)는 패널 커패시터(CP)에 Vset 전압에서 Vs 전압까지 LC 공진하면서 하강하는 전압을 인가한다.
제4 모드(M4)는 패널 커패시터(CP)에 Vs 전압에서 VscL 전압까지 하강하는 하강 램프 전압을 인가한다.
여기서, 패널 커패시터(CP)의 일측 단자에 연결된 전력회수용 커패시터(Cerc)에는 Vs/2 전압이 충전되어 있고, 커패시터(Cset)에는 Vset-Vs 전압이 충전되어 있다. 그리고 패널 커패시터(CP)는 유지 전극(Y)과 주사 전극(Y) 사이의 커패시턴스 성분을 등가적으로 나타낸 것으로, 패널 커패시터(CP)의 타측 단자에는 유지전극 구동부(400)가 연결되어 있으며, 주사 전극(Y)에 리셋 파형을 인가하는 것으로 설명한다.
먼저, 제1 모드(M1)가 시작되기 전에 스위칭 소자(Yg, YPP, Ysc2 )를 턴온하여 패널 커패시터(CP)에 접지 전압을 인가한다.
그리고 나서 도 7a에 나타낸 바와 같이 제1 모드(M1)가 동작한다. 제1 모드(M1)는 스위칭 소자(Yg, Ysc2)가 온되어 있는 상태에서 스위칭 소자(Y s)를 턴온하고 스위칭 소자(Yg)를 턴오프한다. 그러면, 스위칭 소자(Ys)-스위칭 소자(YPP )의 바디 다이오드-스위칭 소자(Ysc2)의 바디 다이오드의 경로가 형성된다. 이러한 경로를 통해 패널 커패시터(CP)에 Vs 전압을 인가한다.
제1 모드(M1)가 완료되면, 도 7b에 나타낸 바와 같이 제2 모드(M2)가 동작한다. 제2 모드(M2)는 스위칭 소자(Ys, YPP, Ysc2)가 온되어 있는 상태에서 스위칭 소자(Yrr)를 턴온하고 스위칭 소자(YPP)를 턴오프한다. 그러면, 스위칭 소자(Ys )-커패시터(Cset)-스위칭 소자(Yrr)-스위칭 소자(Ysc2)의 바디 다이오드의 경로가 형성된다. 이 때, 커패시터(Cset)의 제1 단자에는 Vs 전압이 인가되고 커패시터(Cset )의 제2 단자에는 (Vset-Vs) 전압이 미리 충전되어 있어 커패시터(Cset) 제2 단자의 전압은 Vset 전압이 된다. 그리고 커패시터(Cset)의 제2 단자의 전압(Vset)은 스위칭 소자(Yrr, Ysc2)를 통해 패널 커패시터(CP)에 공급된다. 따라서 이 경로를 통해 패널 커패시터(CP)에는 Vs 전압에서 Vset 전압 근처까지 상승 램프 전압 파형이 인가된다.
그리고 나서, 제2 모드(M2)가 완료되면, 도 7c에 나타낸 바와 같이 제3 모드(M3)가 동작한다. 본 발명의 실시 예에 따른 제3 모드(M3)는 종래 구동 회로와는 다르게 유지방전 펄스를 출력하는 유지방전 전압파형 생성부(310)의 하강 동작을 이용하여 상승 램프 기간 이후 하강 램프 기간에서의 전류를 저감시킨다.
제 3모드(M3)는 스위칭 소자(Ysc2, Yrr)가 온되어 있는 상태에서 스위칭 소자(Ys)를 턴오프하고 스위칭 소자(Yf)를 턴온한다. 그러면 패널 커패시터(CP )-스위칭 소자(Ysc2)-스위칭 소자(Yrr)-커패시터(Cset)-인덕터(Lerc)-다이오드(D 2)-스위칭 소자(Yf)-전력회수용 커패시터(Cerc)의 경로가 형성된다. 이 때, 인덕터(Lerc )와 커패시터(Cset), 패널 커패시터(CP)에 의해 LC 공진 회로가 형성되어 커패시터(Cset )의 제1 단자의 전압이 Vs 전압에서 0V 전압 근처까지 감소된다. 그리고 커패시터(Cset)에는 (Vset-Vs)이 충전되어 있으므로 커패시터(Cset)의 제2 단자의 전압은 (Vset-Vs)이 된다. 일반적으로 Vset 전압은 Vs 전압의 두 배 정도이므로 커패시터(Cset)의 제2 단자의 전압은 Vs 전압 근처까지 감소하게 된다. 따라서, 패널 커패시터(CP)의 전압은 LC 공진 회로에 의한 공진 전류의 영향으로 Vset 전압에서 Vs 전압 근처까지 하강한다.
이와 같이 하강 램프 기간에 Vset 전압에서 Vs 전압 근처까지 LC 공진하면서 하강하는 전압을 인가하여 패널 커패시터(CP)의 전압을 감소시키기 때문에 피크 전류는 크게 감소되고 전압 변동도 LC 공진 파형으로 부드러워진다. 따라서 회로 동작의 안정성 및 신뢰성을 향상시키고 노이즈를 감소시킬 수 있다.
다음, 제3 모드(M3)가 완료되면, 도 7d에 나타낸 바와 같이 제4 모드(M4)가 동작한다. 제4 모드(M4)는 스위칭 소자(Ysc2)가 온되어 있는 상태에서 스위칭 소자(Yrr, Yf)을 턴오프하고 스위칭 소자(Yfr)를 턴온한다. 그러면, 스위칭 소자(Ysc2)-스위칭 소자(Yfr)의 경로가 형성된다. 이 경로를 통해 패널 커패시터(C P)에 Vs 전압에서 VscL 전압까지 하강하는 하강 램프 전압 파형이 인가된다. 여기서, 편의상 하강 램프 기간의 최종 전압을 어드레스 기간에 선택되는 주사 전극(Y)에 인가되는 전압과 동일하게 나타냈지만 이와 다르게 할 수도 있다.
그리고 본 발명의 제1 실시 예에서는 제3 모드(M3) 이후 곧바로 제4 모드(M4)를 동작시켰으나 이와는 다르게 할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 8 내지 도 9를 참조하여 설명한다.
도 8은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이고 도 9는 도 8의 구동 파형에 따른 구동 회로에서 스위칭 소자의 온-오프 동작에 따른 리셋 동작을 나타낸 도면이다.
도 8에 나타낸 바와 같이 LC 공진 기간 이후, 주사 전극(Y)에 Vs 전압으로 소정 기간동안 클램핑한 후, 완만하게 하강하는 램프 전압을 인가한다.
즉, 도 7c과 같은 제3 모드(M3)가 완료되면, 도 7d와 같이 곧바로 제4 모드(M4)를 동작시키지 않고 도 9와 같이 제5 모드(M5)를 동작시킨다.
제 5모드(M5)는 패널 커패시터(CP)의 전압을 Vs 전압으로 클램핑한다.
제5 모드(M5)는 제3 모드(M3)가 완료된 다음, 스위칭 소자(Ysc2, Yrr , Yf)가 온되어 있는 상태에서 스위칭 소자(Ysc2, Yrr, Yf)가 온되어 있는 상태에서 스위칭 소자(Yrr, Yf)를 턴오프한다. 그러면, 스위칭 소자(Ysc2)-스위칭 소자(Y PP)-스위칭 소자(Ys)의 바디 다이오드의 경로가 형성된다. 이 경로를 통해 패널 커패시터(CP)의 전압을 Vs 전압으로 클램핑한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 리셋 기간에서 급격한 전압 변동을 방지하여 전류 피크, 소자 스트레스, EMI 및 노이즈를 감소시켜 회로 동작의 안정성 및 신뢰성을 향상시킬 수 있다.
도 1은 교류형 플라즈마 디스플레이 패널의 개략적인 일부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형도이다.
도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 개략적인 개념도이다.
도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 6은 도 5의 구동 파형에 따른 플라즈마 디스플레이 패널의 구동 회로도이다.
도 7a 내지 도 7d는 도 5의 구동 파형에 따른 구동 회로에서 스위칭 소자의 온-오프 동작에 따른 리셋 동작을 나타낸 도면이다.
도 8는 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 9은 도 8의 구동 파형에 따른 구동 회로에서 스위칭 소자의 온-오프 동작에 따른 리셋 동작을 나타낸 도면이다.

Claims (8)

  1. 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    제1 전압이 충전되어 있는 커패시터;
    상기 커패시터의 제1단과 제2 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위칭 소자;
    상기 제1 커패시터의 제2단과 상기 제1 전극 사이에 전기적으로 연결되어 상기 제1 전극의 전압을 서서히 상승하도록 동작하는 제2 스위칭 소자;
    상기 커패시터의 제1단에 전기적으로 연결되는 인덕터; 및
    상기 인덕터와 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제3 스위칭 소자
    를 포함하며,
    상기 제1 스위칭 소자, 상기 커패시터 및 상기 제2 스위칭 소자로 형성되는 제1 경로를 통하여 상기 제1 전극의 전압을 상기 제1 전압과 상기 제2 전압을 합한 전압까지 상승시키고,
    상기 제2 스위칭 소자, 상기 커패시터, 상기 인덕터 및 상기 제3 스위칭 소자로 형성되는 제2 경로를 통하여 상기 제1 전극의 전압을 감소시키는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제 1항에 있어서,
    상기 제1 전극과 상기 제4 전압을 공급하는 제3 전원 사이에 전기적으로 연결되는 제4 스위칭 소자를 더 포함하며,
    상기 제2 경로를 통해 상기 제1 전극의 전압을 감소시킨 후, 상기 제4 스위칭 소자 및 상기 제3 전원으로 형성되는 제3 경로를 통하여 상기 제1 전극의 전압을 상기 제4 전압까지 하강시키는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제 1항에 있어서,
    상기 제2 경로는, 상기 커패시터의 제1단의 전압을 감소시켜서 제1 전극의 전압을 감소시키는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제 1항에 있어서,
    상기 제1 경로 전에, 상기 제1 스위칭 소자 및 제1 전극으로 형성되는 4경로를 통하여 상기 제1 전극의 전압을 제2 전압으로 상승시키는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제 4항에 있어서,
    상기 제2 경로와 제3 경로 사이에, 상기 제4 경로 또는 상기 제4 경로와 반대의 경로를 통해 상기 제1 전극의 전압을 상기 제2 전압으로 클램핑시키는 플라즈마 디스플레이 패널의 구동 장치.
  6. 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    리셋 기간에서,
    a) 상기 제1 전극에 제1 전압을 인가하는 단계;
    b) 제2 전압이 충전되어 있는 커패시터를 통하여 상기 제1 전극의 전압을 상기 제1 전압에서 제3 전압까지 상승시키는 단계; 및
    c) 상기 커패시터와 상기 상기 커패시터에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극의 전압을 상기 제3 전압부터 하강시키는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제 6항에 있어서,
    상기 제2 전압은 상기 제1 전압과 상기 제3 전압의 차와 동일한 플라즈마 디스플레이 패널의 구동 방법.
  8. 제 6항에 있어서,
    상기 c) 단계 이후에 상기 제1 전극의 전압을 상기 제1 전압으로 클램핑하는 단계
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
KR10-2004-0012637A 2004-02-25 2004-02-25 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법 KR100536223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0012637A KR100536223B1 (ko) 2004-02-25 2004-02-25 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0012637A KR100536223B1 (ko) 2004-02-25 2004-02-25 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050086239A KR20050086239A (ko) 2005-08-30
KR100536223B1 true KR100536223B1 (ko) 2005-12-12

Family

ID=37270167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0012637A KR100536223B1 (ko) 2004-02-25 2004-02-25 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100536223B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707467B1 (ko) * 2005-07-05 2007-04-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100790832B1 (ko) * 2006-07-12 2008-01-02 엘지전자 주식회사 플라즈마 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267625A (ja) * 1998-11-13 2000-09-29 Matsushita Electric Ind Co Ltd ガス放電パネル表示装置及びガス放電パネルの駆動方法
JP2001272945A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法
KR20020062170A (ko) * 2001-01-18 2002-07-25 엘지전자주식회사 플라즈마 디스플레이 패널 및 그의 구동방법
KR20050039209A (ko) * 2003-10-24 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267625A (ja) * 1998-11-13 2000-09-29 Matsushita Electric Ind Co Ltd ガス放電パネル表示装置及びガス放電パネルの駆動方法
JP2001272945A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法
KR20020062170A (ko) * 2001-01-18 2002-07-25 엘지전자주식회사 플라즈마 디스플레이 패널 및 그의 구동방법
KR20050039209A (ko) * 2003-10-24 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법

Also Published As

Publication number Publication date
KR20050086239A (ko) 2005-08-30

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100542235B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100536223B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20050036613A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100627292B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100453892B1 (ko) 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670177B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
JP2007122049A (ja) プラズマ表示装置及びその駆動装置と駆動方法
KR100542236B1 (ko) 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법
KR100458573B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100658685B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR20050082627A (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100529095B1 (ko) 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR100578963B1 (ko) 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치
KR100649191B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100578827B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee