KR20050039209A - 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법 - Google Patents

플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법 Download PDF

Info

Publication number
KR20050039209A
KR20050039209A KR1020030074638A KR20030074638A KR20050039209A KR 20050039209 A KR20050039209 A KR 20050039209A KR 1020030074638 A KR1020030074638 A KR 1020030074638A KR 20030074638 A KR20030074638 A KR 20030074638A KR 20050039209 A KR20050039209 A KR 20050039209A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
waveform
scan
Prior art date
Application number
KR1020030074638A
Other languages
English (en)
Other versions
KR100542236B1 (ko
Inventor
안병남
이준영
김준형
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030074638A priority Critical patent/KR100542236B1/ko
Publication of KR20050039209A publication Critical patent/KR20050039209A/ko
Application granted granted Critical
Publication of KR100542236B1 publication Critical patent/KR100542236B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법에 관한 것이다.
본 발명에 따르면, 리셋 구간에서 하드 스위칭을 통해 Y 전극의 전압을 Vset에서 Vs로 바로 하강시키지 않고 LC 공진을 이용하여 Y 전극의 전압을 Vset에서 Vs로 하강시킨다.
이와 같은 LC 공진을 이용한 전압하강으로, 기존에 발생하는 노이즈를 감소시키고 회로 동작의 안정성 및 신뢰성을 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법 {A PLASMA DISPLAY PANEL, A DRIVING APPARATUS AND A DRIVING METHOD OF THE SAME}
본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP) 및 이의 구동장치에 관한 것이다.
최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 제1 유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6) 위에는 복수의 어드레스 전극(8)이 설치되며, 어드레스 전극(8)은 절연체층(7)에 의해 덮혀 있다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부분에 있는 방전공간이 방전셀(12)을 형성한다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도2에 도시한 바와 같이, PDP 전극은 m × n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.
도 3은 종래 플라즈마 디스플레이 패널의 구동파형도이다.
도3에 도시한 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.
리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.
어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다.
유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이하에서는 종래 플라즈마 디스플레이 패널 구동방법의 리셋구간의 동작을 보다 상세히 설명한다. 도3에 도시한 바와 같이, 종래 리셋 구간은 Y 램프 상승구간 및 Y 램프 하강구간으로 이루어진다.
(1) Y 램프 상승구간
이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에 전압 Vs로부터 전압 Vset을 향하여 완만하게 상승하는 램프전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전 셀에서는 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 첫 번째의 미약한 리셋 방전이 일어난다. 그 결과, Y 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극 및 X 전극에는 (+) 벽전하가 축적된다.
(2) Y 램프 하강 구간
이어서, 리셋기간의 후반에는 X 전극을 정전압 Ve로 유지한 상태에서, Y 전극에 전압 Vs로부터 음의 전압인 전압 Vnf를 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 두 번째의 미약한 리셋 방전이 일어난다.
이때, 종래의 리셋 파형에 따르면 Y 램프 상승 동작 후 Y 램프 하강 동작을 수행하기 위해, 도3의 (Ⅰ)에 도시한 바와 같이, Y 전극의 전압(패널 전압)이 Vset에서 Vs 전압으로 바로 클램핑된다. 이 경우, 패널 전압이 Vset에서 Vs 전압으로 바로 떨어지면서, FET(field effect transistor)의 하드 스위칭이 발생한다. 이 과정에서 노이즈성의 과전류가 발생하여 회로 성능이 저하되고, 주변 FET나 IC(integrated circuit)들이 오동작하는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 노이즈를 감소시키고, 회로 동작의 안정성 및 신뢰성을 향상시킨 플라즈마 디스플레이 패널 및 이의 구동장치를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동방법은
제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동으로서, 리셋 구간에서,
(a) 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 전압 파형을 인가하는 단계;
(b) 상기 제1 전극에 LC 공진을 이용하여 상기 제2 전압부터 제3 전압까지 하강하는 전압 파형을 인가하는 단계; 및
(c) 상기 제1 전극에 제3 전압부터 제4 전압까지 하강하는 전압 파형을 인가하는 단계를 포함한다.
한편, 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는
주사 전극, 유지 전극 및, 상기 주사 전극 및 상기 유지 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동장치로서,
제1 전압과 제2 전압 사이에 직렬로 연결되고 접점이 상기 주사 전극에 전기적으로 연결되는 제1 및 제2 트랜지스터를 포함하며, 상기 주사 전극에 상기 제1 전압 또는 상기 제2 전압을 인가하는 유지방전 전압파형 생성부;
상기 제1 트랜지스터와 상기 제2 트랜지스터의 접점에 일단이 연결되는 제1 캐패시터, 상기 제1 캐패시터의 타단에 전기적으로 연결되는 제3 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 접점과 상기 제3 트랜지스터 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며, 제3 전압부터 제4 전압까지 상승하는 상승 램프 파형을 상기 주사 전극에 인가하는 상승 램프 파형 생성부;
상기 주사 전극과 상기 제1 전압 사이의 공진 경로를 형성하며, LC 공진에 의해 상기 제4 전압을 제5 전압으로 하강시키는 전압 파형을 상기 주사 전극에 인가하는 LC 공진 회로부를 포함한다.
한편, 본 발명의 특징에 따른 플라즈마 디스플레이 패널은
열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 지그재그로 배열되어 있는 주사전극 및 유지 전극을 포함하는 플라즈마 패널; 및
상기 주사전극에 리셋 파형 및 유지 방전 전압 파형을 공급하기 위한 주사 구동부를 포함하고,
상기 주사 구동부는 리셋 구간에서,
상기 주사전극에 제1 전압부터 제2 전압까지 상승하는 전압 파형을 인가하고,
상기 주사전극에 LC 공진을 이용하여 상기 제2 전압부터 제3 전압까지 하강하는 전압 파형을 인가하고,
상기 주사전극에 제3 전압부터 제4 전압까지 하강하는 전압 파형을 인가하는 것을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(PDP)을 나타내는 도면이다.
도4에 도시한 바와 같이, 본 발명의 실시예에 따른 PDP는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(300), X 전극 구동부(400) 및 제어부(500)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 주사전극(Y1~Yn) 및 유지전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(500)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(300) 및 X 전극 구동부(400)는 제어부(500)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(500)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(300) 및 X 전극 구동부(400)에 전달한다.
도5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타내는 도면이다.
도5에 도시한 플라즈마 디스플레이 패널 구동방법의 리셋구간은 Y 램프 상승 구간, LC 공진 구간 및 Y 램프 하강구간으로 이루어진다.
(1) Y 램프 상승구간
이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에 전압 Vs로부터 전압 Vset을 향하여 완만하게 상승하는 램프전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전 셀에서는 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 첫 번째의 미약한 리셋 방전이 일어난다. 그 결과, Y 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극 및 X 전극에는 (+) 벽전하가 축적된다.
(2) LC 공진 구간
Y 전극의 전압을 Vset으로부터 Vs로 LC공진을 이용하여 하강시킨다. 이처럼 본 발명의 실시예에 따르면, 하드 스위칭을 통해 Y 전극의 전압을 Vset에서 Vs로 바로 하강시키지 않고 LC 공진을 이용하여 Y 전극의 전압을 Vset에서 Vs로 하강시키기 때문에, 기존에 발생하는 노이즈를 감소시키고 회로 동작의 안정성 및 신뢰성을 향상시킬 수 있다.
(3) Y 램프 하강 구간
이어서, 리셋기간의 후반에는 X 전극을 정전압 Ve로 유지한 상태에서, Y 전극에 전압 Vs로부터 음의 전압인 전압 Vnf를 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 두 번째의 미약한 리셋 방전이 일어난다.
도6은 본 발명의 제1 실시예에 따른 Y 전극 구동부(300)의 상세 회로도이다.
본 발명의 제1 실시예에 따른 Y 전극 구동부는 유지방전 전압파형 생성부(320), Y 상승 램프 파형 생성부(340), LC 공진 회로부(360), Y 하강 램프 파형 생성부(370) 및 스캔 IC (380)를 포함한다.
유지방전 전압파형 생성부(320)는 트랜지스터(M1, M2, M3, M4), 다이오드(D1, D2, D3, D4), 인턱터(L1) 및 캐패시터(C1)을 포함한다. 트랜지스터(M3, M4)는 유지 방전 전압인 전압 Vs와 접지 전압 사이에 직렬로 연결되어, 전압 Vs 및 접지 전압을 각각 패널 캐패시터(Cp)에 공급하기 위한 스위칭 소자이다. 캐패시터(C1), 인덕터(L1), 트랜지스터(M1, M2)는 전력 회수 회로(energy recovery circuit)를 구성하여, 패널 캐피시터(Cp)의 전압을 전압 Vs로 충전시키거나 접지 전압으로 방전시키기는 역할을 한다.
스캔 IC(380)는 점점이 주사전극(패널 캐패시터의 일단)에 연결되는 트랜지스터(M10, M11), 다이오드(D7) 및 캐패시터(C2)를 포함하며, 플라즈마 디스플레이 패널의 주사전극(Y 전극)에 순차적으로 스캔 전압(Vsc)을 공급하는 역할을 한다.
Y 상승 램프 파형 생성부(340)는 다이오드(D5), 캐패시터(Cset) 및 트랜지스터(M5, M7)를 포함하며, 패널 캐패시터(Cp)에 전압 Vs부터 전압 Vset까지 상승하는 상승 램프 전압을 인가한다. 캐패시터(Cset)는 트랜지스터(M3, M4) 사이의 접점과 트랜지스터(M5)의 드레인에 연결된다. 트랜지스터(M7)의 소스는 트랜지스터(M3, M4) 사이의 접점에 연결되고, 트랜지스터(M7)의 드레인은 트랜지스터(M5)의 소스에 연결된다.
LC 공진회로부(360)는 다이오드(D6), 인덕터(L2) 및 트랜지스터(M6, M8)를 포함하며, 패널 캐패시터(Cp)에 전압 Vset부터 Vs까지 LC 공진하면서 하강하는 전압을 인가한다. 트랜지스터(M6)는 트랜지스터(M7)와 스캔 IC의 하부 트랜지스터(M11) 사이에 전기적으로 연결되며, 트랜지스터(M6)의 드레인과 트랜지스터(M3)의 드레인 사이에 다이오드(L2), 인덕터(L2) 및 트랜지스터(M8)이 직렬로 연결된다.
Y 하강 램프 파형 생성부(370)는 트랜지스터(M9)를 포함하며, 패널 캐패시터(Cp)에 전압 Vs부터 음의 전압인 Vnf까지 하강하는 하강 램프 전압을 인가한다.
다음에는 도5 및 도6을 참조하여 본 발명의 제1 실시예에 따른 구동방법을 보다 상세하게 설명한다.
먼저, 캐패시터(Cset)에 전압(Vset-Vs)이 충전되어 있다고 가정한다. 이와 같은 전압의 충전은 트랜지스터(M4)를 온시킴으로써 쉽게 수행할 수 있다.
Y 전극에 유지방전 전압(Vs)이 인가된 상태에서, 트랜지스터(M7)를 오프시키고, 트랜지스터(M5, M6)를 온시킨다. 그러면, 캐패시터(C1)의 제1 단자에 전압(Vs)이 공급되고, 캐패시터(C1)에는 전압(Vset-Vs)이 미리 충전되어 있기 때문에, 캐패시터(C1)의 제2 단자의 전압은 Vset으로 된다. 그리고, 캐패시터(C1)의 제2 단자의 전압(Vset)은 트랜지스터(M5, M6)를 통해 Y 전극에 공급된다. 따라서, Y 전극에 상승 램프 전압 파형이 인가된다.
그리고 나서, 트랜지스터(M5)를 오프시키고, 트랜지스터(M6, M8)를 온시킨다. 그러면, 인덕터(L2)의 영향으로 트랜지스터(M6, M8)에 공진 전류가 흐른다. 이때의 공진 전류 경로를 도6에 도시하였다. 이와 같은 공진 전류의 영향으로 Y 전극의 전압은 Vset부터 Vs로 하강한다.
그리고 나서, 트랜지스터(M6)를 오프시키고, 트랜지스터(M9)를 온시킨다. 그러면, Y 전극에 전압 Vs부터 전압 Vnf로 하강하는 하강 램프 전압 파형이 인가된다.
다음에는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동회로도 및 구동방법을 설명한다.
도7a 및 도7b는 본 발명의 제2 실시예에 따른 Y 전극 구동부(300)의 상세 회로도이다. 도7a 및 도7b에 도시한 회로에서 도6에 도시한 회로와 동일한 구성에 대해서는 동일한 도면부호를 붙였으며, 이하에서는 중복되는 설명은 생략한다.
도7a 및 도7b에 도시한 LC 공진회로부(390)는 다이오드(D6, D8, D9), 인덕터(L2), 트랜지스터(M6, M8), 캐패시터(C3) 및 저항(R)을 포함하며, 패널 캐패시터(Cp)에 전압 Vset부터 Vs까지 LC 공진하면서 하강하는 전압을 인가한다.
트랜지스터(M6)는 트랜지스터(M7)와 스캔 IC의 하부 트랜지스터(M11) 사이에 전기적으로 연결되며, 트랜지스터(M6)의 드레인에 다이오드(L2) 및 인덕터(L2)가 직렬로 연결된다. 인덕터(L2) 및 트랜지스터(M3)의 사이에 공진경로 스위치인 트랜지스터(M8)가 연결된다. 인턱터(L2) 및 접지 전압 사이에 다이오드(D9) 및 캐패시터(C3)가 직렬로 연결된다.
다음에는 도5, 도7a 및 도7b를 참조하여 본 발명의 제2 실시예에 따른 구동방법을 보다 상세하게 설명한다.
먼저, 캐패시터(Cset)에 전압(Vset-Vs)이 충전되어 있다고 가정한다. 이와 같은 전압의 충전은 트랜지스터(M4)를 온시킴으로써 쉽게 수행할 수 있다. 이때, 본 발명의 제2 실시예에 따르면 전압 Vset는 전압 Vs의 크기의 대략 2배라고 가정한다.
Y 전극에 유지방전 전압(Vs)가 인가된 상태에서, 트랜지스터(M7)를 오프시키고, 트랜지스터(M5, M6)를 온시킨다. 그러면, 캐패시터(C1)의 제1 단자에 전압(Vs)이 공급되고, 캐패시터(C1)에는 전압(Vset-Vs)이 미리 충전되어 있기 때문에, 캐패시터(C1)의 제2 단자의 전압은 Vset으로 된다. 그리고, 캐패시터(C1)의 제2 단자의 전압(Vset)은 트랜지스터(M5, M6)를 통해 Y 전극에 공급된다. 따라서, Y 전극에 상승 램프 전압 파형이 인가된다.
그리고 나서, 트랜지스터(M5)를 오프시키고, 트랜지스터(M6, M8)를 온시킨다. 그러면, 인덕터(L2)의 영향으로 트랜지스터(M6, M8)에 공진 전류가 흐른다. 이때의 공진 전류 경로를 도7a에 도시하였다. 이와 같은 공진 전류의 영향으로 Y 전극의 전압은 Vset부터 Vs로 하강한다. 이때, Vset이 Vs의 대략 2배이기 때문에, LC 공진주기의 대략 1/4 시점에서 Y 전극의 전압이 Vset에서 Vs로 하강하게 된다.
그리고 나서, 트랜지스터(M6)을 온으로 유지시킨 상태에서, 트랜지스터(M8)를 오프시킨다. 그러면, 인덕터(L2)에 흐르는 전류는 캐패시터(C3)로 프리휠링된다.
그리고 나서, 트랜지스터(M6)를 오프시키고, 트랜지스터(M9)를 온시킨다. 그러면, Y 전극에 전압 Vs부터 전압 Vnf로 하강하는 하강 램프 전압 파형이 인가된다.
이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다.
이상 설명된 바와 같이, 본 발명에 따르면 하드 스위칭을 통해 Y 전극의 전압을 Vset에서 Vs로 바로 하강시키지 않고 LC 공진을 이용하여 Y 전극의 전압을 Vset에서 Vs로 하강시키기 때문에, 기존에 발생하는 노이즈를 감소시키고 회로 동작의 안정성 및 신뢰성을 향상시킬 수 있다.
도1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도2는 플라즈마 디스플레이 패널의 전극 배열도이다.
도3은 종래의 플라즈마 디스플레이 패널의 구동 파형도이다.
도4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동회로도이다.
도7a 및 도7b는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동회로도이다.

Claims (16)

  1. 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    리셋 구간에서,
    (a) 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 전압 파형을 인가하는 단계;
    (b) 상기 제1 전극에 LC 공진을 이용하여 상기 제2 전압부터 제3 전압까지 하강하는 전압 파형을 인가하는 단계; 및
    (c) 상기 제1 전극에 제3 전압부터 제4 전압까지 하강하는 전압 파형을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 단계(b)와 상기 단계 (c) 사이에 인턱터에 흐르는 전류를 캐패시터로 프리휠링시키는 단계를 추가로 포함하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제1항에 있어서,
    상기 제1 전압과 상기 제3 전압은 동일한 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전압은 유지 방전 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전극은 주사 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 주사 전극, 유지 전극 및, 상기 주사 전극 및 상기 유지 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    제1 전압과 제2 전압 사이에 직렬로 연결되고 접점이 상기 주사 전극에 전기적으로 연결되는 제1 및 제2 트랜지스터를 포함하며, 상기 주사 전극에 상기 제1 전압 또는 상기 제2 전압을 인가하는 유지방전 전압파형 생성부;
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 접점에 일단이 연결되는 제1 캐패시터, 상기 제1 캐패시터의 타단에 전기적으로 연결되는 제3 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 접점과 상기 제3 트랜지스터 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며, 제3 전압부터 제4 전압까지 상승하는 상승 램프 파형을 상기 주사 전극에 인가하는 상승 램프 파형 생성부;
    상기 주사 전극과 상기 제1 전압 사이의 공진 경로를 형성하며, LC 공진에 의해 상기 제4 전압을 제5 전압으로 하강시키는 전압 파형을 상기 주사 전극에 인가하는 LC 공진 회로부를 포함하는 플라즈마 디스플레이 패널의 구동장치.
  7. 제6항에 있어서,
    상기 주사 전극과 상기 제6 전압 사이에 전기적으로 연결되는 제5 트랜지스터를 포함하며, 상기 제5 전압부터 상기 제6 전압까지 하강하는 하강 램프 파형을 인가하는 하강 램프 파형 생성부를 추가로 포함하는 플라즈마 디스플레이 패널의 구동장치.
  8. 제7항에 있어서,
    상기 LC 공진 회로부는
    상기 제5 트랜지스터와 상기 제4 트랜지스터 사이에 전기적으로 연결되는 제6 트랜지스터,
    상기 제6 트랜지스터 및 상기 제4 트랜지스터 사이의 접점에 일단이 전기적으로 연결되는 인덕터,
    상기 인덕터의 타단과 상기 제1 전압 사이에 전기적으로 연결되는 제7 트랜지스터를 포함하는 플라즈마 디스플레이 패널의 구동장치.
  9. 제8항에 있어서,
    상기 제6 트랜지스터 및 상기 제4 트랜지스터 사이의 접점과, 상기 인덕터의 일단에 각각 애노드 및 캐소드가 연결되는 제1 다이오드를 포함하는 플라즈마 디스플레이 패널의 구동장치.
  10. 제8항에 있어서,
    상기 인덕터의 타단에 전기적으로 연결되어, 인턱터에 흐르는 전류를 프리휠링시키기 위한 캐패시터 및 저항을 포함하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 전압은 유지 방전 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제11항에 있어서,
    상기 제1 전압과 상기 제3 전압은 동일한 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 지그재그로 배열되어 있는 주사전극 및 유지 전극을 포함하는 플라즈마 패널; 및
    상기 주사전극에 리셋 파형 및 유지 방전 전압 파형을 공급하기 위한 주사 구동부를 포함하고,
    상기 주사 구동부는 리셋 구간에서,
    상기 주사전극에 제1 전압부터 제2 전압까지 상승하는 전압 파형을 인가하고,
    상기 주사전극에 LC 공진을 이용하여 상기 제2 전압부터 제3 전압까지 하강하는 전압 파형을 인가하고,
    상기 주사전극에 제3 전압부터 제4 전압까지 하강하는 전압 파형을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제13항에 있어서,
    상기 주사구동부는
    LC 공진을 이용하여 주사전극에 상기 제2 전압부터 제3 전압까지 하강하는 전압 파형을 인가한 후, 인턱터에 흐르는 전류를 캐패시터로 프리휠링시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제13항 또는 제14항에 있어서,
    상기 제1 전압은 유지 방전 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제15항에 있어서,
    상기 제1 전압과 상기 제3 전압은 동일한 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020030074638A 2003-10-24 2003-10-24 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법 KR100542236B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030074638A KR100542236B1 (ko) 2003-10-24 2003-10-24 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074638A KR100542236B1 (ko) 2003-10-24 2003-10-24 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20050039209A true KR20050039209A (ko) 2005-04-29
KR100542236B1 KR100542236B1 (ko) 2006-01-11

Family

ID=37241480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074638A KR100542236B1 (ko) 2003-10-24 2003-10-24 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법

Country Status (1)

Country Link
KR (1) KR100542236B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536223B1 (ko) * 2004-02-25 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100738231B1 (ko) 2005-10-21 2007-07-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536223B1 (ko) * 2004-02-25 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100738231B1 (ko) 2005-10-21 2007-07-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치

Also Published As

Publication number Publication date
KR100542236B1 (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
US7417603B2 (en) Plasma display panel driving device and method
KR100467452B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
KR100467432B1 (ko) 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
KR100536249B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100553205B1 (ko) 플라즈마 디스플레이 패널의 구동장치와 구동방법
JP4204054B2 (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
KR100542235B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치
JP4031001B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100560490B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100551009B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100453892B1 (ko) 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로
KR100542236B1 (ko) 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법
KR100578962B1 (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법
KR100458573B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100471965B1 (ko) 플라즈마 디스플레이 패널의 구동 회로 및 그 구동 방법
KR100536223B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100578827B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치
KR100508956B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100508954B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100560441B1 (ko) 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR100484680B1 (ko) 플라즈마 디스플레이 패널의 구동회로
KR20050077614A (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee