KR100707467B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100707467B1
KR100707467B1 KR1020050060331A KR20050060331A KR100707467B1 KR 100707467 B1 KR100707467 B1 KR 100707467B1 KR 1020050060331 A KR1020050060331 A KR 1020050060331A KR 20050060331 A KR20050060331 A KR 20050060331A KR 100707467 B1 KR100707467 B1 KR 100707467B1
Authority
KR
South Korea
Prior art keywords
address
switch
plasma display
electrode
display panel
Prior art date
Application number
KR1020050060331A
Other languages
English (en)
Other versions
KR20070005164A (ko
Inventor
안양기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050060331A priority Critical patent/KR100707467B1/ko
Publication of KR20070005164A publication Critical patent/KR20070005164A/ko
Application granted granted Critical
Publication of KR100707467B1 publication Critical patent/KR100707467B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/13—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material current responsive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 구동장치에 관한 것으로서, 플라즈마 디스플레이 패널과. 상기 플라즈마 디스플레이 패널에 어드레스 전압을 인가하기 위한 어드레스 전압원과. 상기 어드레스 전압원과 상기 플라즈마 디스플레이 패널 사이에 위치하여 상기 플라즈마 디스플레이 패널에 어드레스 전압을 공급하는 제 1 스위치와, 상기 제 1 스위치와 상기 플라즈마 디스플레이 패널의 노드에 연결된 기저전압원과, 상기 노드와 상기 기저전압원 사이에 위치하여 기저전압을 인가하기 위한 제 2 스위치와, 상기 제 1 스위치와 어드레스 전압원 사이의 노드와 연결되는 커패시터와, 상기 제 1 스위치와 어드레스 전압원 사이의 노드와 상기 커패시터 사이에 연결된 피킹 노이즈(Peaking Noise) 방지소자를 포함하여 구성되어, 어드레스 전극으로 데이터를 기입하기 위하여 전압이 인가될 때, 상기 캐패시터에 저장된 전류가 상기 제 2 스위치를 통해 스캔 전극 또는 서스테인 전극으로 인가되는 것을 막아 스캔 전극 및 서스테인 전극으로 피킹 노이즈(Peaking Noise)가 유입되는 것을 방지하여 오방전 없앨 수 있다.
플라즈마 디스플레이 패널, peaking noise, 데이터 IC, 캐패시터

Description

플라즈마 디스플레이 장치{Plasma display panel device}
도 1 은 종래 기술에 의한 플라즈마 디스플레이 패널 구동 회로 기판이 도시된 도,
도 2 는 종래 기술에 의한 플라즈마 디스플레이 패널 구동 파형이 도시된 도,
도 3 은 일반적인 플라즈마 디스플레이 패널의 구동 회로가 도시된 회로도,
도 4a 는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로의 제 1 실시예가 도시된 도,
도 4b 는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로의 제 2 실시예가 도시된 도,
도 4c 는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로의 제 3 실시예가 도시된 도이다.
<도면의 주요 부분에 관한 부호의 설명>
R: 리셋 구간 A: 어드레스 구간
S: 서스테인 구간 H: 제 1 스위치
L: 제 2 스위치 Cr: 캐패시터
BD: 다이오드 R: 저항
F: FET
본 발명은 플라즈마 디스플레이 패널 구동장치에 관한 것으로써, 특히 어드레스 전극으로 데이터 기입이 시작되는 시점에 캐패시터에 저장된 전류가 데이터 IC를 통해 상기 스캔 전극 또는 서스테인 전극으로 유입되어 피킹 노이즈가 발생을 방지하여 안정적으로 방전을 수행할 수 있는 플라즈마 디스플레이 패널 구동장치에 관한 것이다.
도 1 은 종래의 플라즈마 디스플레이 패널에 있어서, 패널 후면에 위치하는 복수의 구동회로기판이 도시된 도이다.
플라즈마 디스플레이 장치는 패널 내부의 가스를 방전시켜 발생하는 진공자외선(VUV)이 패널 내부의 형광체와 충돌하여 빛을 발생시키는 표시장치이다. 상기 플라즈마 디스플레이 장치는 방전을 수행하기 위한 방전 셀 및 전극을 구비한 패널(6)과, 상기 플라즈마 디스플레이 패널을 구동하기 위한 다수개의 구동부를 포함한다.
상기 패널(6)은 영상 신호를 수신하여 플라즈마 디스플레이 패널의 방전을 제어하기 위한 제어신호를 생성하는 컨트롤부(1)와, 상기 컨트롤부에서 생성된 제어신호에 의해 어드레스 신호를 생성하는 어드레스 구동부(2)와, 스캔 신호를 생성하는 스캔 구동부(3), 서스테인 신호를 생성하는 서스테인 구동부(4)를 기본적으로 포함한다.
상기 플라즈마 디스플레이 패널은 열 방향으로 배열되어 있는 복수의 어드레스 전극(X) 및 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하여 구성되는데, 상기 어드레스 전극 및 스캔 전극, 서스테인 전극에서 방전을 통해 화면을 표기하기 위해서는 도 2 에 도시된 바와 같은 파형이 인가된다.
상기 구동 파형은 리셋 구간(R), 어드레스 구간(A), 서스테인 구간(S)으로 이루어지는데, 여기서 상기 어드레스 구간동안 영상 데이터에 따라 서스테인 구간동안 서스테인 방전이 일어나기 위한 방전셀이 선택된다.
상기 어드레스 구간(A)동안 상기 어드레스 전극(X)으로 인가되는 어드레스 신호는 도 3 에 도시된 바와 같이, 데이터 IC(D)에 구비되는 제 1 스위치(H) 및 제 2 스위치(L)의 온/오프 상태에 따라 상기 어드레스 전극으로 전압(Va)이 인가됨에 따라 어드레스 전극으로 어드레스 신호가 인가된다.
즉, 상기 제 1 스위치(H)가 턴 온(turn on)되면 상기 제 1 스위치와 연결되는 어드레스 전극(X)으로 전압(Va)이 인가되고, 데이터 기입이 끝나는 경우 상기 제 1 스위치가 턴 오프(turn off)되는 동시에 상기 제 2 스위치(L)가 턴 온되어 상 기 어드레스 전극으로는 그라운드 레벨(GND)의 전압이 인가된다.
상기 데이터 IC(D)와 접지(GND) 사이에는 데이터 기입시 발생되는 리플 전류를 막기 위하여 캐패시터(Cr)가 구비된다. 도 3 에 도시된 바와 같이, 데이터 IC로 어드레스 전압(Va)이 입력되는 전원단과 상기 캐패시터가 연결됨에 따라 데이터 기입이 시작될 때 상기 제 1 스위치(H)가 턴 온되면 피킹 노이즈(Peaking noise, Pn)이 발생된다. 즉, 상기 제 1 스위치가 턴 온되면 상기 캐패시터에 저장된 전하가 상기 제 1 스위치를 통과하여 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 인가되어(I1, I2) 순간적으로 상기 스캔 전극 및 서스테인 전극으로 인가되는 전압이 상승하여 도 2 에 도시된 바와 같이, 피킹 노이즈가 발생하게 된다.
상기 피킹 노이즈(Pn)는 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 쌓여있는 벽전하에 영향을 주어 상기 벽전하의 상태를 불안정하게 만드는데, 데이터 기입 전에 벽전하의 상태가 불안정해지면 상기 어드레스 구간(A)동안 데이터 기입을 위한 어드레스 방전이 제대로 이루어지지 못하여 오방전이 발생하게 된다.
즉, 상기 어드레스 구간(A)동안 데이터 기입이 원활하게 수행되어야 상기 서스테인 구간(S)동안 서스테인 방전이 발생하여 화면이 디스플레이 되는데, 상기와 같이 리셋 구간(R)이 끝나고 데이터 기입이 시작되기 전에 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 충분한 양의 벽전하가 쌓이지 못하면 서스테인 구간(S)동안 켜져야 하는 셀이 켜지지 않거나 켜지지 않아야 하는 셀이 켜지는 것과 같은 오방전이 발생할 수 있다.
상기 피킹 노이즈(Pn)는 일반적으로 80V 내지 90V의 높은 전압을 가지는데, 상기 어드레스 구간(A)동안 상기 스캔 전극(Y)으로 인가되는 스캔 전압(Vscan)이 120V 내외이므로 상기와 같이 피킹 노이즈가 발생하면 상기 스캔 전압을 인가하기 위해 상기 스캔 보드(3)에 구비되는 스캔 IC(D1)를 통과하는 전압이 200V 이상이 된다.
일반적으로 상기 스캔 IC(D1)의 정격 전압이 150V 내외이므로 피킹 노이즈(Pn)가 발생하는 경우 상기 스캔 IC의 정격 전압을 훨씬 넘게되어 스캔 IC가 파손될 수 있다.
이를 해결하기 위해서는 상기 스캔 IC(D1)는 80%의 전압 마진을 고려하여 250V 이상의 정격 전압을 가지는 스캔 IC를 사용해야 하는데, 스캔 IC의 정격 전압이 증가할수록 상기 스캔 IC의 단가가 높아지므로 플라즈마 디스플레이 패널 생산 비용이 증가될 뿐만 아니라 상기와 같이 200V 이상의 정격 전압을 가지는 스캔 IC가 아직은 개발되지 않았다는 문제점이 있다.
특히, 상기와 같이 피킹 노이즈(Pn)가 발생하는 경우에는 상기 어드레스 구간(A)동안 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 인가되는 파형이 불안정해지고 상기 피킹 노이즈에 의해 서스테인 방전에도 영향을 끼치게 되므로 EMI에도 악영향을 끼치게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 어드레스 전극으로 데이터 기입이 시작될 때 상기 어드레스 전압 인가시 캐패시터에 저장된 전류가 데이터 IC를 통과하여 스캔 전극 및 서스테인 전극으로 유입되어 상기 스캔 전극 및 서스테인 전극에 피킹 노이즈(peaking noise)가 발생되는 것을 막을 수 있는 플라즈마 디스플레이 패널 구동장치를 제공하는 데 있다.
상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 패널 구동장치는 데이터 IC와, 상기 데이터 IC의 어드레스 전압 입력단과 접지 사이에 위치하는 캐패시터와, 상기 캐패시터와 상기 데이터 IC 사이에 위치하는 피킹 노이즈(Peaking Noise) 방지소자를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널 구동장치를 설명하면 다음과 같다. 도 4a 내지 도 4c 는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로의 실시예가 도시된 도이다.
본 발명에 의한 플라즈마 디스플레이 패널은 열 방향으로 배열되어 있는 복수의 어드레스 전극(X), 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하여 구성되는 모듈을 구비한다. 상기 스캔 전극은 각 서스테인 전극에 대응해서 형성되며, 상기 서스테인 전극은 그 일단이 서로 연결되어 같은 전압이 인가된다.
상기 모듈은 상기 스캔 전극(Y) 및 서스테인 전극(Z)이 교대로 수평하게 형성된 전면패널과 상기 어드레스 전극(X)이 형성된 배면패널이 접합되어 이루어진다. 상기 스캔전극 및 서스테인 전극과 상기 어드레스 전극은 수직으로 교차하도록 방전공간을 사이에 두고 대향하여 배치되며, 상기 스캔전극 및 서스테인 전극과 상기 어드레스 전극의 교차부에 있는 방전공간이 기본적인 하나의 방전셀을 형성한다.
상기와 같이 구성되는 플라즈마 디스플레이 패널에 화면을 디스플레이 하기 위해서는 R/G/B 화상 신호를 분석 및 동기화 하여 제어신호를 생성하는 컨트롤 보드와, 상기 컨트롤 보드에서 생성된 제어신호에 의해 어드레스 전극으로 인가되는 어드레스 신호를 생성하는 어드레스 보드(2, 이하, X 보드)와, 스캔 전극으로 인가되는 신호를 생성하는 스캔 보드(3, 이하, Y 보드)와, 서스테인 전극으로 인가되는 신호를 생성하는 서스테인 보드(4, 이하, Z 보드)를 통해 구동된다.
상기 어드레스 전극(X), 스캔 전극(Y) 및 서스테인 전극(Z)으로 인가되는 구동 파형은 크게 리셋 구간(R), 어드레스 구간(A), 서스테인 구간(S)으로 이루어진다. 상기 리셋 구간에는 높은 전압을 인가하여 방전셀을 초기화시키는 구간으로 상기 스캔 전극으로 250V 이상의 고전압을 인가한다.
상기 어드레스 구간(A)에는 각 방전 셀로 영상 기입이 이루어지는데, 상기 어드레스 전극(X)으로 플러스(+) 극성을 갖는 어드레스 전압(Va)이 인가되고, 상기 스캔 전극(Y)으로는 상기 어드레스 전극으로 인가되는 전압과 반대 극성을 가지는 펄스(Vy)가 인가되어 어드레스 방전을 일으켜 방전이 이루어질 셀이 선택된다.
상기 서스테인 구간(S)에는 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 반대 극성을 가지는 펄스(Vs) 신호를 교번적으로 인가하여 서스테인 방전을 일으켜 화면을 디스플레이 한다.
여기서, 상기 어드레스 전극(X) 및 서스테인 전극(Z), 스캔 전극(Y)은 상기 X 보드(2) 및 Z 보드(4), Y 보드(3)와 전극 라인이 형성되는 휘어지는 플라스틱 재질의 연결체와 연결되어 상기 구동 보드로부터 구동 신호를 전달받는데, 상기 어드레스 전극과 상기 X 보드는 TCP, COF 등과 같은 데이터 IC(D)가 부착된 연성 회로기판과 연결되고, 상기 데이터 IC에 의해 상기 어드레스 전극으로 인가되는 어드레스 신호가 제어된다.
즉, 도 3 에 도시된 바와 같이, 특정 어드레스 전극(X)에 어드레스 신호를 인가하기 위하여 상기 데이터 IC(D)의 출력을 조정하여 상기 어드레스 전극으로 어드레스 신호(Va)를 인가한다. 이를 위하여 상기 데이터 IC(D) 내부의 하나 이상의 스위치(H, L)를 구비하고, 상기 스위치의 온/오프 상태를 조절하여 상기 어드레스 전극으로 어드레스 신호를 인가하여 데이터 기입을 수행한다.
이를 위하여, 본 발명의 플라즈마 디스플레이 패널은 도 4a 에 도시된 바와 같이, 상기 스위치(H, L)를 포함하는 데이터 IC(D)와, 상기 데이터 IC의 상기 어드레스 전압(Va) 입력 단자와 접지(GND) 사이에 위치하는 캐패시터(Cr)를 기본적으로 구비한다.
즉, 상기 플라즈마 디스플레이 패널(Cp)로 어드레스 전압을 인가하기 위한 어드레스 전압원(Va)이 구비되고, 상기 어드레스 전압원과 상기 플라즈마 디스플레 이 패널 사이에 위치하여 상기 플라즈마 디스플레이 패널에 어드레스 전압을 공급하는 제 1 스위치(H)와, 턴 온됨에 따라 플라즈마 디스플레이 패널로 그라운드 레벨의 전압, 즉 기저전압,을 인가하는 제 2 스위치(L)와, 상기 제 2 스위치와 연결된 기저전압원과, 상기 제 1 스위치와 어드레스 전압원 사이에 연결되는 커패시터(Cr)를 포함하여 구성된다.
상기 제 1 스위치(H)는 어드레스 전압원(Va)과 연결되고, 턴 온됨에 따라 상기 어드레스 전극(X)으로 어드레스 전압 레벨(Va)의 어드레스 신호를 인가한다. 상기 제 2 스위치(L)는 기저 전압원(GND)와 연결되고, 턴 온됨에 따라 상기 어드레스 전극(X)으로 기저 전압을 인가한다.
상기 제 1 스위치(H)가 턴 온(turn on)되면 상기 어드레스 전극(X)으로 어드레스 전압(Va) 레벨의 전압이 인가되어 서스테인 구간(S)동안 서스테인 방전이 수행되는 방전셀이 선택된다. 상기 어드레스 전극으로의 데이터 기입이 종료되면 상기 제 2 스위치(L)가 턴 온(turn on)되어 상기 어드레스 전극으로 그라운드 레벨의 기저 전압이 인가되도록 한다.
상기 리셋 구간(R) 동안에는 상기 제 2 스위치(L)가 턴 온되어 상기 어드레스 전극(X)으로 기저 전압이 인가되고, 어드레스 구간(A)이 시작되면 방전셀로의 데이터 기입을 위하여 상기 제 2 스위치가 턴 오프(turn off)되고 상기 제 1 스위치(H)가 턴 온되어 상기 어드레스 전압(Va) 입력 단자를 통해 상기 어드레스 전극으로 어드레스 신호가 인가된다.
데이터 기입이 종료되면 다시 제 1 스위치(H)가 턴 오프되고, 상기 제 2 스 위치(L)가 턴 온되어 상기 어드레스 전극(X)으로 기저 전압이 인가되고, 서스테인 구간(S)동안 상기 어드레스 전극으로는 지속적으로 그라운드 레벨의 기저 전압이 인가된다.
이때, 상기 어드레스 구간(A)동안 상기 어드레스 전극(X)으로 데이터 기입을 위하여 상기 어드레스 전극으로는 어드레스 전압(Va)이 인가되고, 상기 스캔 전극(Y)으로는 상기 어드레스 신호와 대응되게 전압(Vy)이 인가되어 상기 어드레스 전극과 스캔 전극간에 어드레스 방전이 발생하게 된다.
상기 어드레스 방전 발생시, 리플전류가 발생하는 것을 막기 위하여 상기 데이터 IC(D)의 어드레스 전압(Va) 입력 단자, 즉, 상기 제 1 스위치(H)와 기저 전압 사이에 커패시터(Cr)가 구비된다. 상기 제 1 스위치의 드레인과 상기 기저전압원 사이에 리플전류 방지를 위한 캐패시터(Cr)가 병렬로 연결된다.
그러나, 어드레스 구간(A)에서 데이터 기입이 시작될 때, 상기 제 1 스위치(H)가 턴 온되면, 상기 제 1 스위치를 통해 어드레스 전압이 인가될 때, 상기 캐패시터(Cr) 내부에 저장된 전하가 상기 제 1 스위치를 통해 흘러 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 인가되어 피킹 노이즈(Peaking noise)가 발생하게 된다.
이를 방지하기 위하여 본 발명의 플라즈마 디스플레이 장치는 상기 캐패시터(Cr) 전단에 피킹 노이즈 방지소자를 구비하여 데이터 기입 시작시 발생하는 피킹 노이즈를 없앨 수 있다.
즉, 상기 피킹 노이즈 방지소자는 상기 캐패시터(Cr)와 상기 제 1 스위치(H) 사이에 위치하여, 상기 제 1 스위치(H)가 턴 온되면 상기 피킹 노이즈 방지소자에 의해 상기 캐패시터 내부에 저장된 전하가 상기 제 1 스위치를 통과하여 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 인가되는 것을 방지한다.
상기 피킹 노이즈 방지소자는 다양하게 구성될 수 있는데, 도 4a 에 도시된 바와 같이, 다이오드(BD)를 사용하여 구성될 수 있는데, 상기와 같이 다이오드를 사용하는 경우 상기 다이오드의 캐소드(c)는 상기 캐패시터(Cr)와 연결되고 애노드(a)는 상기 데이터 IC(D)와 연결된다.
따라서, 데이터 기입이 시작되어 상기 제 1 스위치(H)가 스위칭(Switching)하여 턴 온되어도 상기 캐패시터(Cr)에 저장된 전하가 상기 다이오드(BD)에 의하여 블로킹되어 상기 제 1 스위치(H)를 통하여 상기 어드레스 전극(X)으로 인가되지 않는다. 따라서, 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 아무런 영향을 주지 않게 되어 피킹 노이즈가 발생되지 않는다.
이로 인하여, 상기 리셋 구간(R)동안 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 쌓여진 벽전하가 흐트러지지 않고, 상기 어드레스 구간(A)동안 상기 어드레스 전극(X)과 스캔 전극(Y)간 어드레스 방전이 안정적으로 수행되어 오방전 발생을 막을 수 있다.
특히, 어드레스 구간(A)동안 상기 스캔 전극(Y)으로 전압을 인가하기 위하여 상기 Y 보드(3)에 구비되는 스캔 IC(D1)의 경우, 상기와 같이 피킹 노이즈가 발생하지 않으므로, 높은 정격 전압을 가지는 스캔 IC를 사용할 필요가 없다.
데이터 기입 시작시 상기 캐패시터(Cr)에 저장된 전하가 상기 다이오드(BD) 에 의해 차단되어 상기 스캔 IC(D1)로 인가되지 않으므로, 상기 스캔 전극(Y)으로는 120V 내외의 스캔 전압만이 인가되므로 높은 정격 전압을 가지는 스캔 IC를 사용할 필요가 없으므로 부품 코스트(Cost) 상승 없이 상기 Y 보드를 구성할 수 있다.
상기 피킹 노이즈 방지소자의 제 2 실시예를 살펴보면, 도 4b 에 도시된 바와 같이 저항(R)을 사용할 수 있다. 상기 저항은 1Ω 내지 10MΩ 범위 이내가 되도록 하여 상기 캐패시터(Cr)에 저장된 전하가 상기 저항에 의해 소모되어 피킹 노이즈가 발생하지 않게 된다. 만일 상기 캐패시터에 저장된 전하가 상기 저항을 통과하여 상기 제 1 스위치(H)를 통해 상기 스캔 전극(Y) 또는 서스테인 전극(Z)으로 흐른다 하여도, 상기 저항을 통과함에 따라 전류가 소모되어 그 영향이 매우 미미하다.
특히, 상기와 같이 저항(R)을 사용하는 경우에는 제 1 실시예에서와 같이 다이오드(BD)를 사용하는 경우보다 리플 전류 방지 효과가 더 커진다. 다이오드(BD)를 사용하는 경우에는 상기 다이오드를 거쳐 상기 캐패시터(Cr)로는 전류가 흐를 수 있다. 하지만, 상기 캐패시터를 통해 다이오드를 거쳐서는 전류가 흐를 수 없어서 리플전류를 완벽하게 제거할 수 없게되는데 비해, 상기와 같이 저항을 사용하면 상기 저항을 통해 전류가 흐를 수 있으므로 리플 전류를 완벽하게 제거할 수 있게 된다.
또한 도 4c 에 도시된 바와 같이, FET(F)을 사용하여 피킹 노이즈 방지소자를 구성할 수 있는데, 이 경우 상기 FET의 드레인(d)은 상기 캐패시터(Cr)와 연결 되고 소스(s)는 상기 제 1 스위치(H)와 연결된다.
상기 FET(F)은 다이오드와 같은 역할을 수행하여, 어드레스 전극(X)으로 어드레스 전압(Va)가 인가되어 데이터 기입이 시작되는 시점에서는 턴 오프되어 상기 캐패시터(Cr)에 저장된 전하가 데이터 IC(D)의 제 1 스위치(H)를 통해 스캔 전극(Y) 및 서스테인 전극(Z)에 영향을 주는 것을 방지한다.
이와 같이, 다이오드(BD), 저항(R), FET(F) 등과 같은 피킹 노이즈 방지소자를 상기 제 1 스위치(H) 및 리플전류 방지를 위해 구비되는 커패시터(Cr) 사이에 연결하여 피킹 노이즈를 없앤다. 어드레스 구간(A)이 시작되어 상기 제 1 스위치(H)가 온되는 순간 상기 캐패시터에 저장된 전하가 흘러나와 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 영향을 주어 피킹 노이즈가 발생하는 것을 방지할 수 있게 된다.
따라서, 어드레스 구간(A)동안 안정적으로 데이터 기입을 수행함에 따라 서스테인 구간(S)동안 안정적인 서스테인 방전을 일으켜 오방전을 방지하고 플라즈마 디스플레이 패널의 화질을 보장할 수 있다.
특히, 간단한 소자를 사용하여 피킹 노이즈를 방지함에 따라 적은 비용으로 데이터 기입 시작시 발생되는 피킹 노이즈를 제거할 수 있을 뿐만 아니라, 상기 X 보드(2) 및 Y 보드(3)와 같은 구동 보드에 사용되는 데이터 IC(D), 스캔 IC(D1)를 비롯한 소자의 안정을 높이고 상기 각 스캔 전극(Y) 및 서스테인 전극(Z)에 일정 레벨의 전압이 인가되어 EMI 특성을 개선할 수 있다.
이상과 같이 본 발명에 의한 플라즈마 디스플레이 패널 장치를 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술사상이 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.
상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 피킹 노이즈 방지소자를 사용하여 어드레스 전극으로 데이터 기입이 시작되는 시점에서 발생하는 피킹 노이즈를 없애 어드레스 오방전을 방지한다. 즉, 어드레스 신호 인가를 위해 구비되는 제 1 스위치와 리플전류 방지를 위해 구비되는 커패시터 사이에 저항, 다이오드, FET과 같은 피킹 노이즈 방지소자를 연결하여 캐패시터 내부에 저장된 전하가 상기 제 1 스위치를 통해 스캔 전극 또는 서스테인 전극으로 유입되는 것을 막는다. 따라서, 안정적인 어드레스 방전을 일으키는 동시에 상기 스캔 전극 및 서스테인 전극에 벽전하를 안정적으로 쌓을 수 있어 오방전을 방지할 수 있다.
나아가 데이터 기입 시작시 발생되는 피킹 노이즈를 방지함에 따라 상기 데이터 IC로 인가되는 전압이 일정하게 유지되어 적은 내압을 가지는 데이터 IC를 사용할 수 있고상기 데이터 IC 파손을 방지하는 효과가 있다.

Claims (6)

  1. 플라즈마 디스플레이 패널과;
    상기 플라즈마 디스플레이 패널에 어드레스 전압을 인가하기 위한 어드레스 전압원과;
    상기 어드레스 전압원과 상기 플라즈마 디스플레이 패널 사이에 위치하여 상기 플라즈마 디스플레이 패널에 어드레스 전압을 공급하는 제 1 스위치와;
    상기 제 1 스위치와 상기 플라즈마 디스플레이 패널의 노드에 연결된 기저전압원과;
    상기 노드와 상기 기저전압원 사이에 위치하여 기저전압을 인가하기 위한 제 2 스위치와;
    상기 제 1 스위치와 어드레스 전압원 사이의 노드와 연결되는 커패시터와;
    상기 제 1 스위치와 어드레스 전압원 사이의 노드와 상기 커패시터 사이에 연결된 피킹 노이즈(Peaking Noise) 방지소자를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 피킹 노이즈 방지소자는 다이오드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 다이오드의 캐소드는 상기 캐패시터와 연결되고 애노드는 상기 데이터 IC와 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 피킹 노이즈 방지소자는 저항인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 저항은 1Ω 내지 10MΩ 범위 이내인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 피킹 노이즈 방지소자는 FET인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050060331A 2005-07-05 2005-07-05 플라즈마 디스플레이 장치 KR100707467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060331A KR100707467B1 (ko) 2005-07-05 2005-07-05 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060331A KR100707467B1 (ko) 2005-07-05 2005-07-05 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070005164A KR20070005164A (ko) 2007-01-10
KR100707467B1 true KR100707467B1 (ko) 2007-04-13

Family

ID=37870848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060331A KR100707467B1 (ko) 2005-07-05 2005-07-05 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100707467B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086239A (ko) * 2004-02-25 2005-08-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086239A (ko) * 2004-02-25 2005-08-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050086239

Also Published As

Publication number Publication date
KR20070005164A (ko) 2007-01-10

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100775830B1 (ko) 플라즈마 디스플레이 패널 장치 및 그 구동 방법
JP2005309397A (ja) プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
EP1755101B1 (en) Plasma display apparatus
JP4317172B2 (ja) プラズマ表示装置とその駆動方法
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US6727659B2 (en) Apparatus and method for driving plasma display panels
JP2006146215A (ja) プラズマ表示装置及びその駆動方法
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100707467B1 (ko) 플라즈마 디스플레이 장치
KR100833927B1 (ko) 플라스마 디스플레이 장치 및 플라스마 디스플레이 패널의구동 회로
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670177B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
JP5086639B2 (ja) プラズマディスプレイパネルの駆動装置
KR100728782B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
EP1775700A2 (en) A plasma display device and a driving method thereof
KR100458567B1 (ko) 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법
KR100477992B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100728685B1 (ko) 플라즈마 디스플레이 구동 장치 및 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
US7495635B2 (en) Plasma display device and driving method for plasma display panel
KR100570607B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100550997B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
US20080143644A1 (en) Plasma display device and driving method thereof
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee